一种功率集成电路的制作方法与工艺

本发明属于恒流二极管功率器件技术领域，涉及一种正向恒流、反向截止的功率集成电路（IC）。

背景技术：
恒流二极管功率器件具有在较宽的电压范围内输出恒定电流的特性，并具有很高的动态阻抗，其已经被广泛应用。图1所示为现有的恒流二极管功率器件的输出特性曲线示意图。该恒流二极管在正向电压偏置的情况下输出电流基本保持恒定，并在正向电压大于VB的情况下被击；该恒流二极管在反向电压偏置的情况下具有类似于PN结的正向导通特性，而没有关断特性。因此，现有技术的恒流二极管具有正向恒流、反向导通的特性，因此，工作电压范围相对较窄；并且，一般地，该恒流二极管都是3端引脚或者3端引脚以上的IC，因此，外部结构相对复杂，并不方便于二端引脚适用的场合应用。有鉴于此，有必要提出一种新型的功率IC。

技术实现要素：
本发明的目的之一在于，提出一种具有正向恒流、反向截止的功率IC。本发明的又一目的在于，减少功率IC的引脚并提高其工作电压范围。为实现以上目的或者其他目的，本发明提供一种功率IC（20），其包括：恒流二极管（220），与所述恒流二极管（220）反向串联连接的耐压二极管（210），以及阳极引脚和阴极引脚两个引脚；其中，所述阳极引脚与所述耐压二极管（210）耦接。按照本发明一实施例的功率IC，其中，所述阳极引脚从所述耐压二极管（210）的阳极引出，所述阴极引脚从所述恒流二极管的（220）阴极引出。较佳地，所述恒流二极管（220）由耗尽型NMOS晶体管等效形成，所述耗尽型NMOS晶体管的栅极（226）与源极（227）连接在一起形成所述恒流二极管（220）的阴极，从所述耗尽型NMOS晶体管的衬底（221）引出形成所述恒流二极管的阳极。较佳地，所述耗尽型NMOS晶体管包括高掺杂N型衬底（221）、在所述高掺杂N型衬底上外延生长形成的低掺杂N型半导体层（222）、形成在所述低掺杂N型半导体层上的源区（223）和沟道区（225）。较佳地，所述高掺杂N型衬底（221）的电阻率小于或等于0.004Ω·cm，所述低掺杂N型半导体层（222）的电阻率范围为大于或等于1Ω·cm且小于或等于5Ω·cm。较佳地，所述耐压二极管（210）的反向击穿电压大于或等于700V。较佳地，所述功率集成电路（20）的正向击穿电压（VB）大于或等于100V，所述功率集成电路（20）的反向击穿电压（VBR）的范围为大于或等于700V。本发明的技术效果是，该功率IC具有正向恒流、反向截止的输出特性，并且，工作电压宽；同时，只有两个引脚，装配简单、使用方便。附图说明从结合附图的以下详细说明中，将会使本发明的上述和其他目的及优点更加完全清楚，其中，相同或相似的要素采用相同的标号表示。图1是现有的恒流二极管功率器件的输出特性曲线示意图。图2是按照本发明一实施例的功率IC的基本模块结构示意图。图3是图2所示实施例的功率IC的等效电路示意图。图4是图2所示实施例的功率IC的器件的截面结构示意图，其中，图4（a）为耐压二极管的截面结构示意图，图4（b）为耗尽型MOS的截面结构示意图。图5是图2所示功率IC的输出特性曲线示意图。具体实施方式下面介绍的是本发明的多个可能实施例中的一些，旨在提供对本发明的基本了解，并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。容易理解，根据本发明的技术方案，在不变更本发明的实质精神下，本领域的一般技术人员可以提出可相互替换的其他实现方式。因此，以下具体实施方式以及附图仅是对本发明的技术方案的示例性说明，而不应当视为本发明的全部或者视为对本发明技术方案的限定或限制。在附图中，为了清楚起见，夸大了层和区域的厚度，并且，由于刻蚀引起的圆润等形状特征未在附图中示意出。在本文描述中，使用方向性术语（例如“上”、“下”、“底面”和“底部”等）以及类似术语来描述的各种结构实施例表示附图中示出的方向或者能被本领域技术人员理解的方向。这些方向性术语用于相对的描述和澄清，而不是要将任何实施例的定向限定到具体的方向或定向。图2所示为按照本发明一实施例的功率IC的基本模块结构示意图。图3所示为图2所示实施例的功率IC的等效电路示意图。图4所示为图2所示实施例的功率IC的器件的截面结构示意图，其中，图4（a）为耐压二极管的截面结构示意图，图4（b）为耗尽型MOS的截面结构示意图（垂直于沟道方向的源端的截面）。以下结合图2至图4对本发明实施例的功率IC20进行说明。功率IC20包括功率模块200、阳极引脚和阴极引脚，其分别连接功率模块200的阳极和阴极。功率模块200中，是由恒流二极管220和耐压二极管210集成地封装形成，在该实施例中，耐压二极管210与恒流二极管220串联地连接，其中，耐压二极管210的阳极引出形成功率IC20的阳极引脚，恒流二极管220的阴极引出形成功率IC的阴极引脚。参阅图3和图4，恒流二极管220由耗尽型ＮＭＯＳ晶体管等效形成（虚线示意），耗尽型ＮＭＯＳ晶体管包括N＋掺杂的衬底221、半导体外延层222、外延层222之上形成的源区223和沟道区225；具体地，衬底221的电阻率小于0.004Ω·cm，例如为0.003Ω·cm，其具体可以为晶向为〈１００〉的硅片；半导体外延层222的电阻率低于衬底221的电阻率，其范围为1Ω·cm至5Ω·cm，例如为3Ω·cm，其也即形成了N-半导体掺杂层222；源区223在N-半导体掺杂层222上构图掺杂形成P+阱来形成，沟道区225在N-半导体掺杂层222上构图掺杂形成N-阱来形成。在源区223上引出源极227，耗尽型ＮＭＯＳ晶体管的源极227和栅极226同时电连接在一起等效形成恒流二极管220的阴极。同时，从耗尽型ＮＭＯＳ晶体管的高掺杂衬底221上引出形成恒流二极管220的阳极。在阳极偏置的正向电压增加的情况下，恒流二极管220增加时，耗尽型ＮＭＯＳ晶体管输出电流恒定。耐压二极管210包括P型阳极区212和N型阴极区211，P型阳极区212相对掺杂浓度高，其可以在用于形成N型阴极区211的N-衬底上重掺杂形成，从P型阳极区212上形成二极管210的阳极213，二极管210的阴极从N型阴极区211引出。图4所示的耐压二极管210和耗尽型NMOS晶体管（220）之间的连接方式参考图3所示，在二者串联连接时，耐压二极管210的阴极直接连接耗尽型NMOS晶体管（220）的阳极；此时，功率集成电路20的阳极引脚直接从耐压二极管210的阳极引出。在其他实施例中，耐压二极管210也可以在耗尽型NMOS晶体管（220）的阴极端串联地连接，也即，其等效的恒流二极管的阴极串联地连接耐压二极管210的阳极；此时，功率集成电路20的阴极引脚直接从耐压二极管210的阴极引出。耐压二极管210和耗尽型NMOS晶体管（220）之间可以通过以上所述连接形式封装形成，从而，形成功率IC20。图5所示为图2所示功率IC的输出特性曲线示意图。参阅图5，耐压二极管210与恒流二极管（220）串联时，能导致功率IC的正向输出特性恒流输出，反向为截止输出。在正向电压等于VK时，电流达到恒定输出电流IP的0.8倍；在正向电压等于正向击穿电压VB时，电流快速上升，发生正向击穿。在反向电压小于反向击穿电压VBR时，电流基本为0，表现为反向截止；达到VBR时，发生反向击穿。因此，该功率IC20具有正向恒流、反向截止的特性。在恒流二极管220采用如图4（b）所述结构时，其在外延层的N-半导体掺杂层222上形成，恒流二极管220的正向击穿电压VB相对提高，其范围为100V-150V，例如130V；另外，功率IC20的反向击穿电压VBR范围为700V-900V，例如，其可高达800V。因此，该功率IC的工作电压宽，并且，可以仅设置两个引脚（阳极引脚和阴极引脚），装配简单，使用方便。以上例子主要说明了本发明的功率IC。尽管只对其中一些本发明的实施方式进行了描述，但是本领域普通技术人员应当了解，本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此，所展示的例子与实施方式被视为示意性的而非限制性的，在不脱离如所附各权利要求所定义的本发明精神及范围的情况下，本发明可能涵盖各种的修改与替换。