专利名称：Locos多层氧化层的集成制作方法
技术领域：
本发明涉及一种集成电路(IC)的制造方法，尤其涉及一种采用LOCOS (LOCal Oxidation of Silicon)工艺制作多种厚度氧化层时的集成制作方法,属于半导体器件制造领域。
背景技术：
随着集成电路的不断发展，LDM0S(Lateral Double-diffused M0S)工艺将多种耐压规格的器件集成到同一芯片上。其中，常常在同一晶片上采用L0C0S (LOCal Oxidation of Silicon)工艺隔离并同时制作多种耐压规格的器件。传统L0C0S工艺的制作过程是首先在硅衬底上生长衬垫氧化层(PAD 0X)和衬垫氮化硅(PAD SIN)，然后利用光刻和腐蚀工艺定义需要生长氧化层的区域，再利用PAD OX和 PAD SIN作为阻挡层生长氧化层，随后通过湿法腐蚀的方式去除PAD SIN和PAD 0X，最后留下所需要的氧化层。在生长氧化层时，阻挡层边缘下方的硅会与横向侵入的氧原子进行反应，生成二氧化硅，将阻挡层拱起，形成鸟嘴。鸟嘴将消耗有效的有源区，导致器件尺寸增加。目前，为了节省成本，在制作芯片时常采用传统的L0C0S工艺形成隔离氧化层和漂移区氧化层。这就出现了多种厚度的氧化层同时存在的现象，而厚度不同的氧化层鸟嘴的长短不同。为了控制不同厚度的氧化层形成的鸟嘴，需要分别制作L0C0S隔离氧化层和各种厚度的漂移区氧化层，分别对鸟嘴进行控制。然而，重复进行L0C0S制作工艺，将导致重复生长和腐蚀PAD OX和PAD SIN，制作成本高，制作周期长。通常的解决方案是采用STI (Shallow Trench Isolation)浅沟槽隔离工艺制作器件的隔离，解决鸟嘴的问题。STI通过在硅衬底上开挖深槽，再埋入隔离氧化层，以实现器件的隔离。STI工艺可以解决鸟嘴的问题，但也存在缺点
USTI制作器件隔离，成本比L0C0S高；
2、STI只能解决L0C0S隔离的鸟嘴问题，仍然需要多次L0C0S工艺过程制作不同厚度的漂移区氧化层。有鉴于此，本发明将提供一种采用L0C0S工艺制作多种厚度氧化层的新工艺方法，以有效集成多种厚度氧化层的制作，降低成本，并缩短制作周期。
发明内容
本发明要解决的技术问题在于提供一种采用L0C0S工艺的多层氧化层的集成制作方法。为了解决上述技术问题，本发明采用如下技术方案
一种L0C0S多层氧化层的集成制作方法，包括以下步骤
步骤一、提供所需制作多层氧化层的下层芯片结构；
步骤二、在所述下层芯片结构上制作衬垫；
4步骤三、在所述衬垫上利用光刻工艺定义第一种厚度氧化层区域，并利用腐蚀工艺在所述第一种厚度氧化层区域开口 ；
步骤四、在制作有第一种厚度氧化层区域开口的下层芯片结构上进行第一次氧化生
长;
步骤五、第一次氧化生长后，在所述衬垫上利用光刻工艺定义第二种厚度氧化层区域， 并利用腐蚀工艺在所述第二种厚度氧化层区域开口 ；
步骤六、在制作了第二种厚度氧化层区域开口后进行第二次氧化生长，从而形成第一和第二种厚度氧化层；
步骤七、去除所述衬垫，进行湿法回刻以调整鸟嘴，完成多层氧化层的制作。作为本发明的优选方案，步骤二中，制作所述衬垫包括先制作衬垫氧化层，再在所述衬垫氧化层上制作衬垫氮化硅。作为本发明的优选方案，所述第一种厚度氧化层包括隔离区氧化层和漂移区第一氧化层；所述第二种厚度氧化层为漂移区第二氧化层。进一步优选地，所述隔离区氧化层和漂移区第一氧化层的厚度为第一次氧化生长与第二次氧化生长积累而得，且均大于漂移区第二氧化层的厚度，漂移区第二氧化层的厚度由第二次氧化生长而得。进一步优选地，在进行第一次和第二次氧化生长前，利用离子注入工艺调整漂移区第一和第二氧化层底部的杂质浓度。作为本发明的优选方案，第一次氧化生长所形成的氧化层厚度为3. 5^4. 5K A ;第二次氧化生长所形成的氧化层厚度为2. 5^3. 5K L作为本发明的优选方案，采用炉管进行第一和第二次氧化生长，温度为 800^1IOO0C ο作为本发明的优选方案，所述湿法回刻的腐蚀液的配方为浓度49%的HF = H2O=I 15，腐蚀时间为19(T210s。根据上述方法制作η种厚度的氧化层时，在步骤六之后、步骤七之前，还包括如下步骤
第二次氧化生长后，在所述衬垫上利用光刻及腐蚀工艺定义第三种厚度氧化层区域， 在所述第三种厚度氧化层区域开口，进行第三次氧化生长，并重复该步骤直至完成第η次氧化生长，从而形成第一至第η种厚度氧化层，其中η为大于2的自然数。作为本发明的优选方案，第一至第η-l种厚度氧化层的最终生长厚度为多次氧化生长累积而得，且它们的最终生长厚度T (final)满足T (final) = Tl X yl+T2 X y2+··· +TiXyi, yi =0. 9774-0. 4482Ln(xi) ； Ti为第i次在该种厚度氧化层区域上生长的氧化层厚度，yi为第i次在第(i-Ι)次氧化层上再生长的氧化层厚度占第i次在硅衬底区域上生长的氧化层厚度的比例，xi为在该区域的氧化生长次数。本发明的有益效果在于
本发明采用LOCOS工艺，通过对LOCOS隔离氧化层和漂移区氧化层的工艺进行集成，优化多层氧化层厚度比例和湿法回刻，解决了多种厚度的氧化层同时存在时的鸟嘴问题，实现了 LDMOS工艺上更低的成本和更短的制作周期。当制作η种不同厚度的氧化层时，可以节省(η-l)次的PAD OX和PAD SIN的生长和去除过程。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图I为本发明实施例一中LOCOS多层氧化层的集成制作方法流程示意2为本发明实施例一中薄氧化层区域NLDMOS击穿电压随鸟嘴漂洗时间的关系曲
3为本发明实施例一中厚氧化层区域NMOS窄管开启电压随鸟嘴漂洗时间的关系曲
4为本发明实施例一中鸟嘴漂洗时间60s的NLDMOS沟长L方向形貌示意5为本发明实施例一中鸟嘴漂洗时间200s的NLDMOS沟长L方向形貌示意6为本发明实施例一中鸟嘴漂洗时间60s的NMOS的沟宽W方向形貌示意7为本发明实施例一中鸟嘴漂洗时间200s的NMOS的沟宽W方向形貌示意8为本发明实施例二中的叠层氧化层生长比例系数拟合曲线。图线·图线· -^4 ，图
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。在本文中，所用的“基本”、“大约”或者“左右”等词语提供了其相应修饰的术语的工业界可接受的公差。正如背景技术部分所述，采用传统的LOCOS工艺制作隔离氧化层和漂移区氧化层时，由于多种厚度的氧化层同时存在，为了控制不同厚度的氧化层形成的鸟嘴，需要分别制作LOCOS隔离氧化层和各种厚度的漂移区氧化层，而重复进行LOCOS制作工艺，将导致重复生长和腐蚀PAD OX和PAD SIN，制作成本高，制作周期长。另外，利用STI工艺制作器件的隔离可以解决鸟嘴的问题，但仍然需要多次LOCOS工艺过程制作不同厚度的漂移区氧化层，并且STI工艺制作器件的隔离，成本比LOCOS更高。鉴于此，本发明的发明人为了降低生产成本，缩短制作周期，设计了一种采用 LOCOS工艺制作多种厚度氧化层时的集成制作方法。该方法将多步LOCOS工艺集成在一起， 仅利用一次PAD OX和PAD SIN的生长和腐蚀，调整多步氧化层生长的顺序和比例，结合湿法回刻修正氧化层厚度和鸟嘴形貌，以满足半导体器件要求，既可以降低成本，也缩短了制作周期。下面以LDMOS制程中隔离氧化层和漂移区氧化层的制作为例，结合附图详细描述本发明所提供的多层氧化层集成制作方法。实施例一如图I所示，本发明提供的LOCOS多层氧化层的集成制作方法，包括以下步骤
步骤SI、提供所需制作多层氧化层的下层芯片结构。所述下层芯片结构可以是在制作半导体芯片过程中已经通过扩散、光刻、腐蚀、薄膜等工艺制作了部分器件结构的晶圆。本实施例中，下层芯片结构是指已完成LDMOS制程中的部分工艺，用于继续制作隔离区氧化层和漂移区氧化层的晶圆结构。步骤S2、在所述下层芯片结构上制作衬垫。其中，制作所述衬垫包括先制作衬垫氧化层(PAD 0X)，再在所述衬垫氧化层上制作衬垫氮化硅(PAD SIN)。本实施例中，采用炉管在800 1100。C下先生长PAD OX 100^200 A，再采用炉管在600 900° C下生长PAD SIN 1000^2000 L其中，PAD OX和PAD SIN的制作方法以及厚度为传统LOCOS工艺的常规选取，本领域技术人员可根据实际情况作调整及优化。步骤S3、在所述衬垫上利用光刻工艺定义第一种厚度氧化层区域，并利用腐蚀工艺在所述第一种厚度氧化层区域开口。本实施例中制作的氧化层为隔离区和漂移区氧化层(以隔离区氧化层最终需求厚度大于4KA，两种漂移区氧化层最终厚度需求为5KA的A区和2KA的B区为例)，其中所述第一种厚度氧化层为隔离区氧化层和漂移区第一氧化层(A区)；下文描述的第二种厚度氧化层为漂移区第二氧化层(B区)。具体地，步骤S3可以包括如下细步(1)、通过光刻曝光定义器件隔离区，通过腐蚀 PAD SIN和PAD OX打开器件隔离区，腐蚀去除多余的光刻胶；(2)、通过光刻涂胶曝光定义 LDMOS漂移区中的A区，通过腐蚀PAD SIN和PAD OX打开A区，通过离子注入调整A区底部杂质浓度，再通过腐蚀去除多余的光刻胶。步骤S4、在制作有第一种厚度氧化层区域开口的下层芯片结构上进行第一次氧化生长。具体为，通过炉管80(T1100° C下在隔离区和漂移区中的A区生成氧化层，氧化层的厚度 4±0. 5ΚΑ。步骤S5、第一次氧化生长后，在所述衬垫上利用光刻工艺定义第二种厚度氧化层区域(即漂移区中的B区)，并利用腐蚀工艺在所述第二种厚度氧化层区域开口。然后根据 LDMOS制程的需要，通过离子注入调整B区底部杂质浓度，再通过腐蚀去除多余的光刻胶。步骤S6、在制作了第二种厚度氧化层区域开口后进行第二次氧化生长，从而完成第一和第二种厚度氧化层的生长。具体为，通过炉管80(Tl 100° C下在漂移区中的B区生成氧化层3±0. 5ΚΑ，同时在隔离区和漂移区中的A区已形成的氧化层上再生长部分氧化层。 亦即所述隔离区氧化层和漂移区第一氧化层的厚度为第一次氧化生长与第二次氧化生长积累而得，且均大于漂移区第二氧化层的厚度，漂移区第二氧化层的厚度仅由第二次氧化生长而得。步骤S7、去除所述衬垫，进行湿法回刻，以调整鸟嘴，完成多层氧化层的制作。本实施例中，利用腐蚀工艺去除PAD SIN和PAD OX ;湿法回刻的腐蚀液配方采用浓度49%的 HFiH2O=I: 15，也可以采用其他比例(如1:50/1:100等)，或者其它可以去除SiO2的腐蚀溶液 (如Β0Ε);腐蚀时间为19(T210s。经发明人研究发现，消除鸟嘴的湿法回刻对氧化层的去除量，需要根据鸟嘴长度 (主要的决定因素为氧化层厚度)和不同厚度氧化层的电性表现进行设计，需要同时满足
(I)在薄的氧化层区域保证氧化层边缘损伤量未导致击穿电压明显降低；(2)在厚的氧化层区域保证鸟嘴降低到有效控制范围，低压MOS窄管开启电压无明显偏高。若发生厚氧化层区域窄管开启电压偏高，且薄的氧化层区域因边缘拐角处硅露出导致击穿电压明显降低时，可以通过调整各层氧化层生长的厚度，增厚薄氧化层的厚度，以增加回刻量进行解决。薄氧化层区域NLDMOS击穿电压随鸟嘴漂洗时间的关系如图2，厚氧化层区域NMOS 窄管开启电压随鸟嘴漂洗时间的关系如图3。本实施例中，A区为厚氧化层区域，B区为薄氧化层区域。结合两者表现，本实施例选取200s (HF49%:H20=1:15)鸟嘴漂洗时间作为最佳条件，即湿法回刻的腐蚀时间优选为200s。图4和图5分别为鸟嘴漂洗时间60s和200s后的NLDMOS的沟长L方向形貌示意图，可见漂洗时间越长，氧化层边缘损伤量越大。图6和图7分别为鸟嘴漂洗时间60s和200s后的NMOS的沟宽W方向形貌示意图，漂洗时间越长， 鸟嘴越小。实施例二
采用本发明提供的LOCOS多层氧化层的集成制作方法制作更多种厚度的氧化层时，在步骤S6之后、步骤S7之前，包括如下步骤
第二次氧化生长后，在所述衬垫上利用光刻及腐蚀工艺定义第三种厚度氧化层区域， 在所述第三种厚度氧化层区域开口，进行第三次氧化生长，以此类推重复该步骤直至完成第η次氧化生长，从而形成第一至第η种厚度氧化层，其中η为大于2的自然数。例如，要制作四种厚度的氧化层，则在进行了第三次氧化生长后，在衬垫上继续定义第四种厚度氧化层区域并开口，进行第四次氧化生长，从而形成第一至第四种厚度氧化层。最终所形成的第一至第η种厚度氧化层的厚度依次减小，因此，制作顺序按照氧化层厚度需求由厚到薄的顺序制作将最节省成本，例如，先制作需求较厚氧化层的A区，再制作需求稍薄氧化层的B区，以此类推。所形成的多种厚度氧化层满足最终厚度=最终生长厚度-腐蚀去除厚度。其中，第一至第η-l种厚度氧化层的最终生长厚度为多次氧化生长累积而得， 且它们的最终生长厚度 T(final)应满足 T(final) = Tl X yl+T2 X y2+···+Ti X yi, yi =0. 9774-0. 4482Ln(xi) ； Ti为第i次在该种厚度氧化层区域上生长的氧化层厚度，yi为第i次在第(i-Ι)次氧化层上再生长的氧化层厚度占第i次在硅衬底区域上生长的氧化层厚度的比例，xi为在该区域的氧化生长次数。表I为多次氧化生长的叠层氧化层的实验数据与厚度计算模型数据。图8为根据表I数据得到的叠层氧化层生长比例系数拟合曲线。表I叠层氧化层实验数据与厚度计算模型数据
权利要求
1.一种LOCOS多层氧化层的集成制作方法，其特征在于，包括以下步骤步骤一、提供所需制作多层氧化层的下层芯片结构；步骤二、在所述下层芯片结构上制作衬垫；步骤三、在所述衬垫上利用光刻工艺定义第一种厚度氧化层区域，并利用腐蚀工艺在所述第一种厚度氧化层区域开口 ；步骤四、在制作有第一种厚度氧化层区域开口的下层芯片结构上进行第一次氧化生长;步骤五、第一次氧化生长后，在所述衬垫上利用光刻工艺定义第二种厚度氧化层区域， 并利用腐蚀工艺在所述第二种厚度氧化层区域开口；步骤六、在制作了第二种厚度氧化层区域开口后进行第二次氧化生长，从而形成第一和第二种厚度氧化层；步骤七、去除所述衬垫，进行湿法回刻以调整鸟嘴，完成多层氧化层的制作。
2.根据权利要求I所述的LOCOS多层氧化层的集成制作方法，其特征在于步骤二中， 制作所述衬垫包括先制作衬垫氧化层，再在所述衬垫氧化层上制作衬垫氮化硅。
3.根据权利要求I所述的LOCOS多层氧化层的集成制作方法，其特征在于所述第一种厚度氧化层包括隔离区氧化层和漂移区第一氧化层；所述第二种厚度氧化层为漂移区第二氧化层。
4.根据权利要求3所述的LOCOS多层氧化层的集成制作方法，其特征在于所述隔离区氧化层和漂移区第一氧化层的厚度为第一次氧化生长与第二次氧化生长积累而得，且均大于漂移区第二氧化层的厚度，漂移区第二氧化层的厚度由第二次氧化生长而得。
5.根据权利要求3所述的LOCOS多层氧化层的集成制作方法，其特征在于在进行第一次和第二次氧化生长前，利用离子注入工艺调整漂移区第一和第二氧化层底部的杂质浓度。
6.根据权利要求3所述的LOCOS多层氧化层的集成制作方法，其特征在于第一次氧化生长所形成的氧化层厚度为3. 5 KA 4. 5KA;第二次氧化生长所形成的氧化层厚度为2. 5 KA 3. 5K Ao
7.根据权利要求I所述的LOCOS多层氧化层的集成制作方法，其特征在于采用炉管进行第一和第二次氧化生长，温度为80(Tii(Krc。
8.根据权利要求3或6任一项所述的LOCOS多层氧化层的集成制作方法，其特征在于 所述湿法回刻的腐蚀液的配方为浓度49%的HF = H2O=I: 15，腐蚀时间为19(T210s。
9.根据权利要求I所述的LOCOS多层氧化层的集成制作方法，其特征在于，制作η种厚度的氧化层时，在步骤六之后、步骤七之前，还包括如下步骤第二次氧化生长后，在所述衬垫上利用光刻及腐蚀工艺定义第三种厚度氧化层区域， 在所述第三种厚度氧化层区域开口，进行第三次氧化生长，并重复该步骤直至完成第η次氧化生长，从而形成第一至第η种厚度氧化层，其中η为大于2的自然数。
10.根据权利要求9所述的LOCOS多层氧化层的集成制作方法，其特征在于第一至第η-l种厚度氧化层的最终生长厚度为多次氧化生长累积而得，且它们的最终生长厚度 T (final)满足 T (final) = Tl Xyl+T2Xy2+—+Ti Xyi, yi =0. 9774-0. 4482Ln (xi) ； Ti 为第i次在该种厚度氧化层区域上生长的氧化层厚度，yi为第i次在第(i-1)次氧化层上再生长的氧化层厚度占第i次在硅衬底区域上生长的氧化层厚度的比例，Xi为在该区域的氧化生长次数。
全文摘要
本发明公开了一种LOCOS多层氧化层的集成制作方法，该方法在下层芯片结构上制作衬垫；在所述衬垫上定义第一种厚度氧化层区域，并在所述第一种厚度氧化层区域开口，进行第一次氧化生长；然后，定义第二种厚度氧化层区域，并开口，进行第二次氧化生长，从而形成不同厚度的氧化层；最后去除衬垫，进行湿法回刻以调整鸟嘴，完成多层氧化层的制作。该LOCOS多层氧化层的集成制作方法采用LOCOS工艺，通过对多层氧化层的工艺进行集成，可以优化多层氧化层厚度比例和湿法回刻，解决了多种厚度的氧化层同时存在时的鸟嘴问题，实现了更低的成本和更短的制作周期。
文档编号H01L21/762GK102593040SQ201210075340
公开日2012年7月18日 申请日期2012年3月21日 优先权日2012年3月21日
发明者何延强, 何敏, 吴孝嘉, 章舒, 罗泽煌, 许剑 申请人:无锡华润上华半导体有限公司