专利名称：沟槽栅场效应晶体管及其制造方法
技术领域：
本发明涉及半导体功率器件，更确切地说，涉及改良的沟槽栅功率器件和其制造方法。
背景技术：
图I为传统沟槽栅金属氧化物半导体场效应晶体管(MOSFET) 100的横截面图，该传统MOSFET具有已知的物理和执行特性以及，例如单元间距(cell pitch)、击穿电压能力、导通电阻(Rdson)、晶体管耐用度的局限。沟槽栅105延伸穿过P型阱106并且在n型外延层区104中终止。沟槽栅105包括沟槽侧壁和底部内衬的栅电介质114，以及凹进的栅极112。电介质层116和118将栅极112与相互连接的重叠源极隔离开。图2为传统双栅沟槽金属氧化物半导体场效应晶体管(MOSFET) 200 (也被称为保护沟槽栅金属氧化物半导体场效应晶体管)的横截面图，其改进了图I的沟槽-栅沟槽MOSFET的某些特性。沟槽205包括通过保护电介质层222与漂移区204隔离开的保护电极220。沟槽205还包括在保护电极220之上并且通过多晶娃层间电介质层(inter-polydielectric layer) 224与保护电极220隔离开的栅极212。保护电极220降低栅-源电容(Cgd)并且提高击穿电压。但是，单栅晶体管100和双栅晶体管200的一个缺点是漂移区占到总导通电阻(Rdson)的大约40%，严重限制了导通电阻的改进。对于双栅沟槽结构，更深的沟槽需要甚至更厚的漂移区从而使这个问题更加严重。沟槽栅晶体管100和200的另一个缺点是沟槽底部的高电场由于底部沟槽的弯曲限制了几种性能参数的改进，例如击穿电压和晶体管耐用度。一些应用要求将肖特基二极管与功率MOSFET进行集成。但是，这样的集成通常需要复杂的、具有多个程序和掩模步骤的工艺技术。因此，存在着对节省成本的结构和制造沟槽栅FET、单片集成二极管和MOSFET结构，以及消除或最小化与现有技术相关的缺点的终端结构的方法的需要，这样就可以实质上改进沟槽栅FET的物理和执行特性。
发明内容
场效应晶体管包括在第二传导类型的半导体区之上的第一传导类型的主体区。栅沟槽延伸穿过该主体区并且在半导体区中终止。至少一个导电保护电极被置于栅沟槽中。栅极被置于至少一个导电保护电极之上的并且与其隔离开的栅沟槽中。保护电介质层将该至少一个导电保护电极与该半导体区隔离开。栅极电介质层将栅极与主体区隔离开。形成保护电介质层，以使其向外张开并且在主体区之下直接延伸。在一个具体实施方式
中，半导体区包括衬底区和该衬底区之上的漂移区。主体区在漂移区之上延伸，并且具有比衬底区低的掺杂浓度。栅沟槽延伸穿过该漂移区并且在该衬底区内终止。根据本发明的另外一个具体实施方式
，场效应晶体管的形成如下所述。形成延伸到半导体内的第一深度的上沟槽部分。上沟槽部分的侧壁内衬以保护层材料，以使沿着至少上沟槽部分的部分底部壁的半导体区保持暴露。下沟槽部分延伸穿过上沟槽部分的暴露的底部壁形成，同时具有保护上沟槽部分的侧壁的保护层材料。上沟槽部分的宽度比下沟槽部分的宽度大。 在一个具体实施方式
中，保护电介质层沿着下沟槽部分的侧壁和底部壁形成。保护层材料被去除。沿着上沟槽部分的侧壁形成第二隔离层(绝缘层)，第一隔离层的厚度比第二隔离层的厚度大。在另外一个具体实施方式
中，第一隔离层通过硅局部氧化(LOCOS)形成。在另外一个具体实施方式
中，导电保护电极形成在下沟槽部分中。多晶硅层间介质体(interpoly dielectric)形成在导电保护电极之上,并且栅极形成在多晶娃层间介质体之上。根据本发明的另外一个具体实施方式
，场效应晶体管包括在第二传导类型的半导体区内的第一传导类型的主体区。栅沟槽延伸穿过该主体区并且在该半导体区内终止。第二传导类型的源极区在邻近栅沟槽的主体区内，以使该源极区以及主体区和半导体区之间的分界面限定了沿着栅沟槽侧壁延伸的通道区。第二传导类型的通道增强区邻近该栅沟槽。通道增强区部分延伸进入通道区的下部，从而降低通道区的电阻。在一个具体实施方式
中，栅极置于栅沟槽中，并且通道增强区与沿着该沟槽栅侧壁的栅极重叠。在另外一个具体实施方式
中，至少一个导电保护电极安置于栅沟槽中。栅极安置于在至少一个的导电保护电极之上但是与其隔离开的栅沟槽中。保护电介质层将至少一个导电保护电极与半导体区隔离开。栅电介质层将栅极与主体区隔离开。根据本发明的另外一个具体实施方式
，场效应晶体管的形成如以下所述。在半导体区中形成沟槽。在沟槽中形成保护电极。进行第一传导类型的杂质的成角侧壁注入，以形成邻近沟槽的通道增强区。在半导体区中形成第二传导类型的主体区。第一传导类型的源极区在主体区中这样形成，以使源极区以及主体区和半导体区之间的界面限定了沿着栅沟槽侧壁延伸的通道区。通道增强区部分延伸入该通道区的下部，从而降低该通道区的电阻。在一个具体实施方式
中，栅极在保护电极之上形成但是与该保护电极隔离开。在另外一个具体实施方式
中，通道增强区自对准保护电极。根据本发明的另外一个具体实施方式
，场效应晶体管包括延伸进入半导体区的栅沟槽。该栅沟槽具有置于其内的凹进(凹陷)的栅极。半导体区中的源极区与该栅沟槽的每侧相接。用导电材料填充该栅沟槽的上部使得与该源极区沿着每个源极区的至少一个侧壁电性接触，导电材料与凹进的栅极隔离开。根据本发明的另外一个具体实施方式
，场效应晶体管按以下所述形成。在半导体区内形成沟槽。在该沟槽内形成凹进的栅极。双通道成角注入杂质，以在沟槽的每一侧上形成源极区。电介质层在凹进的栅极之上形成。用导电材料填充沟槽，以使导电材料与该源极区电性接触。在一个具体实施方式
中，导电材料包含掺杂质的多晶硅。本发明涉及一种场效应晶体管，包括栅沟槽，延伸进入外延层；栅极，置于栅沟槽中；源极区，掺杂有掺杂物并邻近栅沟槽的侧壁；导电材料，置于栅极上方的栅沟槽中并通过栅沟槽的侧壁与源极区电性接触；以及隔离层，置于栅极和导电材料之间。在一种具体实施方式
中，隔离层是包括压差式填充的电介质层。在一种具体实施方式
中，该场效应晶体管进一步包括置于外延层中的主体区，主体区掺杂有与源极区的掺杂物具有相反传导类型的掺杂物； 至少一个导电保护电极，置于栅极之下的栅沟槽中；多晶硅层间介质体，置于栅极与至少一个导电保护电极之间；以及栅电介质层，将栅极与主体区隔离开。在一种具体实施方式
中，导电材料包括多晶硅，场效应晶体管进一步包括在衬底之上的漂移区，漂移区掺杂有与源极区的掺杂物具有相同传导类型的掺杂物。在一种具体实施方式
中，导电材料具有与源极区的顶部表面基本共平面的顶部表面。在一种具体实施方式
中，该场效应晶体管进一步包括衬底，置于外延层之下；以及漂移区，包括在外延层中并置于衬底之上，栅沟槽延伸穿过漂移区并在衬底内终止。在一种具体实施方式
中，该场效应晶体管进一步包括衬底，置于外延层之下；以及漂移区，包括在外延层中并置于衬底之上，栅沟槽延伸进入漂移区并在漂移区内终止。在一种具体实施方式
中，该场效应晶体管进一步包括漂移区，置于衬底之上；以及保护电极，置于栅沟槽中在栅极之下，并且与漂移区和衬底竖直重叠。在一种具体实施方式
中，该场效应晶体管进一步包括漂移区，置于衬底之上；以及保护电极，置于栅沟槽中在栅极之下，并且与沿着漂移区和衬底之间的界面对齐的平面相交。在一种具体实施方式
中，栅极是凹陷的栅极。在一种具体实施方式
中，该场效应晶体管进一步包括顶部金属，与源极区和导电材料接触。在一种具体实施方式
中，源极区具有沿栅沟槽的侧壁延伸的竖直长度和与竖直长度垂直延伸的侧向宽度，竖直长度大于侧向宽度。在一种具体实施方式
中，栅极是凹陷的栅极，具有与沿栅沟槽的侧壁的源极区的竖直长度对应的顶部表面。 在一种具体实施方式
中，该场效应晶体管进一步包括通道增强区，与栅沟槽的侧壁接触。在一种具体实施方式
中，该场效应晶体管进一步包括通道增强区，构造成降低沿着栅沟槽侧壁的通道区的电阻。在一种具体实施方式
中，该场效应晶体管进一步包括通道增强区，与栅沟槽的侧壁接触；主体区，置于外延层中，主体区掺杂有与源极区的掺杂物具有相反传导类型的掺杂物；保护电极，置于栅极之下；以及保护电介质层，具有在主体区之下延伸的向外张开部分。在一种具体实施方式
中，本发明涉及一种场效应晶体管，包括栅沟槽，延伸进入外延层；栅极，置于栅沟槽中；源极区，掺杂有掺杂物并邻近栅沟槽的侧壁；第一隔离层，置于栅极的顶部上；第二隔离层，置于栅极与栅沟槽的侧壁之间；以及导电材料，置于栅沟槽中并通过栅沟槽的侧壁与源极区电性接触，导电材料与第一隔离层和第二隔离层接触。在一种具体实施方式
中,第一隔离层置于栅极与导电材料之间。在一种具体实施方式
中，源极区具有沿栅沟槽的侧壁延伸的竖直长度和与竖直长度垂直延伸的侧向宽度，竖直长度大于侧向宽度。在一种具体实施方式
中，导电材料具有与源极区的顶部表面基本共平面的顶部表面。在一种具体实施方式
中，该场效应晶体管进一步包括置于外延层中的主体区，主体区掺杂有与源极区的掺杂物具有相反传导类型的掺杂物；保护电极，置于栅极之下；以及保护电介质层，具有在主体区之下延伸的向外张开部分。在一种具体实施方式
中，该场效应晶体管进一步包括通道增强区，与栅沟槽的侧壁接触。本发明涉及一种形成场效应晶体管的方法，包括
在半导体区中形成栅沟槽；在栅沟槽中形成凹陷的栅极；形成多个源极区使得多个源极区的至少一个源极区置于栅沟槽的每个边上；在凹陷的栅极之上形成电介质层；以及用导电材料填充栅沟槽的至少部分，以使导电材料与多个源极区的源极区电性接触。在一种具体实施方式
中，多个源极区使用双通道成角注入至少一种杂质而形成。在一种具体实施方式
中，该方法进一步包括
在形成凹陷的栅极之前，沿着栅沟槽的下侧壁或栅沟槽的底部中的至少一个形成保护电介质层；在栅沟槽中形成导电保护电极，导电保护电极通过保护电介质层与半导体区隔离开；在导电保护电极之上形成多晶硅层间介质体，用于将凹陷的栅极和导电保护电极彼此隔离开；以及沿着栅沟槽的上侧壁形成栅电介质层，栅电介质层将凹陷的栅极与半导体区隔离开。在一种具体实施方式
中，电介质层是第一电介质层，进一步包括在栅沟槽的上部上形成电介质层；以及在用导电材料填充栅沟槽的至少部分之前，蚀刻栅沟槽的上部上的电介质层的至少部分。在一种具体实施方式
中，导电材料包括掺杂的多晶硅。在一种具体实施方式
中，电介质层包括压差式填充，方法进一步包括在进行填充之前均匀蚀刻电介质层。在一种具体实施方式
中，该方法进一步包括在形成多个源极区之前，在半导体区中形成主体区，主体区具有与多个源极区相反的传导类型。在一种具体实施方式
中，在双通道成角注入期间，形成多个源极区包括穿过沿栅沟槽的上侧壁延伸的电介质层将掺杂物注入栅沟槽的上侧壁。在一种具体实施方式
中，导电材料具有与多个源极区基本共平面的顶部表面。在一种具体实施方式
中，半导体区包括在衬底之上延伸的漂移区，漂移区具有与源极区相同传导类型，栅沟槽延伸穿过漂移区并在衬底内终止。在一种具体实施方式
中，半导体区包括在衬底之上延伸的漂移区，漂移区具有与源极区相同传导类型，栅沟槽延伸进入漂移区并在漂移区内终止。在一种具体实施方式
中，半导体区包括在衬底之上延伸的漂移区，方法进一步包括在栅沟槽中并竖直重叠漂移区和衬底形成保护电极。在一种具体实施方式
中，该进一步包括形成与多个源极区和导电材料接触的源极互连。在一种具体实施方式
中，多个源极区的至少一个源极区具有沿栅沟槽的侧壁延伸的竖直长度和与竖直长度垂直延伸的侧向宽度，竖直长度大于侧向宽度。本发明涉及一种形成保护栅场效应晶体管的方法，包括在硅区上方形成硬掩模，硬掩模包括保护层；图案化硬掩模以限定其中的开口 ；通过在硬掩模中的开口来蚀刻硅区，从而形成延伸进入硅区的沟槽；内衬于每个沟槽的侧壁和底部形成保护电介质层；在每个沟槽的底部形成保护电极，保护电极通过保护电介质层与硅区隔离开；沿每个沟槽的上侧壁形成保护间隙壁；在每个沟槽中保护电极之上形成电极间电介质，保护间隙壁和硬掩膜的保护层防止电极间电介质沿每个沟槽的上侧壁和邻近每个沟槽的台面表面之上形成；在每个沟槽中并在电极间电介质之上形成栅极。在一种具体实施方式
中，硬掩模的保护层、或保护间隙壁中的至少一个包括氮化 物。在一种具体实施方式
中，硬掩模包含氧化物-氮化物-氧化物复合层。在一种具体实施方式
中，形成电极间电介质包括进行热氧化。在一种具体实施方式
中，形成保护间隙壁包括形成内衬于每个沟槽的上侧壁并在沟槽之间的台面区之上延伸的氮化物层，以及各向异性蚀刻氮化物层从而去除氮化物层的水平延伸部分。在一种具体实施方式
中，该方法进一步包括在形成栅极之前，去除保护间隙壁；以及用栅电介质层内衬每个沟槽的上侧壁。在一种具体实施方式
中，该方法进一步包括在硅区中形成主体区，主体区和硅区具有相反的传导类型；以及在主体区中形成源极区，源极区和主体区具有相反的传导类型。 在一种具体实施方式
中，在形成沟槽之前形成主体区。在一种具体实施方式
中，该方法进一步包括在硅区中形成主体区，主体区和硅区具有相反的传导类型；在各个栅极之上形成电介质帽，使得在每两个相邻沟槽上方的电介质帽限定其间的主体区的暴露表面；使在每两个相邻电介质帽之间的主体区的暴露表面凹陷；以及进行重主体注入以形成沿主体区的各个凹陷表面的重主体区，重主体区和硅区具有相反的传导类型。在一种具体实施方式
中，该方法进一步包括在硅区形成主体区，主体区和硅区具有相反的传导类型；进行源极注入以形成在每两个相邻沟槽之间的主体区中延伸的高掺杂区，高掺杂区和主体区具有相反的传导类型；在各个栅极之上形成电介质帽，使得在每两个相邻沟槽上方的电介质帽限定其间的高掺杂区的暴露表面；使在每两个相邻电介质帽之间的高掺杂区的暴露表面凹陷到低于高掺杂区的深度，使得各个高掺杂区的剩余部分形成源极区；以及进行重主体注入以形成沿主体区的各个凹陷表面的重主体区，重主体区和硅区具有相反的传导类型。在一种具体实施方式
中，保护电极和栅极包括多晶硅。本发明涉及一种形成保护栅场效应晶体管的方法，包括在硅区上方形成硬掩模，硬掩模包括氧化物-氮化物-氧化物复合层；图案化硬掩模以限定其中的开口 ；通过在硬掩模中的开口来蚀刻硅区，从而形成延伸进入硅区的沟槽；内衬于每个沟槽的侧壁和底部形成保护电介质层； 在每个沟槽的底部形成保护电极，保护电极通过保护电介质层与硅区隔离开；沿每个沟槽的上侧壁形成氮化物间隙壁； 在每个沟槽中保护电极之上进行热氧化以形成热氧化物层，氮化物间隙壁和硬掩模防止热氧化物层沿每个沟槽的上侧壁和邻近每个沟槽的台面表面之上形成；以及在每个沟槽中并在热氧化物层之上形成栅极。在一种具体实施方式
中，娃区包括衬底和在衬底之上的外延层,外延层和衬底具有相同的传导类型，外延层具有比衬底低的掺杂浓度，方法进一步包括在外延层中形成主体区，主体区和外延层具有相反的传导类型；以及在主体区中形成源极区，源极区和主体区具有相反的传导类型。本发明涉及一种形成场效应晶体管的方法，包括在半导体区中形成包括沟槽侧壁的沟槽；在沟槽中形成保护电极；进行第一传导类型的杂质的成角侧壁注入以形成邻近沟槽的通道增强区；在半导体区中形成第二传导类型的主体区；以及在主体区中形成第一传导类型的源极区，源极区以及主体区和半导体区之间的界面限定了它们之间的通道区，通道区沿着沟槽侧壁延伸，通道增强区部分延伸进入通道区的下部从而降低通道区的电阻。在一种具体实施方式
中，该方法进一步包括形成在保护电极之上但是与其隔离开的栅极。在一种具体实施方式
中，通道增强区与沿着沟槽侧壁的栅极重叠。在一种具体实施方式
中，通道增强区自对准保护电极。在一种具体实施方式
中，半导体区包括在衬底之上延伸的第二传导类型的漂移区。在一种具体实施方式
中，沟槽延伸穿过漂移区并在衬底内终止。在一种具体实施方式
中，通道增强区部分延伸进入主体区并部分延伸进入漂移区。在一种具体实施方式
中，半导体区包括在衬底之上延伸的第二传导类型的漂移区，并且保护电极与漂移区和衬底竖直重叠。在一种具体实施方式
中，该方法进一步包括
在进行成角侧壁注入之前，沿沟槽侧壁的上部形成氧化物层。在一种具体实施方式
中，各个源极区以及在主体区和半导体区之间的界面限定了它们之间的通道区，通道区沿相应的沟槽侧壁延伸。本发明涉及一种场效应晶体管，包括第一传导类型的主体区，与第二传导类型的半导体区形成PN结；栅沟槽，延伸穿过主体区并且在半导体区内终止；、
邻近栅沟槽的第二传导类型的源极区，源极区以及主体区与半导体区之间的界面限定了它们之间的通道区，通道区沿着栅沟槽的沟槽侧壁延伸；以及邻近栅沟槽的第二传导类型的通道增强区，通道增强区部分延伸进入通道区的下部从而降低通道区的电阻。在一种具体实施方式
中，该场效应晶体管还包括置于栅沟槽中的栅极，通道增强区与沿着沟槽侧壁的栅极重叠。在一种具体实施方式
中，该场效应晶体管进一步包括置于栅沟槽中的至少一个导电保护电极； 置于在至少一个导电保护电极之上但是与至少一个导电保护电极隔离开的栅沟槽中的栅极；将至少一个导电保护电极与半导体区隔离开的保护电介质层；以及将栅极与主体区隔离开的栅极电介质层。在一种具体实施方式
中，半导体区包括在衬底之上延伸的第二传导类型的漂移区。在一种具体实施方式
中，栅沟槽延伸穿过漂移区并在衬底内终止。在一种具体实施方式
中，通道增强区部分延伸进入主体区并部分延伸进入漂移区。在一种具体实施方式
中，半导体区包括在衬底之上延伸的第二传导类型的漂移区，并且保护电极与漂移区和衬底竖直重叠。本发明涉及一种保护栅场效应晶体管，包括在第二传导类型的半导体区中延伸的第一传导类型的主体区；被主体区分隔开的栅沟槽；置于各个栅沟槽中的至少一个导电保护电极；置于至少一个导电保护电极之上但是与至少一个导电保护电极隔离开的各个栅沟槽中的栅极；将至少一个导电保护电极与半导体区隔离开的保护电介质层；使各个栅极与邻近主体区隔离开的栅电介质层；在邻近栅沟槽的主体区中延伸的第二传导类型的源极区，各个源极区以及相应主体区与半导体区之间的界面限定了它们之间的通道区，各个通道区沿着相应栅沟槽的侧壁延伸；以及邻近各个栅沟槽的第二传导类型的通道增强区，通道增强区部分延伸进入相应通道区的下部从而降低通道区的电阻。在一种具体实施方式
中，通道增强区与沿着相应沟槽栅侧壁的相应栅极重叠。
本发明涉及一种双栅沟槽场效应晶体管，包括有源区和终端区，有源区包括延伸进入半导体区的栅沟槽，终端区包括延伸进入半导体区的终端沟槽，栅沟槽包括与终端沟槽侧向隔开的最外侧栅沟槽；保护电介质层，内衬于各个栅沟槽的下侧壁以及终端沟槽的下侧壁和上侧壁；
保护电极，置于各个栅沟槽中和终端沟槽中，在各个栅沟槽中的保护电极在栅沟槽的下部延伸，在终端沟槽中的保护电极延伸穿过终端沟槽的上部和下部；栅电介质层，内衬于各个栅沟槽的上侧壁；栅极，置于各个栅沟槽中，各个栅极通过侧向延伸的电介质层与下方的保护电极隔离；以及主体区，在⑴之间以及(ii)之间延伸并邻接⑴、(ii)的侧壁⑴至少两个相邻的栅沟槽；以及(ii)最外侧栅沟槽和终端沟槽，在两个相邻栅沟槽之间延伸的各个主体 区包括邻近相应栅沟槽侧壁的源极区，在最外侧栅沟槽和终端沟槽之间延伸的主体区包括邻近最外侧栅沟槽的侧壁的源极区，其中主体区和源极区具有相反的传导类型。在一种具体实施方式
中，栅沟槽和终端沟槽具有基本上相同的深度和宽度。在一种具体实施方式
中，在终端沟槽中的保护电极基本上填满终端沟槽。在一种具体实施方式
中，保护电介质层比栅电介质层厚。在一种具体实施方式
中，半导体区包括衬底区，以及在衬底区之上的漂移区，主体区在漂移区之上延伸，漂移区比衬底低的掺杂浓度。在一种具体实施方式
中，栅沟槽和终端沟槽延伸进入衬底并在衬底内终止。在一种具体实施方式
中，每两个相邻栅沟槽延伸的各个主体区以及在最外侧栅沟槽和终端沟槽之间延伸的主体区包括比主体区更高浓度的重主体区。在一种具体实施方式
中，该双栅沟槽场效应晶体管进一步包括与源极区和主体区电性接触的源极互连。在一种具体实施方式
中，没有主体区邻接终端沟槽外侧壁。在一种具体实施方式
中，各个栅极凹陷在相应栅沟槽中，在终端沟槽中的保护电极没有凹陷在终端沟槽中。本发明涉及一种双栅沟槽场效应晶体管，包括有源区和终端区，有源区包括延伸进入半导体区的栅沟槽，终端区包括延伸进入半导体区的终端沟槽，栅沟槽包括与终端沟槽侧向隔开的最外侧栅沟槽，其中栅沟槽和终端沟槽具有基本上相同的深度和宽度；保护电介质层，内衬于各个栅沟槽的下侧壁以及终端沟槽的下侧壁和上侧壁；保护电极，置于各个栅沟槽中和终端沟槽中，在各个栅沟槽中的保护电极在栅沟槽的下部延伸，在终端沟槽中的保护电极延伸穿过终端沟槽的上部和下部；栅电介质层，内衬于各个栅沟槽的上侧壁；其中保护电介质层比栅电介质层厚；栅极，置于各个栅沟槽中而不是终端沟槽，各个栅极通过侧向延伸的电介质层与下方的保护电极隔离；以及主体区，在⑴之间以及(ii)之间延伸并邻接⑴、(ii)的侧壁⑴每两个相邻栅沟槽；以及(ii)最外侧栅沟槽和终端沟槽，在两个相邻栅沟槽之间延伸的各个主体区包括邻近相应栅沟槽侧壁的源极区，在最外侧栅沟槽和终端沟槽之间延伸的主体区包括邻近最外侧栅沟槽的侧壁的源极区，其中主体区和源极区具有相反的传导类型。本发明涉及一种装置，包括双栅沟槽MOSFET，包括栅沟槽，延伸进入外延层；栅极，置于栅沟槽中；以及源极区，掺杂有掺杂物并邻近栅沟槽的侧壁；以及沟槽MOS肖特基势垒(TMBS) 二极管，与双栅沟槽MOSFET单片集成。
在一种具体实施方式
中，TMBS 二极管包括栅极或保护电极中的至少一个以及多个沟槽。在一种具体实施方式
中，TMBS 二极管包括与栅沟槽的结构具有基本相同结构的沟槽。在一种具体实施方式
中，TMBS 二极管包括包括肖特基势垒金属的源极互连，肖特基势垒金属接触源极区、重主体区或邻近TMBS 二极管的沟槽的轻度掺杂区中的至少一个。在一种具体实施方式
中，双栅沟槽MOSFET进一步包括导电材料，置于栅极上方的栅沟槽中并通过栅沟槽的侧壁与源极区电性接触；以及隔离层，置于栅极和导电材料之间。在一种具体实施方式
中，双栅沟槽MOSFET进一步包括置于外延层中的主体区，主体区掺杂有与源极区的掺杂物具有相反传导类型的掺杂物；至少一个导电保护电极，置于栅极之下的栅沟槽中；多晶硅层间介质体，置于栅极与至少一个导电保护电极之间；以及栅电介质层，将栅极与主体区隔离开。在一种具体实施方式
中，双栅沟槽MOSFET进一步包括衬底，置于外延层之下；以及漂移区，包括在外延层中并置于衬底之上，栅沟槽延伸穿过漂移区并在衬底内终止。在一种具体实施方式
中，双栅沟槽MOSFET进一步包括衬底，置于外延层之下；以及漂移区，包括在外延层中并置于衬底之上，栅沟槽延伸进入漂移区并在漂移区内终止。在一种具体实施方式
中，双栅沟槽MOSFET进一步包括漂移区，置于衬底之上；以及保护电极，置于栅沟槽中在栅极之下，并且与漂移区和衬底竖直重叠。在一种具体实施方式
中，双栅沟槽MOSFET进一步包括漂移区，置于衬底之上；以及保护电极，置于栅沟槽中在栅极之下，并且与沿着漂移区和衬底之间的界面对齐的平面相交。在一种具体实施方式
中，双栅沟槽MOSFET的源极区具有沿栅沟槽的侧壁延伸的竖直长度和与竖直长度垂直延伸的侧向宽度，竖直长度大于侧向宽度。在一种具体实施方式
中，双栅沟槽MOSFET进一步包括通道增强区，与栅沟槽的侧壁接触。在一种具体实施方式
中，双栅沟槽MOSFET进一步包括
通道增强区，构造成降低沿着栅沟槽的侧壁的通道区的电阻。在一种具体实施方式
中，双栅沟槽MOSFET进一步包括通道增强区，与栅沟槽的侧壁接触；主体区，置于外延层中，主体区掺杂有与源极区的掺杂物具有相反传导类型的掺杂物；保护电极，置于栅极之下；以及保护电介质层，具有在主体区之下延伸的向外张开部分。通过以下的详细描述和附图可以更好地理解本发明的特性和优势。
图I是传统单栅沟槽MOSFET的横截面图。图2是传统双栅沟槽MOSFET的横截面图。图3是根据本发明的一个具体实施方式
的具有延伸入衬底的栅沟槽保护电极的双栅沟槽MOSFET的横截面图。图4是根据本发明的另外一个具体实施方式
的其中使用LOCOS方法形成保护电介质双栅沟槽MOSFET的横截面图，；图5是根据本发明的另外一个具体实施方式
的具有侧壁增强型通道区的双栅沟槽MOSFET的横截面图；图6是根据本发明的另外一个具体实施方式
的具有源极插件区(source plugregion)的双栅沟槽MOSFET的横截面图。图7是根据本发明的另外一个具体实施方式
的具有侧壁通道增强区、源极插件区和LOCOS保护电介质的双栅沟槽的横截面图；图8是根据本发明的另外一个具体实施方式
的与肖特基二极管单片集成的双栅沟槽MOSFET的横截面图；图9是根据本发明的另外一个具体实施方式
的与双栅沟槽MOSFET集成的紧密边缘终端结构；图10A-10E是根据本发明的另外一个具体实施方式
的用于形成图4的M0SFET400的处理模块的不同工艺步骤的横截面图；图11是根据本发明的另外一个具体实施方式
的对应于用于形成图5的M0SFET500的处理模块的横截面图；图12A-12D是根据本发明的另外一个具体实施方式
的用于形成图6的M0SFET600的处理模块的不同工艺步骤的横截面图；和图13A-13L是根据本发明的一个具体实施方式
的形成双栅沟槽MOSFET的示例性制造过程的不同步骤的横截面图。
具体实施例方式通过图13A-13L中的横截面图描述的工艺次序是形成本发明的一个具体实施方式
的双栅沟槽MOSFET的示例性程序。这个加工次序会被用作基础程序，其会被进行修改以包括形成以下所披露的不同的单元结构的各种处理模块。请注意，这里所披露的处理模块也可以集成其它基础程序，并不限于图13A-13L所描述的程序。接下来会披露图13A-13L的加工次序。图13A中，n型外延层1302在n型重掺杂衬底(未示出)之上形成。注入P型导电掺杂物以在外延层1302中形成主体区1304。硬掩模1306，例如包含氧化物-氮化物-氧化物(ONO)复合层，用于限定并且蚀刻延伸穿过主体区1304并且进入外延层1302的沟槽1308。
图13B中，使用传统技术，保护电介质层1310(例如包含氧化物)形成了沟槽侧壁和底部的内衬并且延伸到硬掩模1306之上。在图13C中，保护电极1312的通过沉积多晶硅层以填充沟槽1308，然后回蚀多晶硅使多晶硅深凹入沟槽1308中形成。然后，保护电介质1310凹陷，在沟槽侧壁上留下电介质薄层1313。保护电极1312进一步凹陷使它的顶部表面与凹陷保护电介质的顶部表面在一个水平上。图13D中，氮化物层沉积，然后被各向异性蚀刻，使得只有沿着沟槽侧壁延伸的氮化物层的部分1314保留。在图13E中，多晶硅层间介质体(IPD) 1316通过进行热氧化形成。氧化物层只在保护电极1312之上形成，因为所有的其它硅表面都被氮化物或氧化物所覆盖。在一个可替换的具体实施方式
中，工艺次序进行了修改以适于使用双氧化层形成IPD层。首先，在保护电极之上形成热氧化物层，然后使用SACVD沉积氧化物保形层以便获得均一的IPD层。在图13F中，进行氧化蚀刻以除去ONO复合层1306的顶部氧化物层以及沿着沟槽侧壁的氮化物层之上形成的任何氧化物。然后，剥去此时所暴露的ONO复合层的氮化物层以及沿着沟槽侧壁的氮化物层1314。再进行另外一氧化蚀刻以沿着沟槽侧壁以及ONO复合层1306的底部氧化层除去电介质层1313，使得沿着沟槽侧壁和图13F中所示的邻近沟槽的台面区的硅被暴露出来。在图13G中，使用已知的技术形成沿着沟槽侧壁延伸、经过多晶硅层间介质体并且在邻近沟槽的台面区之上的栅电介质层1318。在图13H中，沉积填充沟槽的多晶硅层，然后多晶硅层被回蚀以在沟槽中形成凹陷的栅极1320。在图131中，在台面之上的栅极电介质被回蚀到合适于源极注入(sourceimplant)的厚度。进行在作用区中的覆盖源极注入(blanketsource implant)以形成在台面区中的邻近沟槽之间延伸的n型区1322。在图13J中，使用传统方法在沟槽和台面之上形成BPSG层1324A。在图13K中，使用掩模层(未示出)，除去除了在沟槽和n型区1322a之上的1324B部分的BPSG层1324A。这样，邻近BPSG部分1324的硅台面表面被暴露。然后进行硅蚀刻使暴露的硅表面凹陷到低于n型区1322a的深度，这样就形成接触开口 1326。硅的凹陷除去了每个n型区1322a的一部分，留下了后面的自对准源极区1322b。在图13L中，进行重主体注入(heavy body implant)以在主体区1304中形成p型传导的自对准重主体区1329。进行BPSG回流以获得接触窗口的更好的纵横比以及随后形成对于源极互连层1330的更好的阶梯覆盖。源极互连(source interconnect) 1330电性接触重主体区1329和源极区1322。各种单元结构，它们相对应的处理模块以及这些处理模块与图13A-13L所描述的工艺流程相结合的方式会随后进行披露。图3显示了双栅沟槽MOSFET 300的横截面图，其除了栅305和保护电极320延伸进入衬底302中，与图13L中的双栅MOSFET结构相似。这有利地可使漂移区的厚度大体上被降低从而提高Rdsom。另外，衬底的高掺杂浓度将电位降转移到保护氧化物中，这样就消除了与传统沟槽结构相关的曲率极限击穿(curvature-limited breakdown)问题。这也改进了装置的耐用度，因为雪崩点(即最大碰撞电离率)转移到晶体管台面的中心并且远离与引起耐用度丧失相关的寄生双极性元件(parasitic bipolar elements)。图13A-13L中的工艺次序唯一需要进行的修改是图13A中需要在衬底之上形成薄外延层使得沟槽延伸到衬底中。图4显示了根据本发明的一个具体实施方式
的使用L0C0S工艺形成保护电介质422的双栅沟槽M0SFET400的横截面图。虚线表示沟槽605的轮廓。在形成保护电介质422中，L0C0S工艺导致邻近沟槽605的硅的消耗从而造成保护电介质433向外张开并且直接 在主体区406之下延伸。L0C0S工艺是形成保护电介质422并且还产生均匀薄膜的有利的、节省成本的方法。MOSFET 400的上部与图3中的MOSFET 300的上部相似。当沟槽605和保护电极420被显示延伸到衬底402中时，它们可以类似于图2的M0SFET200中示出的二者选一地在N-区404中终止。在一个具体实施方式
中，通过将图10A-10E的横截面图所描述的处理模块与随后的图13A-13L的工艺流程结合来形成MOSFET 400。对应于图13A-13L的工序被对应于图10A-10E的工序所代替。除了在图10A中形成正好经过主体区1004延伸的较浅的沟槽1008，对应于图10A的工序与对应于图13A的工序相同。在图10B中，氮化物间隙壁(隔离层，spacer) 1010沿着沟槽侧壁形成。在图10C中，进行硅蚀刻(自对准氮化物间隙壁1010)从而将沟槽1008更深入延伸到硅区1002中。这样，栅沟槽具有了更宽的上部1008和更窄的下部1012。在图10D中，进行L0C0S工艺，从而使保护电极1014的自对准层沿着暴露的硅表面，即在下沟槽部1012中形成。L0C0S工艺消耗部分所示(虚线表示下沟槽部1012的轮廓)的硅区1002。在图10E中，通过沉积多晶硅层在沟槽中形成保护电极1016，然后回蚀多晶硅使多晶硅深凹进沟槽中。接下来进行对应于图13E-13L的工序来完成单元结构。图中的不同的层和区的厚度和尺寸可能是不按规定比例的。例如，在图10D中，氮化物间隙壁1010在实际中可以是比它们看起来薄的，以使L0C0S保护电介质1014的部分向外张开并且直接在主体区1004之下延伸。图5示出了根据本发明的另外一个具体实施方式
的双栅沟槽MOSFET 500的横截面图，其除了在MOSFET 500中结成一体的侧壁通道增强区526，与图3中的MOSFET 300相似。通道增强区526沿着MOSFET 500的每个通道区的底部形成以校正通道区中的掺杂浓度分布曲线的尾部。从而，沟道长度和沟道电阻被有利地降低。因为通道区中的掺杂浓度峰值正好出现在源极区510之下(即远离通道区的底部)，附加通道增强区526不会反向影响晶体管的阈值电压。假设MOSFET 500为n-沟道，通道增强区526则为n型。正如前面的具体实施方式
中，MOSFET 500可以进行修改，使得沟槽505终止在漂移区504中而不是在衬底502中。在一个具体实施方式
中，通过将图11的横截面图所描述的处理模块与随后的图13A-13L的工艺流程结合来形成MOSFET 500。
对应于图11的处理模块需要在图13F之后但是在图13G之前进行。也就是，在进行完对应于图13A-13F的步骤之后，如图11所示沿着沟槽侧壁形成氧化物层(screenoxide) 1112。氧化物层1112的厚度要适合于穿过其注入掺杂物。在图11中，以预先确定的角度进行n型掺杂物的通道增强注入1113以形成沿着一个沟槽侧壁的通道增强区，并且以图11所示的相对的角度进行第二通道增强注入以形成沿着相对的沟道侧壁的通道增强区。通道增强区可以是自对准在前面步骤中形成的IPD 1124。然后进行对应于图13G-13L的工序以完成单元结构。在一个具体实施方式
中，主体区在通道增强注入1113之前形成，在可替换的具体实施方式
中，主体区是在通道增强注入1113之后形成。图6示出了根据本发明的另外一个具体实施方式
的具有源极插件区630的双栅沟槽MOSFET 600的横截面图。取代形成如图3中所完成的在栅极614之上的电介质圆顶，在栅极614之上形成薄电介质层628并且电介质层628之上的沟槽605的其余部分被源极插件630(例如，包含多晶硅)填充。源极插件630电性连接栅沟槽605侧面的源极区610。MOSFET 600具有提供用于形成顶部金属的平坦表面的优点。另外，源极插件能够在沟槽侧面的非常狭窄的源极区形成，从而降低单元间距(cell pitch)而不会反向影响源极电阻。通过在形成源极插件630之前进行双通道成角注入形成狭窄的源极区610。MOSFET 600可以进行修改，使得沟槽605在漂移区604中终止而不是在衬底602中。源极插件630可以以相似的方式结合到例如图I中的传统沟槽栅FET中。在一个具体实施方式
中，通过将图12A-12D的横截面图所描述的处理模块与随后的图13A-13L的工艺流程结合来形成MOSFET600。对应于图13H-13L的工序被对应于图12A-12D的工序所取代。也就是，在进行对应的13A-13G的步骤之后，除了如图12A所示的沉积的栅极多晶硅深凹进沟槽中，栅极以与图13H中相似的方式形成。在图12A中，进行n型掺杂物的双通道成角注入以形成沿着沟槽1205的暴露的上侧壁的源极区1210。接下来，如图12B所示，电介质层1216a(例如，包含氧化物)利用压差式填充(differential fill)来沉积，使得在沟槽中的栅极1212之上形成比在邻近的台面之上更厚的氧化物。在图12C中，均匀地蚀刻电介质层1216a，从而电 介质薄层1216b留在了栅极1212之上的沟槽中。在图12C中，沟槽1205被填充掺杂的多晶硅1217。然后，可以用传统技术来形成重主体区(未示出)、源极互连(未示出)、其它区和层以完成单元结构。源极插件1217可以通过将图12A-12D表示的处理模块结合到传统的形成沟槽栅FET 100的工艺次序中，以相似的方式被结合到图I中的沟槽栅FET 100中。图7示出了复合双栅沟槽MOSFET 700的横截面图，其中结合了图4_6中的结构的有利部件。如图所示，n型通道增强区726、源极插件730和LOCOS保护电介质722被结合到M0SFEI700中。请注意，根据设计的目的和性能要求，这3个部件中的任意两个可以结合，而不是三个都结合。以上所讨论的每一个MOSFET 400、500和600的可替代具体实施方式
也可以应用于MOSFET 700。由于本公开，需要在图13A-13L中的工艺流程进行以形成M0SFET700的修改对于所属领域的一般技术人员是显而易见的。图8示出了单片集成肖特基二极管以获得集成MOSFET-肖特基二极管结构800的双栅沟槽MOSFET的横截面图。正如所看到的，虽然图4-7中的任何MOSFET都可以代替使用，该MOSFET结构与图3中的相似。在图8中，源极互连(未示出)包括肖特基势垒金属，其不仅接触源极区810和重主体区808，而且在肖特基二极管区之上延伸并且与N-区804b电性接触。与轻度掺杂区804b接触的肖特基势垒金属形成肖特基二极管。肖特基二极管区中的沟槽的结构与MOSFET区中的沟槽结构相同。必须将肖特基二极管结构频繁地结合到作用区中以达到理想的MOSFET与肖特基面积的比率。 图9示出了与双栅沟槽MOSFET集成的紧密边缘终端结构。正如所看到的，作用区终止在终端沟槽905b中，该终端沟槽包括作为沟槽侧壁和底部内衬的保护电介质以及填充沟槽的保护电极920。正如所看到的，虽然图4-7中的任何MOSFET都可以代替使用，作用区中的MOSFET结构与图3中的相似。这里所披露的本发明的各种具体实施方式
，可以与以上所引用的、共同转让的美国专利申请第11/026,276中所披露的一个或多个具体实施方式
(尤其是保护栅沟槽结构和方法)进行结合以获得具有出众特性的功率器件。虽然以上提供了本发明各种具体实施方式
的详细披露，多种代替、修改和等同替换是可以的。例如，以上的工艺次序和处理模块是在双栅(保护栅)沟槽结构的环境进行披露的，但是这里所公开的各种具体实施方式
的有利特性也可以在如图I中所示的传统沟 槽栅TEF的环境中实现。另外，应理解这里所提供的所有材料都只是基于说明的目的。而且，这里所披露的具体实施方式
中的一种或多种不同的电介质层可以包含低介电常数或高介电常数的介电材料。例如，在第一次多晶硅沉积之前形成的一个或多个电介质层可以包含高介电常数的介电材料，而在最后的多晶硅沉积之后形成的一个或多个电介质层可以包含低介电常数的介电材料。基于这种和其它原因，因此，以上的披露不能被认为限定了本发明的范围，本发明的范围由所附的权利要求进行限定。
权利要求
1.一种场效应晶体管,包括 栅沟槽，延伸进入外延层； 栅极，置于所述栅沟槽中； 源极区，掺杂有掺杂物并邻近所述栅沟槽的侧壁； 导电材料，置于所述栅极上方的所述栅沟槽中并通过所述栅沟槽的所述侧壁与所述源极区电性接触；以及 隔离层，置于所述栅极和所述导电材料之间。
2.根据权利要求I所述的场效应晶体管，其中所述隔离层是包括压差式填充的电介质层。
3.根据权利要求I所述的场效应晶体管，进一步包括 置于所述外延层中的主体区，所述主体区掺杂有与所述源极区的掺杂物具有相反传导类型的掺杂物； 至少一个导电保护电极，置于所述栅极之下的所述栅沟槽中； 多晶硅层间介质体，置于所述栅极与所述至少一个导电保护电极之间；以及 栅电介质层，将所述栅极与所述主体区隔离开。
4.根据权利要求I所述的场效应晶体管，其中所述导电材料包括多晶硅， 所述场效应晶体管进一步包括 在衬底之上的漂移区，所述漂移区掺杂有与所述源极区的掺杂物具有相同传导类型的惨杂物。
5.根据权利要求I所述的场效应晶体管，其中所述导电材料具有与所述源极区的顶部表面基本共平面的顶部表面。
6.根据权利要求I所述的场效应晶体管，进一步包括 衬底，置于所述外延层之下；以及 漂移区，包括在所述外延层中并置于所述衬底之上，所述栅沟槽延伸穿过所述漂移区并在所述衬底内终止。
7.根据权利要求I所述的场效应晶体管，进一步包括 衬底，置于所述外延层之下；以及 漂移区，包括在所述外延层中并置于所述衬底之上，所述栅沟槽延伸进入所述漂移区并在所述漂移区内终止。
8.根据权利要求I所述的场效应晶体管，进一步包括 漂移区，置于衬底之上；以及 保护电极，置于栅沟槽中在所述栅极之下，并且与所述漂移区和所述衬底竖直重叠。
9.根据权利要求I所述的场效应晶体管，进一步包括 漂移区，置于衬底之上；以及 保护电极，置于栅沟槽中在所述栅极之下，并且与沿着所述漂移区和所述衬底之间的界面对齐的平面相交。
10.根据权利要求I所述的场效应晶体管，其中所述栅极是凹陷的栅极。
11.根据权利要求I所述的场效应晶体管，进一步包括 顶部金属，与所述源极区和所述导电材料接触。
12.根据权利要求I所述的场效应晶体管，其中所述源极区具有沿所述栅沟槽的所述侧壁延伸的竖直长度和与所述竖直长度垂直延伸的侧向宽度，所述竖直长度大于所述侧向览度。
13.根据权利要求I所述的场效应晶体管，其中所述栅极是凹陷的栅极，具有与沿所述栅沟槽的所述侧壁的所述源极区的竖直长度对应的顶部表面。
14.根据权利要求I所述的场效应晶体管，进一步包括 通道增强区，与所述栅沟槽的所述侧壁接触。
15.根据权利要求I所述的场效应晶体管，进一步包括 通道增强区，构造成降低沿着所述栅沟槽侧壁的通道区的电阻。
16.根据权利要求I所述的场效应晶体管，进一步包括 通道增强区，与所述栅沟槽的所述侧壁接触； 主体区，置于所述外延层中，所述主体区掺杂有与所述源极区的所述掺杂物具有相反传导类型的掺杂物； 保护电极，置于所述栅极之下；以及 保护电介质层，具有在所述主体区之下延伸的向外张开部分。
17.—种场效应晶体管,包括 栅沟槽，延伸进入外延层； 栅极，置于所述栅沟槽中； 源极区，掺杂有掺杂物并邻近所述栅沟槽的侧壁； 第一隔离层，置于所述栅极的顶部上； 第二隔离层，置于所述栅极与所述栅沟槽的所述侧壁之间；以及导电材料，置于所述栅沟槽中并通过所述栅沟槽的所述侧壁与所述源极区电性接触，所述导电材料与所述第一隔离层和所述第二隔离层接触。
18.根据权利要求17所述的场效应晶体管，其中所述第一隔离层置于所述栅极与所述导电材料之间。
19.根据权利要求17所述的场效应晶体管，其中所述源极区具有沿所述栅沟槽的所述侧壁延伸的竖直长度和与所述竖直长度垂直延伸的侧向宽度，所述竖直长度大于所述侧向览度。
20.根据权利要求17所述的场效应晶体管，其中所述导电材料具有与所述源极区的顶部表面基本共平面的顶部表面。
21.根据权利要求17所述的场效应晶体管，进一步包括 置于所述外延层中的主体区，所述主体区掺杂有与所述源极区的掺杂物具有相反传导类型的掺杂物； 保护电极，置于所述栅极之下；以及 保护电介质层，具有在所述主体区之下延伸的向外张开部分。
22.根据权利要求17所述的场效应晶体管，进一步包括 通道增强区，与所述栅沟槽的所述侧壁接触。
23.一种形成场效应晶体管的方法，包括 在半导体区中形成栅沟槽；在所述栅沟槽中形成凹陷的栅极； 形成多个源极区使得所述多个源极区的至少一个源极区置于所述栅沟槽的每个边上； 在所述凹陷的栅极之上形成电介质层；以及 用导电材料填充所述栅沟槽的至少部分，以使所述导电材料与所述多个源极区的源极区电性接触。
24.一种形成保护栅场效应晶体管的方法，包括 在硅区上方形成硬掩模，所述硬掩模包括保护层； 图案化所述硬掩模以限定其中的开口； 通过在所述硬掩模中的所述开口来蚀刻所述硅区，从而形成延伸进入所述硅区的沟槽； 内衬于每个所述沟槽的侧壁和底部形成保护电介质层； 在每个所述沟槽的底部形成保护电极，所述保护电极通过所述保护电介质层与所述硅区隔离开； 沿每个所述沟槽的上侧壁形成保护间隙壁； 在每个所述沟槽中所述保护电极之上形成电极间电介质，所述保护间隙壁和所述硬掩膜的保护层防止电极间电介质沿每个所述沟槽的所述上侧壁和邻近每个所述沟槽的台面表面之上形成； 在每个所述沟槽中并在所述电极间电介质之上形成栅极。
25.一种形成保护栅场效应晶体管的方法，包括 在硅区上方形成硬掩模，所述硬掩模包括氧化物-氮化物-氧化物复合层； 图案化所述硬掩模以限定其中的开口； 通过在所述硬掩模中的所述开口来蚀刻所述硅区，从而形成延伸进入所述硅区的沟槽； 内衬于每个所述沟槽的侧壁和底部形成保护电介质层； 在每个所述沟槽的底部形成保护电极，所述保护电极通过所述保护电介质层与所述硅区隔离开； 沿每个所述沟槽的上侧壁形成氮化物间隙壁； 在每个所述沟槽中所述保护电极之上进行热氧化以形成热氧化物层，所述氮化物间隙壁和所述硬掩模防止热氧化物层沿每个所述沟槽的所述上侧壁和邻近每个所述沟槽的台面表面之上形成；以及 在每个所述沟槽中并在所述热氧化物层之上形成栅极。
26.一种形成场效应晶体管的方法，包括 在半导体区中形成包括沟槽侧壁的沟槽； 在所述沟槽中形成保护电极； 进行第一传导类型的杂质的成角侧壁注入以形成邻近所述沟槽的通道增强区； 在所述半导体区中形成第二传导类型的主体区；以及 在所述主体区中形成第一传导类型的源极区，所述源极区以及所述主体区和所述半导体区之间的界面限定了它们之间的通道区，所述通道区沿着所述沟槽侧壁延伸，所述通道增强区部分延伸进入所述通道区的下部从而降低所述通道区的电阻。
27.—种场效应晶体管,包括 第一传导类型的主体区，与第二传导类型的半导体区形成PN结； 栅沟槽，延伸穿过所述主体区并且在所述半导体区内终止； 邻近所述栅沟槽的所述第二传导类型的 源极区，所述源极区以及所述主体区与所述半导体区之间的界面限定了它们之间的通道区，所述通道区沿着所述栅沟槽的沟槽侧壁延伸；以及 邻近所述栅沟槽的所述第二传导类型的通道增强区，所述通道增强区部分延伸进入所述通道区的下部从而降低所述通道区的电阻。
28.一种保护栅场效应晶体管，包括 在第二传导类型的半导体区中延伸的第一传导类型的主体区； 被所述主体区分隔开的栅沟槽； 置于各个栅沟槽中的至少一个导电保护电极； 置于所述至少一个导电保护电极之上但是与所述至少一个导电保护电极隔离开的各个栅沟槽中的栅极； 将所述至少一个导电保护电极与所述半导体区隔离开的保护电介质层； 使各个栅极与邻近主体区隔离开的栅电介质层； 在邻近所述栅沟槽的所述主体区中延伸的所述第二传导类型的源极区，各个源极区以及相应主体区与所述半导体区之间的界面限定了它们之间的通道区，各个通道区沿着相应栅沟槽的侧壁延伸；以及 邻近各个栅沟槽的所述第二传导类型的通道增强区，所述通道增强区部分延伸进入相应通道区的下部从而降低所述通道区的电阻。
29.—种双栅沟槽场效应晶体管，包括 有源区和终端区，所述有源区包括延伸进入半导体区的栅沟槽，所述终端区包括延伸进入所述半导体区的终端沟槽，所述栅沟槽包括与所述终端沟槽侧向隔开的最外侧栅沟槽； 保护电介质层，内衬于各个栅沟槽的下侧壁以及所述终端沟槽的下侧壁和上侧壁；保护电极，置于各个栅沟槽中和所述终端沟槽中，在各个栅沟槽中的所述保护电极在所述栅沟槽的下部延伸，在所述终端沟槽中的所述保护电极延伸穿过所述终端沟槽的上部和下部； 栅电介质层，内衬于各个栅沟槽的上侧壁； 栅极，置于各个栅沟槽中，各个栅极通过侧向延伸的电介质层与下方的保护电极隔离；以及 主体区，在⑴之间以及(ii)之间延伸并邻接的侧壁(i)至少两个相邻的栅沟槽；以及(ii)最外侧栅沟槽和所述终端沟槽，在两个相邻栅沟槽之间延伸的各个所述主体区包括邻近相应栅沟槽侧壁的源极区，在所述最外侧栅沟槽和所述终端沟槽之间延伸的所述主体区包括邻近所述最外侧栅沟槽的侧壁的源极区，其中所述主体区和源极区具有相反的传导类型。
30.一种双栅沟槽场效应晶体管，包括有源区和终端区，所述有源区包括延伸进入半导体区的栅沟槽，所述终端区包括延伸进入所述半导体区的终端沟槽，所述栅沟槽包括与所述终端沟槽侧向隔开的最外侧栅沟槽，其中所述栅沟槽和所述终端沟槽具有基本上相同的深度和宽度； 保护电介质层，内衬于各个栅沟槽的下侧壁以及所述终端沟槽的下侧壁和上侧壁；保护电极，置于各个栅沟槽中和所述终端沟槽中，在各个栅沟槽中的所述保护电极在所述栅沟槽的下部延伸，在所述终端沟槽中的所述保护电极延伸穿过所述终端沟槽的上部和下部； 栅电介质层，内衬于各个栅沟槽的上侧壁；其中所述保护电介质层比所述栅电介质层厚; 栅极，置于各个栅沟槽中而不是所述终端沟槽，各个栅极通过侧向延伸的电介质层与下方的保护电极隔离；以及 主体区，在⑴之间以及(ii)之间延伸并邻接的侧壁(i)每两个相邻栅沟槽；以及(ii)最外侧栅沟槽和所述终端沟槽，在两个相邻栅沟槽之间延伸的各个所述主体区包括邻近相应栅沟槽侧壁的源极区，在所述最外侧栅沟槽和所述终端沟槽之间延伸的所述主体区包括邻近所述最外侧栅沟槽的侧壁的源极区，其中所述主体区和源极区具有相反的传导类型。
31.一种装置，包括 双栅沟槽MOSFET，包括 栅沟槽，延伸进入外延层； 栅极，置于所述栅沟槽中；以及 源极区，掺杂有掺杂物并邻近所述栅沟槽的侧壁；以及 沟槽MOS肖特基势垒(TMBS) 二极管，与所述双栅沟槽MOSFET单片集成。
全文摘要
本发明涉及沟槽栅效应晶体管及其制造方法。本发明涉及一种场效应晶体管，包括栅沟槽，延伸进入外延层；栅极，置于栅沟槽中；源极区，掺杂有掺杂物并邻近栅沟槽的侧壁；导电材料，置于栅极上方的栅沟槽中并通过栅沟槽的侧壁与源极区电性接触；以及隔离层，置于栅极和导电材料之间。本发明改进了沟槽栅FET的物理和执行特性。
文档编号H01L29/78GK102738239SQ20121015807
公开日2012年10月17日 申请日期2006年5月24日 优先权日2005年5月26日
发明者丹尼尔·卡拉菲特, 克里斯托弗·博古斯瓦·科考恩, 内森·L·克拉夫特, 加里·M·多尔尼, 史蒂文·P·萨普, 哈姆扎·耶尔马兹, 布鲁斯·D·马钱特, 托马斯·E·格雷布斯, 约瑟夫·A·叶季纳科, 罗德尼·S·里德利, 迪安·E·普罗布斯特 申请人:飞兆半导体公司