专利名称：制造半导体器件的方法
技术领域：
本发明涉及制造电子部件的方法。
背景技术：
电子部件封装一般是半导体器件制造的最后阶段。电子部件可以被集成在独立的保护封装内、与另一部件或其他多个部件安装在混合或多部件模块中、或直接连接到印刷电路板(PCB)上。
发明内容
根据本发明的优选实施方式，披露了一种制造半导体器件的方法。该方法包括在 载体上配置晶片(wafer)，其中该晶片包括単独的芯片、将芯片结合到支撑晶片并且去除载体。根据本发明的另ー实施方式，披露了一种制造半导体器件的方法。该方法包括将晶片放置到划片胶带(dicing tape)上、将晶片切割为多个芯片并将具有多个芯片的划片胶带放置在载体上。该方法还包括将多个芯片结合到支撑晶片的接触垫，以及从多个芯片上去除划片胶带和载体。根据本发明的另ー实施方式，披露了一种制造半导体器件的方法。该方法包括将具有多个单独的芯片的划片胶带放置在载体上，每个芯片通过间隔体(spacer)与其邻近的芯片隔开，并且将多个単独的芯片结合到支撑晶片上的接触垫。该方法还包括从包覆(encapsulation)和多个芯片去除支撑晶片，以及切割包覆以形成多个半导体器件。
为了更充分地理解本发明及其优点，结合附图參考以下说明，在附图中图I示出了其上形成有突起(bump)的晶片；图2示出了放置在划片胶带上的晶片；图3示出了放置在载体上的晶片和划片胶带；图4示出了翻转的晶片和支撑晶片；图5示出了结合到支撑晶片的晶片；图6示出了从芯片去除载体；图7示出了在支撑晶片上的包覆的芯片；图8示出了没有支撑晶片的包覆的芯片；以及图9示出了封装的芯片。
具体实施例方式在下面，将详细讨论当前优选实施方式的制造和使用。但是应当理解，本发明提供了在多种具体环境中可实施的许多可应用的发明概念。所讨论的具体实施方式
仅仅是示出了制造和使用本发明的具体方式，而并非限制本发明的范围。本发明将对于具体环境下的实施方式、即制造电子部件的方法进行描述。然而，本发明也可能被应用于其他部件的制造方法。在一个本发明实施方式中，将包括単独的芯片的晶片结合到具有接触垫的支撑晶片。支撑晶片被加热到芯片结合(die-bonding)温度。将晶片压至支撑晶片上，使得配置在単独的芯片上的突起融化，并在单独的芯片和垫之间形成具有合金的互连I interconnectノ。在本发明的一个实施方式中，晶片包括芯片和间隔体，其中间隔体将邻近的芯片隔开。该芯片可包括有源和/或无源器件，并且间隔体可以是未经处理的半导体材料。芯片和间隔体粘接至箔，并且箔附着于载体。通过热或光，箔的粘附性改变。在将晶片结合到支撑晶片后，可将箔和间隔体从芯片去除。将芯片附着到支撑晶片。支撑晶片上的芯片之间的空间提供了用于封装晶片级的芯片的空间。 在本发明的一个实施方式中，改变箔的粘附性以使芯片和间隔体以不同的粘接强度结合到箔。这使得已结合的芯片从箔去除，而间隔体还附于箔上。粘附性可通过热或光来改变。本发明实施方式使用晶片到晶片结合处理提供了快速的半导体制造处理。晶片到晶片结合处理远快于传统的步进式(die-by-die)拾取和附着处理。本发明的实施方式还提供了芯片和接触垫之间可靠的互连。互连可以形成由不同的金属材料构成的合金。因为在支撑晶片上配置接触垫提供了对传统的引线框架的成本改进，所以本发明的实施方式能够节省成本。图I至图9示出了制造半导体器件的方法。例如，半导体器件可以是封装的芯片。图I示出了包括半导体基底的晶片100。例如，半导体基底可以是硅、锗或其他半导体材料。晶片100可以是诸如GaAs、InP、Si/Ge或SiC的化合物半导体。晶片可以是大块硅或绝缘体上硅(SOI)。晶片100可经过处理形成诸如功率晶体管或射频(RF)器件的独立器件。另外，晶片100可经过处理形成诸如处理器、微控制器、收发器、存储器件等的集成电路(1C)。在一些实施方式中，晶片可经过处理形成MEMS器件。晶片100可进行处理，使得单个芯片以预定的距离隔开。预定的距离提供了封装晶片级的芯片的空间。另外，晶片100可经过处理，使得这些芯片仅通过切ロ(kerf)而不通过额外的空间而分隔。可在晶片100上形成突起120。突起120以这样的方式形成在晶片100上，其中，每个芯片110可以包括至少两个突起120，并且间隔体不包括突起120。例如，用于极小型无引线封装(TSSLP)的芯片110可以具有两个突起120，用于小型无引线封装(TSLP)的芯片110可以有六个突起。芯片110可以对配置在芯片110上的每个芯片垫均包括突起120。突起120可以形成在晶片100的第一侧102上。第一侧102和晶片的第二侧104相反。第一侧102可以是晶片100的正侧并且第二侧104可以是晶片100的背侧，反之亦然。另外，突起120可制造在晶片100任何ー侧上。突起120可以包括导电柱122。导电柱122可以是铜(Cu)、金(Au)等。另外，突起120还可以包括可选的中间层124。可选的中间层124设置在导电柱122上，并可以包括诸如镍(NI)、钯(Pd)、氮化钽(TaN)等的导电材料。突起120还可以包括焊接顶部126。焊接顶部126在形成可选的中间层124上。焊接顶部126可以是圆的或可以包括角度。突起120可以包括柱状以外的其他形式。焊接顶部126可包括可回流焊料(reflowable solder)。可回流焊料可以是铅类材料或无铅材料。可回流焊料可以包括诸如铅(Pb)、锡(Sn)、锑(Sb)、铋(Bi)、银(Ag)、铜(Cu)的金属或它们的组合。在一个实施方案中，可回流焊料主要由锡(Sn)或银/锡(SnAg)构成。突起120能够通过在晶片100上形成光致抗蚀剂而形成。可在光致抗蚀剂中形成开ロ，并且开ロ可用于形成突起100的接触柱122、可选的中间层124和焊接顶部126。在形成突起120后，去除光致抗蚀剂的其余部分。如图I所示，独立站立的突起120会保留在晶片100上。在晶片100上形成突起120后，可以切割晶片100。如图2所示，对晶片100的切 割可以通过将晶片100放置在箔或划片胶带150上进行。划片胶带150可以是由PVC、聚烯烃或聚こ烯背衬材料制造的柔性塑料膜，其具有粘附剂以将芯片或划片(dice)固定在适当位置。划片胶带150可具有从约75 μ m到约350 μ m的各种厚度、具有不同的粘接強度、被设计用于各种芯片尺寸和材料。通过机械锯、激光切割或等离子划片来切割晶片100。切割晶片100包括在划片胶带150上的多个芯片。 在一个实施方式中，划片胶带150可以是UV胶带，其中，在划片以后，通过将划片胶带150暴露于UV光中从而粘附结合被破坏或充分減少，使得在切割处理期间粘附结合较强而在切割处理后粘附结合减弱。粘附结合的减弱使得能够从结合的芯片110上清洁和方便地去除划片胶带150。在一个实施方式中，通过使用掩模UV曝光，改变了芯片110上的UV胶带的粘附性，但不改变间隔体115上的UV胶带的粘附性。在一个实施方式中，划片胶带150可以是热释放胶带，其中，通过将划片胶带暴露于热能中从而粘附结合被破坏或充分減少。在一个实施方式中，通过选择性区域加热，芯片100上的热释放胶带的粘附性改变，但是间隔体115上的热释放胶带的粘附性不会改变。现在转到图4，划片晶片附着到载体200上。如图4所示，载体200可由透明材料制成，使得晶片100/载体200与支撑晶片300之间对齐。透明材料可包括玻璃、塑料、石英或其他光学透明材料。另外，载体200可以由硅或对红外光透明的其他材料制成。锯开的晶片100可通过薄胶水层或双面粘性箔附着于载体200。然后可翻转已切割的晶片100和载体200。在一个实施方式中，已切割的晶片100在附着于载体200之前被翻转。图4示出了准备用于结合到支撑晶片300的锯开的晶片100。支撑晶片300可以是诸如硅、锗等的半导体基底。在一个实施方式中，支撑基底300可以是金属或金属的组合。例如，合适的金属可以是铜(Cu)或镍(Ni)。在一个实施方式中，支撑基底300可以是由诸如聚四氟こ烯(特氟隆，Teflon)的聚合物。可在支撑基底300上形成导电垫350。例如，导电垫350可以是铜(Cu)或镍(Ni)。导电垫350可镀有银(Ag)、金(Au)或包括钯(Pd)的金属的组合。在一个示例中，导电垫350可以是镍银(NiAg)。导电垫可以用简单的掩模(例如，光致抗蚀剂)处理在支撑基底300上形成。导电垫350可通过镀、溅射、蒸发或以其他方式在支撑基底300上形成。如图5所示，支撑晶片300可放置在加热板320上。加热板320加热支撑晶片300加热到芯片结合温度。例如，加热板320可将支撑晶片300加热到大约180C与约350C之间的温度。另外，支撑晶片300可通过照射加热(未示出)。具有划片晶片100的载体200被压到支撑晶片300上。通过施加结合力，将芯片100上的突起120压到支撑晶片300的导电垫350上。通过结合力330将载体200压到晶片300上达到一定量的时间。例如，根据芯片的芯片尺寸(die size)，压强可以是约5g/mm2到约500g/mm2，并且结合时间可以是约IOms到约Is。通过将突起120压到结合垫350，突起120的焊接顶部126融化，导电柱122和/或结合垫350的材料扩散至融化的焊料从而形成至少ー种合金。合金可以是ニ元或三元合金。合金凝固并形成稳定可靠的互连340。在一个实施方式中，互连340可包括铜柱122、接触垫350附近的锡/银(Sn/Ag)ニ元合金层、以及在铜柱112顶端周围并且在锡/银(Sn/Ag) ニ元合金层的上面的铜/锡(Cu/Sn) ニ元合金层。可在锡/银(Sn/Ag) ニ元合金层和铜/锡(Cu/Sn) ニ元合金层之间形成铜/锡/银(Cu/Sn/Ag)三元合金层(未示出)。 导电垫350可以包括镀银(Ag)的镍(Ni)。银镀层可以是约I μ m到约4 μ m厚，银/锡(Ag/Sn)合金层可以是约I μ m到约10 μ m厚，并且铜/锡(Cu/Sn)合金层可以是约I μ m到约10 μ m厚。合金层的厚度可依赖于温度预算(budget),例如,如果加热时间增加，则合金层的厚度会増加。在一个实施方式中，互连340可包括铜柱122、接触垫350附近的錫/金(Sn/Au)ニ元合金层、以及在铜柱112顶端的下面或周围并且在锡/金(Sn/Au) ニ元合金层的上面形成的铜/锡(Cu/Sn) ニ元合金层。可以在锡/金(Sn/Au) ニ元合金层和铜/锡(Cu/Sn)ニ元合金层之间形成铜/锡/金(Cu/Sn/Au)三元合金层。如果镀金(Au)完全消耗，则锡金(Sn/Au)合金层可以是Au5Sn或AuNiSn2。接触垫350是镀金(Au)的镍(Ni)。在一个实施方式中，互连340可包括铜柱112和两个铜/锡(Cu/Sn)合金层。第ー铜/锡(Cu/Sn)ニ元合金层在接触垫350附近形成，并且第二铜/锡(Ag/Sn)ニ元合金层在铜柱112顶端的下面或周围并且在第一铜/锡(Cu/Sn)ニ元合金层的上面形成。接触垫350是铜(Cu )或镀铜(Cu )垫。在一个实施方式中，晶片100上的邻近的芯片110可以以预定距离或间隔体115而隔开。例如，两个芯片Iio之间的间隔体115可以是未经处理的硅和/或可以不包括突起。在一个示例中，间隔体115的宽度可以是约100 μ m，而芯片的110宽度可以是约IOOym到约几mm。间隔体115可提供芯片的晶片级结合的机会。在结合处理完成后，载体200和划片胶带150被去除，留下芯片110连接到支撑晶片300。在一个实施方式中，载体200、划片胶带150和间隔体115从芯片110上去除。在划片胶带150和芯片能被分离之前，划片胶带150可进行处理以改变划片胶带150的粘附性。在一个实施方式中，如图6所示，通过对划片胶带150进行UV处理370，划片胶带150的粘附性降低。在另ー实施方式中，通过热处理370使胶带150的粘附性降低。划片胶带150可以仅选择性地处理，从而使得在芯片110位置的划片胶带150的粘附性降低，而在间隔体115位置的划片胶带150粘附性不降低或降低。另外，划片胶带150可以进行选择性的处理，使得间隔体115位置的粘附性增加，而芯片110位置的粘附性保持不变或降低。载体300、划片胶带150和间_体115能够通过晶片剥落机(de-mounter)去除。
在将载体200从芯片110去除后，在支撑晶片300和芯片110上沉积成型化合物400。如图7所示，成型化合物400能够包覆芯片110。成型化合物400可以是电绝缘粘附齐U。例如，成型化合物400可以是环氧树脂或填充了氧化硅填料的环氧树脂。图8示出了从芯片110和成型化合物400上去除支撑晶片300。支撑晶片300的去除可以露出结合垫350。在一个实施方式中，支撑晶片300可使用湿蚀刻剂去除。例如，对于单晶硅，湿蚀刻剂可以包括ΗΝ03、Η20和HF或Κ0Η、Η20和HF。在一个实施方式中，支撑晶片300能够使用干蚀刻剂去除。例如，干刻蚀剂包括SF6、CF4, CHF3> HBr, Cl2等。在ー个示例中，镍(Ni)或铜(Cu)可用NH3刻蚀。另外，支撑晶片300可以通过研磨去除。暴露的结合垫350可用材料层420覆盖。材料层420可用作焊料从而在以后的处理步骤中附着至封装器件和主板。例如，材料层420可沉积或镀在结合垫350上。材料层420可包括贵金属,诸如金(Au)、银(Ag)等。在图9中，包覆在成型化合物400中的芯片110被再次放置在划片胶带上或与划片胶带相层压(未示出)。然后，包括包覆的芯片110使用切割处理进行単独化 (singulated)或分离。例如，所包覆的芯片110使用机械锯、激光切割或等离子划片进行分离。在切割操作之前，所包覆的芯片110可以进行或不进行翻转。去除划片胶帯。切割操作可形成包括单个芯片110的封装的芯片410。例如，根据上述处理所生产的封装的芯片可以是小型无引线封装(TSLP)或极小型无引线封装(TSSLP)。在其他实施方式中，所生产的模块410可以是包括几个芯片110的模块。例如，封装410可以包括两个不同的芯片110，即两个不同的分立芯片、两个不同的集成电路芯片、或ー个分立芯片和ー个集成电路芯片(未不出)。虽然已详细说明了本发明及其优点，但应当理解，在不背离所附权利要求所定义的本发明的要g和范围的情况下，可以做出各种变化、替代和变形。此外，本申请的范围不应理解为受限于说明书中所描述的处理、机械、制造、物质组成、手段、方法和步骤的特定实施方式。本领域普通技术人员可从本发明的披露中容易地了解，也可以根据本发明利用目前现有的或以后要发展的、执行与本发明所述的相应实施方式所大致相同的功能或达到大致相同的结果的处理、机械、制造、物质组成、手段、方法或步骤。因此，所附权利要求g在在其范围内包括这些处理、机械、制造、物质组成、手段、方法或步骤。
权利要求
1.一种制造半导体器件的方法，所述方法包括 在载体上配置晶片，所述晶片包括单独的芯片； 将所述单独的芯片结合到支撑晶片；以及 去除所述载体。
2.根据权利要求I所述的方法，其中，所述单独的芯片通过间隔体彼此隔开。
3.根据权利要求2所述的方法，其中，在所述载体上配置所述晶片包括在所述载体上经由胶带放置所述晶片，并且其中，去除所述载体包括通过热能或光能处理所述胶带以改变所述胶带的粘附性。
4.根据权利要求3所述的方法，其中，通过热能或光能处理所述胶带包括处理处于芯片接触区域的胶带，而不处理处于间隔体接触区域的胶带。
5.根据权利要求3所述的方法，其中，所述光能是紫外光。
6.根据权利要求I所述的方法，其中，将所述单独的芯片结合到所述支撑基底包括加热所述支撑基底，然后将所述单独的芯片压到所述支撑基底上。
7.根据权利要求I所述的方法，其中，加热所述支撑基底包括将所述支撑基底加热到从约180° C到约350° C之间的温度。
8.—种制造半导体器件的方法，所述方法包括 在划片胶带上放置晶片； 将所述晶片切割成多个芯片； 将具有所述多个芯片的所述划片胶带放置在载体上； 将所述多个芯片结合到所述支撑晶片的接触垫上；以及 从所述多个芯片去除所述划片胶带和所述载体。
9.根据权利要求8所述的方法，其中，每个芯片与其邻近的芯片通过间隔体隔开。
10.根据权利要求9所述的方法，还包括通过在所述支撑晶片上和所述多个芯片的周围沉积成型化合物，而在所述多个芯片的周围形成包覆。
11.根据权利要求10所述的方法，还包括从所述包覆去除所述支撑晶片，从而露出所述接触垫。
12.根据权利要求11所述的方法，还包括将所述接触垫镀上金属层。
13.根据权利要求10所述的方法，还包括切割所述包覆，从而形成单独的芯片封装。
14.一种制造半导体器件的方法，所述方法包括 将具有多个单独的芯片的划片胶带放置在载体上，每个芯片与其邻近的芯片通过间隔体隔开； 将所述多个单独的芯片结合到支撑晶片上的接触垫； 从所述多个单独的芯片而不从所述间隔体去除所述载体和所述划片胶带； 通过在所述支撑晶片上和多个所述芯片的周围沉积成型化合物，形成对多个所述芯片的包覆； 从所述包覆和多个所述芯片去除所述支撑晶片；以及 分割所述包覆以形成多个所述半导体器件。
15.根据权利要求14所述的方法，其中，多个所述半导体器件中的每个半导体器件包括多个所述芯片中的一个芯片。
16.根据权利要求14所述的方法，其中，多个所述芯片中的每个芯片包括至少两个柱状关起。
17.根据权利要求16所述的方法，其中，将所述多个单独的芯片结合到所述支撑晶片上的接触垫包括加热所述支撑晶片并且将所述至少两个柱状突起压到一个接触垫上。
18.根据权利要求14所述的方法，其中，从所述多个单独的芯片去除所述划片胶带包括在从所述多个单独的芯片去除所述划片胶带和所述载体之前改变所述划片胶带的粘附性。
19.根据权利要求18所述的方法，其中，施加UV处理改变所述划片胶带的粘附性。
20.根据权利要求18所述的方法，其中，改变所述划片胶带的粘附性包括施加热处理。
全文摘要
本发明涉及制造半导体器件的方法，其一个实施方式包括在载体上配置晶片，该晶片包括单独的芯片；将单独的芯片结合到支撑晶片上并去除载体。
文档编号H01L21/78GK102810490SQ20121017752
公开日2012年12月5日 申请日期2012年5月31日 优先权日2011年6月2日
发明者邢智蛘, 乌尔里希·克鲁姆贝因, 斯特凡·马滕斯, 施明计, 维尔纳·西姆比埃格, 霍斯特·托伊斯, 赫尔穆特·维奇尔克 申请人:英飞凌科技股份有限公司