Tvs器件及制造方法
【专利摘要】本发明公开了一种TVS器件，利用在外延层中刻蚀沟槽并填入本征多晶硅及重掺杂的多晶硅以引出电极，使其耗尽区宽度增大，电容减小。本发明还公开了所述TVS器件的制造方法。
【专利说明】TVS器件及制造方法
【技术领域】
[0001]本发明涉及一种半导体器件，特别是指一种TVS器件，本发明还涉及所述TVS器件的制造工艺方法。
【背景技术】
[0002]电压及电流的瞬态干扰是造成电子电路及设备损坏的主要原因，常给人们带来无法估量的损失。这些干扰通常来自于电力设备的起停操作、交流电网的不稳定、雷击干扰及静电放电等。一种高效能的电路保护器件TVS的出现使瞬态干扰得到了有效抑制。TVS(Transient Voltage Suppressor)或称瞬变电压抑制二极管是在稳压管工艺基础上发展起来的一种新产品，TVS和齐纳稳压管都能用作稳压，但是齐纳击穿电流更小，大于IOV的稳压只有1mA，相对来说TVS要比齐纳二极管击穿电流要大不少。其电路符号和普通稳压二极管相同，外形也与普通二极管无异，当TVS管两端经受瞬间的高能量冲击时，它能以极高的速度(最高达lxlO—12秒)使其阻抗骤然降低，同时吸收一个大电流，将其两端间的电压箝位在一个预定的数值上，从而确保后面的电路元件免受瞬态高能量的冲击而损坏。目前广泛用于手机，IXD模组，及一些比较精密的手持设备。特别是出口欧洲的产品一般都要力口，作为静电防护的主要手段之一。
[0003]TVS在规定的反向应用条件下，当电路中由于雷电、各种电器干扰出现大幅度的瞬态干扰电压或脉冲电流时，它在极短的时间内迅速转入反向导通状态，并将电路的电压箝位在所要求的安全数值上，从而有效的保护电子线路中精密元器件免受损坏。TVS能承受的瞬时脉冲功率可达上千瓦，其箝位时间仅为lpS。箝位时间与TVS电容相关，电容量是由TVS雪崩结截面决定的，这是在特定的IMHz频率下测得的。电容的大小与TVS的电流承受能力成正比，电容太大将使信号衰减。因此，电容是数据接口电路选用TVS的重要参数。
【发明内容】
[0004]本发明所要解决的技术问题是提供一种TVS器件，其具有较低的电容密度。
[0005]本发明所要解决的另一技术问题是提供所述TVS器件的制造方法。
[0006]为解决上述问题，本发明所述的TVS器件，其具有如下的结构:
[0007]在P型低阻衬底上具有重掺杂的P型埋层，P型埋层之上具有隔离区，隔离出第一隔离阱和第二隔离阱。
[0008]所述第一隔离阱中，从下至上依次为重掺杂N型埋层，所述N型埋层是与P型衬底上的P型埋层接触，N型埋层之上是N型外延层，所述N型外延层呈上细下粗的凸字形状，其两肩的区域是两沟槽，两沟槽内从下之上依次填充本征多晶硅及重掺杂的P型多晶硅引出埋层电极。
[0009]所述第二隔离阱中，从下至上依次为P型外延层，所述P型外延层是与P型衬底上的P型埋层接触，且所述P型外延层也呈上细下粗的凸字形状，其两肩的区域是两沟槽，两沟槽内从下至上依次填充本征多晶硅及重掺杂的N型多晶硅引出电极。[0010]本发明所述的TVS器件的制造方法，包含如下工艺步骤:
[0011]第I步，在P型低阻衬底上进行一次P型埋层离子注入。
[0012]第2步，P型埋层注入后淀积一层N型轻掺杂外延层。
[0013]第3步，采用硬掩膜在N型外延层窗口区域注入重掺杂N型埋层。
[0014]第4步，淀积轻掺杂的N型外延层。
[0015]第5步，在N型外延层中通过氧化或淀积制作隔离区以形成两个隔离阱。
[0016]第6步，采用热推进过程使重掺杂的N型埋层和P型埋层杂质向上扩散。
[0017]第7步，通过光刻工艺在两隔离阱中分别刻蚀出4个沟槽。
[0018]第8步，在两个隔离阱中的4个沟槽中填充本征多晶硅。
[0019]第9步，在第一隔离阱中的两沟槽中填充重掺杂的P型多晶硅，在第二隔离阱中的两沟槽中填充重掺杂的N型多晶硅。
[0020]进一步地，所述第I步中，P型低阻衬底的电阻率范围为0.007~0.013 Ω.cm,P型埋层的注入离子为硼，注入剂量范围为IxlO15~5X1016cm_2，注入的能量范围是10~200KeVo
[0021]进一步地，所述第2 步中，淀积的轻掺杂的N型外延层杂质浓度小于lX1014cm_3。
[0022]进一步地，所述第3步中，重掺杂的N型埋层注入杂质为磷和砷或者磷和锑，注入的剂量范围是IxlO15~5xl016cnT2，注入的能量范围是20~200KeV。
[0023]进一步地，所述第4步中，轻掺杂N型外延层为轻磷掺杂，杂质分布均匀且浓度小于 IxlO14Cm 3O
[0024]进一步地，所述第7步中，刻蚀的4个沟槽的宽度和间距范围均为0.5~3 μ m，沟槽的深度范围为2~10 μ m。
[0025]进一步地，所述第8步中通过外延淀积和回刻在沟槽中填充本征多晶硅，填充厚度与沟槽深度有关，填充至本征多晶硅距沟槽顶部0.1~3μπι。
[0026]本发明所述的TVS器件及制造方法，通过在外延层中刻蚀沟槽并填充本征多晶硅及重掺杂的P型及N型多晶硅，即使在零偏压下，沟槽之间区域可实现完全耗尽，使器件的耗尽区突破传统的一维纵向耗尽，耗尽区宽度增大，根据结势垒电容公式电容值C=A.ε ε Vxm, A为结面积，ε、ε ^分别表示相对介电常数及真空电容率，xm为耗尽区宽度，耗尽区宽度的增加降低了器件的电容密度。
【专利附图】
【附图说明】
[0027]图1是工艺第I步完成图；
[0028]图2是工艺第2步完成图；
[0029]图3是工艺第3步完成图；
[0030]图4是工艺第4步完成图；
[0031 ]图5是工艺第5步完成图；
[0032]图6是工艺第6步完成图；
[0033]图7是工艺第7步完成图；
[0034]图8是工艺第8步完成图；
[0035]图9是工艺第9步完成图；[0036]图10是工艺流程图。
[0037]附图标记说明
[0038]101是P型衬底，102是重掺杂P型埋层，103是重掺杂N型埋层，104是N型外延层，105是P型外延层，106是隔离区，107是本征多晶硅；108是重掺杂P型多晶硅，109是重掺杂N型多晶硅，110、111是轻掺杂N型外延层，112是沟槽，h是高度，a是沟槽深度，b是沟槽宽度，c是沟槽间距。
【具体实施方式】
[0039]本发明TVS器件的结构如图9所示，在P型低阻衬底上具有重掺杂的P型埋层，P型埋层之上具有三个隔离区，隔离出第一隔离阱和第二隔离阱。
[0040]所述第一隔离阱中，从下至上依次为重掺杂N型埋层，所述N型埋层是与P型衬底上的P型埋层接触，N型埋层之上是N型外延层，所述N型外延层呈上细下粗的凸字形状，其两肩的区域是两沟槽，两沟槽内从下之上依次填充本征多晶硅及重掺杂的P型多晶硅引出埋层电极。
[0041 ] 所述第二隔离阱中，从下至上依次为P型外延层，所述P型外延层是与P型衬底上的P型埋层接触，且所述P型外延层也呈上细下粗的凸字形状，其两肩的区域是两沟槽，两沟槽内从下至上依次填充本征多晶硅及重掺杂的N型多晶硅引出电极。
[0042]其中，沟槽内填充的重掺杂的P型多晶硅及N型多晶硅是连接在一起引出器件的正面电极，背面电极的引出是为传统结构，本发明未示出。
[0043]所述的TVS器件的制造方法，包含如下9步工艺:
[0044]第I步，在P型低阻衬底101上进行一次P型埋层102离子注入，P型低阻衬底101的电阻率范围为0.007?0.013 Ω.cm, P型埋层102的注入离子为硼，注入剂量范围为IxlO15?5xl016cnT2，注入的能量范围是10?200KeV。如图1所示。
[0045]第2步，P型埋层102注入后淀积一层N型轻掺杂外延层110，淀积的轻掺杂的N型外延层Iio杂质浓度小于lX1014cm_3。如图2所示。
[0046]第3步，采用硬掩膜在N型外延层110窗口区域注入形成重掺杂N型埋层103，重掺杂的N型埋层103注入杂质为磷和砷或者磷和锑，注入的剂量范围是IxlO15?5X1016cm_2，注入的能量范围是20?200KeV，N型埋层103的注入剂量由TVS管的箝位电压决定。如图3所示。
[0047]第4步，淀积轻掺杂的N型外延层111，轻掺杂N型外延层111为轻磷掺杂，杂质分布均匀且浓度小于lxl014cnT3。如图4所示。
[0048]第5步，在N型外延层111中通过氧化或淀积工艺制作隔离区106以形成隔离阱:第一隔离阱及第二隔离阱。如图5所示。
[0049]第6步，采用热推进过程使重掺杂的N型埋层103和P型埋层102杂质向上扩散，其中，热推进使第一隔离阱中的重掺杂N型埋层103中的磷杂质向上扩散，进入轻掺杂的N型外延层110中以抑制硼的扩散，形成N型外延层104，第二隔离阱中重掺杂的P型埋层102杂质向上扩散进入轻掺杂的N型外延层110及111中，使N型外延层110及111反型成为P型外延层105。如图6所示。
[0050]第7步，通过光刻工艺在两隔离阱中分别刻蚀出4个沟槽112。用光刻胶保护沟槽112以外的区域，进行干法刻蚀。刻蚀的4个沟槽112的宽度b和间距c范围均为0.5?
3μ m,沟槽的深度a范围为2?10 μ m。如图7所示。
[0051]第8步，在两个隔离阱中的4个沟槽112中填充本征多晶硅，通过外延淀积和回刻在沟槽112中填充本征多晶硅。填充厚度与沟槽112深度有关，本征多晶硅填充至距沟槽顶部0.1?3μηι。如图8所示。
[0052]第9步，在第一隔离阱中的两沟槽112中填充重掺杂的P型多晶硅108引出电极，在第二隔离阱中的两沟槽112中填充重掺杂的N型多晶硅109引出电极。如图9所示。
[0053]以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种TVS器件，其特征在于:在P型低阻衬底上具有重掺杂的P型埋层，P型埋层之上具有隔离区，隔离出第一隔离阱和第二隔离阱: 所述第一隔离阱中，从下至上依次为重掺杂N型埋层，所述N型埋层是与P型衬底上的P型埋层接触，N型埋层之上是N型外延层，所述N型外延层呈上细下粗的凸字形状，其两肩的区域是两沟槽，两沟槽内从下之上依次填充本征多晶硅及重掺杂的P型多晶硅引出埋层电极； 所述第二隔离阱中，从下至上依次为P型外延层，所述P型外延层是与P型衬底上的P型埋层接触，且所述P型外延层也呈上细下粗的凸字形状，其两肩的区域是两沟槽，两沟槽内从下至上依次填充本征多晶硅及重掺杂的N型多晶硅引出电极。
2.如权利要求1所述的TVS器件的制造方法，其特征在于:包含如下工艺步骤: 第I步，在P型低阻衬底上进行一次P型埋层离子注入； 第2步，P型埋层注入后淀积一层N型轻掺杂外延层，外延层厚度范围为I?6 μ m ; 第3步，采用硬掩膜在N型外延层窗口区域注入重掺杂N型埋层； 第4步，淀积轻掺杂的N型外延层； 第5步，在N型外延层中通过氧化或淀积制作隔离区以形成两个隔离阱； 第6步，采用热推进过程使重掺杂的N型埋层和P型埋层杂质向上扩散； 第7步，通过光刻工艺在两隔离阱中分别刻蚀出4个沟槽； 第8步，在两个隔离阱中的4个沟槽中填充本征多晶硅； 第9步，在第一隔离阱中的两沟槽中填充重掺杂的P型多晶硅，在第二隔离阱中的两沟槽中填充重掺杂的N型多晶硅。
3.如权利要求2所述的TVS器件的制造方法，其特征在于:所述第I步中，P型低阻衬底的电阻率范围为0.007?0.013 Ω.αιι，P型埋层的注入离子为硼，注入剂量范围为IxlO15?5xl016cnT2，注入的能量范围是10?200KeV。
4.如权利要求2所述的TVS器件的制造方法，其特征在于:所述第2步中，淀积的轻掺杂的N型外延层杂质浓度小于IxIO14CnT3。
5.如权利要求2所述的TVS器件的制造方法，其特征在于:所述第3步中，重掺杂的N型埋层注入杂质为磷和砷或者磷和锑，注入的剂量范围是IxlO15?5X1016cm_2，注入的能量范围是20?200KeV。
6.如权利要求2所述的TVS器件的制造方法，其特征在于:所述第4步中，轻掺杂N型外延层为轻磷掺杂，杂质分布均匀且浓度小于lX1014cm_3。
7.如权利要求2所述的TVS器件的制造方法，其特征在于:所述第7步中，刻蚀的4个沟槽的宽度和间距范围均为0.5?3 μ m，沟槽的深度范围为2?10 μ m。
8.如权利要求2所述的TVS器件的制造方法，其特征在于:所述第8步中通过外延淀积和回刻在沟槽中填充本征多晶硅，填充厚度与沟槽深度有关，填充至本征多晶硅距沟槽顶部0.1?3 μ m。
【文档编号】H01L21/329GK103579366SQ201210276113
【公开日】2014年2月12日 申请日期:2012年8月3日 优先权日:2012年8月3日
【发明者】石晶, 钱文生, 刘冬华, 胡君, 段文婷 申请人:上海华虹Nec电子有限公司