Dmos器件及其制造方法
【专利摘要】本发明公开了一种DMOS器件制造方法，包括：提供基底，包括有源区和位于有源区表面上的层间介质ILD层，位于有源区表面上的ILD层内具有钨塞，ILD层表面和钨塞表面平齐；去除掉预设厚度的ILD层材料，使ILD层和钨塞表面具有高度差；采用EKC溶液65-70℃清洗5-30min，异丙醇去除残留的EKC溶液，冲水多次，甩干；在具有高度差的ILD层和钨塞表面形成金属层，进入金属互连过程，完成金属互连过程后，在金属层上形成压焊点，进行低温合金工艺，完成DMOS器件的制作过程。本发明通过增加EKC清洗步骤，去除了ILD层回刻后产生的聚合物，使ILD层与金属界面更加紧密，后续形成的金属层不会在封装后剥落。
【专利说明】DMOS器件及其制造方法
【技术领域】
[0001]本发明属于半导体制造【技术领域】，具体涉及一种DMOS器件及其制造方法。
【背景技术】
[0002]在半导体芯片的制造工艺完成后，通过电测试的硅片就需要进行单个芯片的装配和封装，这些在最终装配和封装中进行的工序，被称为后道工序，后道工序还包括一级封装和二级封装等。其中一级封装包括背面减薄、分片、装架以及引线键合等工艺过程。在引线键合过程中，需要将芯片表面的金属压点与引线框架上或基座上的电极内端(也称为柱)进行电性连接，在此之前，对于DMOS器件，需要先识别器件的栅区和源区，之后，再采用金属引线将位于器件栅区、源区和漏区表面的金属压点与引线框架或基座上的电极内端连接起来。
[0003]现有技术中对DMOS器件的栅区和源区进行识别的设备多通过二者的色差进行识另IJ，在实际生产过程中发现，在识别过程中，往往出现对源区和栅区识别不清的问题，一旦对源区和栅区识别不清，则在后续的引线键合过程的出现连接错误的可能性就很大，从而导致产品报废。 申请人:之前的申请(申请号为201110338198.0)，通过在形成钨塞之后，即进行了金属钨的化学机械研磨后，增加了对ILD层的回刻过程，经过此次回刻过程，使得钨塞表面和ILD层表面不再齐平，从而使得后续形成金属层及压焊点之后，源区部位和栅区部位表面的金属区域也不再平齐，由于栅区的钨塞数量与源区的钨塞数量不同，从而使得栅区表面的金属区域的剖面形状与源区表面的金属区域的剖面形状不同，进而使得栅区表面的金属区域与区表面的金属区域的反光能力不同，使得在进行识别时，识别光束打到产品晶片上后，栅区和源区存在色差，从而能够通过色差清楚的识别DMOS器件的栅区和源区，提高了后续引线键合过程的准确性。
[0004] 申请人:在实践中发现上述的技术方案虽然能清楚的识别DMOS器件的栅区和源区，提高了后续引线键合过程的准确性，但由于部分封装设备老旧，采用相对硬度较高的Cu线封装时，封装后拉力测试时常出现覆盖层剥落的现象，在管芯区域，最后一层金属被拉起，源极和栅极均有铝剥落，轻微时打线区域金属缺损，严重时区域性金属缺损。
【发明内容】
[0005]为解决上述技术问题，本发明提供了一种改进的DMOS器件及其制造方法，克服了封装后拉力测试时常出现覆盖层剥落的产品缺陷问题。
[0006]为实现上述的目的，本发明提供了如下技术方案:
[0007]一种DMOS器件制造方法，包括以下步骤:
[0008]1、提供基底，所述基底包括有源区和位于所述有源区表面上的层间介质ILD层，其中，位于有源区表面上的ILD层内具有钨塞，所述ILD层表面和所述钨塞表面平齐。
[0009]2、去除掉预设厚度的ILD层材料，以使ILD层和所述钨塞表面具有高度差。
[0010]优选的，去除掉预设厚度的ILD层材料的过程具体为，采用各向异性刻蚀工艺去除掉预设厚度的ILD层材料。
[0011]优选的，所述预设厚度为1800人-2200 A0
[0012]优选的，所述预设厚度为2000 A。
[0013]进一步的，所述各向异性刻蚀工艺所采用的刻蚀气体为cf4、CHF3和氩气。
[0014]特别的，所述各向异性刻蚀工艺所采用的刻蚀气体中CF4的体积流量为16sccm-20sccm, CHF3 的体积流量为 60sccm-80sccm,気气的体积流量为 80sccm_120sccm。
[0015]优选的，所述各向异性刻蚀工艺的刻蚀时间为60s。
[0016]3、采用EKC溶液65-70°C清洗5_30min，异丙醇去除残留的EKC溶液，冲水多次，甩干。
[0017]4、在具有高度差的ILD层和所述钨塞表面形成金属层，进入金属互连过程，完成金属互连过程后，在金属层上形成压焊点，进行低温合金工艺，完成DMOS器件的制作过程。
[0018]本发明还公开了采用上述方法制造的DMOS器件。
[0019]与现有技术相比，上述技术方案具有以下优点:
[0020]本发明所提供的技术方案，不仅能清楚的识别DMOS器件的栅区和源区，提高了后续引线键合过程的准确性，而且通过增加EKC清洗步骤，去除了 ILD层回刻后产生的聚合物，使ILD层与金属界面更加紧密，后续形成的金属层不会在封装后剥落。
【专利附图】
【附图说明】
[0021]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0022]图1为现有技术中形成钨塞后的DMOS器件剖面的电子显微照片；
[0023]图2为对现有技术中的DMOS器件进行识别时的电子显微照片；
[0024]图3-图5为本发明实施例公开的DMOS器件制造方法的剖面图
[0025]图6为本发明对比例未采用EKC清洗所得DMOS器件FIB图；
[0026]图7为本发明实施例的方法制作出的DMOS器件的电子显微照片；
[0027]图8为对本实施例中的DMOS器件进行识别时的电子显微照片。
【具体实施方式】
[0028]如图1所示，图1为形成钨塞后的芯片剖面的电子显微照片，从图中可以看出位于源区部位的钨塞的表面与栅区表面ILD层表面基本齐平，因此在进行识别时，识别的光打到芯片表面后，栅区和源区对光的反射能力相差很小，从而导致通过色差很难看出源区和栅区的区别，如图2所示，图2为进行识别时芯片的电子显微照片，从图中很难区分出源区和栅区。
[0029]本发明实施例提供了一种DMOS器件及其制作方法，该方法包括以下步骤:
[0030]1、提供基底，所述基底包括有源区和位于所述有源区表面上的层间介质ILD层，其中，位于有源区表面上的ILD层内具有钨塞，所述ILD层表面和所述钨塞表面平齐。
[0031]2、去除掉预设厚度的ILD层材料，以使ILD层和所述钨塞表面具有高度差。[0032]优选的，去除掉预设厚度的ILD层材料的过程具体为，采用各向异性刻蚀工艺去除掉预设厚度的ILD层材料。
[0033]优选的，所述预设厚度为1800 A-2200 A0
[0034]优选的，所述预设厚度为2000 A。
[0035]进一步的，所述各向异性刻蚀工艺所采用的刻蚀气体为CF4、CHF3和氩气。
[0036]特别的，所述各向异性刻蚀工艺所采用的刻蚀气体中CF4的体积流量为16sccm-20sccm, CHF3 的体积流量为 60sccm-80sccm,気气的体积流量为 80sccm_120sccm。
[0037]优选的，所述各向异性刻蚀工艺的刻蚀时间为60s。
[0038]3、采用EKC溶液65-70°C清洗5-30min，异丙醇去除残留的EKC溶液，冲水多次，甩干。
[0039]4、在具有高度差的ILD层和所述钨塞表面形成金属层，进入金属互连过程，完成金属互连过程后，在金属层上形成压焊点，进行低温合金工艺，完成DMOS器件的制作过程。
[0040]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0041]在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
[0042]其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0043]实施例
[0044]本发明实施例公开的DMOS器件制造方法各步骤的剖面图如图3和图4所示，包括以下步骤:
[0045]步骤1:提供基底，所述基底包括有源区和位于所述有源区表面上的层间介质ILD层109，其中，位于有源区表面上的ILD层内具有钨塞108，所述ILD层109表面和所述钨塞108表面平齐；
[0046]需要说明的是，本实施例中的基底可以包括半导体元素，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以包括混合的半导体结构，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合；也可以是绝缘体上硅(SOI)。此外，半导体基底还可以包括其它的材料，例如外延层或掩埋层的多层结构。虽然在此描述了可以形成基底的材料的几个示例，但是可以作为半导体基底的任何材料均落入本发明的精神和范围。
[0047]具体的，如图3所示，本实施例中所述基底包括以下结构:
[0048]本体层101，所述本体层包括漏区(图中未示出)；
[0049]位于本体层表面上的外延层102 ；
[0050]位于外延层102表面内的阱区103以及位于阱区103内的源区104 ；
[0051]位于外延层102表面上的栅区106,栅区106被栅介质层105 (—般为栅氧化层)包围，所述有源区包括源区104和栅区106 ；
[0052]位于外延层102表面上的场氧化层110，以隔离器件；
[0053]位于所述有源区表面上的层间介质I LD层109，其中，位于源区表面上ILD层109内具有钨塞108，所述ILD层109表面和所述钨塞108表面平齐。
[0054]其中，形成以上基底结构的工艺过程如下:
[0055]本实施例中的外延层102可为采用CVD工艺在本体层上一次性生长的N型或P型外延层，外延层的厚度可按照器件的具体应用要求确定。本实施例中的本体层101可为硅衬底。
[0056]之后，在外延层上生长一层薄氧化层作为注入阻挡层(图中未示出)，注入阻挡层的作用是在进行离子注入的过程中，防止杂质原子或离子从外延层的硅中扩散出去；所述注入阻挡层可以采用CVD或热氧化工艺形成。
[0057]本实施例中形成阱区和源区的过程如下，先在注入阻挡层上旋涂光刻胶层，为了保证曝光精度，还可在光刻胶层和注入阻挡层之间形成抗反射层(图中未示出)，以减少不必要的反射；之后采用具有阱区图形的掩膜版对光刻胶层进行曝光，在所述光刻胶层上形成阱区的图案，之后以具有阱区图案的光刻胶层为掩膜采用离子注入的方式形成阱区的离子注入层，之后去除光刻胶层，采用热退火工艺，对阱区的离子注入层进行推进并激活注入的P型或N型杂质，形成阱区，该步骤的热退火工艺也可采用快速热退火工艺。
[0058]同样的，形成阱区后，可采用光刻工艺形成源区的光刻胶图案，之后以具有源区图案的光刻胶层为掩膜，采用离子注入的方式形成源区的离子注入层，之后采用热退火工艺推进并激活注入的杂质，形成阱区和源区的工艺过程类似，这里不再赘述。
[0059]形成源区后，采用光刻和刻蚀工艺，在阱区表面内栅区位置形成沟槽，之后，在沟槽表面采用热氧化工艺形成栅介质层105，采用CVD (化学气相淀积)、PECVD (等离子体化学气相淀积)、HDP (高密度等离子体化学气相淀积)或PVD (物理气相淀积)等工艺，在沟槽内填充栅区材料，去除沟槽外多余的栅区材料，使外延层表面齐平，从而形成栅区106。
[0060]其中，栅介质层材料可以为SrTi03、HfO2, ZrO2、氧化硅等，本实施例中优选为氧化硅，栅区材料可以为栅多晶硅或金属，本实施例中优选为栅多晶硅。
[0061]需要说明的是，以上形成栅区和源区的过程可以互换，即也可以先形成栅区，后形成源区，可根据具体工艺情况而定，本实施例中对此不做过多限定。
[0062]形成栅区106和源区104后，形成ILD层109和钨塞108，其过程如下:在具有栅区和源区的衬底表面上形成ILD层，本实施例中CVD、LPTEOS, PECVD或HDP等方法，形成ILD层，该I LD层材料可为硅玻璃(简称USG)、硼磷硅玻璃(简称BPSG)中的一种或组合。之后，为了保证ILD层表面的平整，再采用CMP等方法将所述ILD层材料进行研磨。
[0063]形成钨塞108的过程为:在源区104和栅区106上方的ILD层内形成通孔，具体的，可采用光刻工艺和刻蚀工艺在源区上方的ILD层内形成通孔，之后采用PVD工艺在所述通孔的底部和侧壁淀积一薄层金属钛，以充当钨与源区材料(一般为氧化硅)间的黏合剂，之后在金属钛的表面淀积氮化钛，以充当金属钨的扩散阻挡层。在完成金属钛和氮化钛的淀积后，一般需进行快速热退火步骤，以使金属钛和氮化钛表面变得光滑且均匀；
[0064]之后，可采用化学气相淀积的方式在所述通孔内填充金属钨，之后再采用CMP的方法去除掉通孔外多余的金属钨，以形成钨塞108，该CMP过程同时会去除掉一定厚度的ILD层材料，此次CMP后，钨塞表面和ILD层表面平齐，如图1所示，本实施例中的ILD层和钨塞的厚度可根据器件的具体情况而定，本实施例中不做过多限定。
[0065]以上所述的“外延层表面内”是指由外延层表面向下延伸的一定深度的区域，该区域属于外延层的一部分；所述“外延层层表面上”是指由外延层表面向上的区域，该区域不属于外延层本身。
[0066]步骤2:如图4所示，去除掉预设厚度的ILD层材料，以使ILD层109和所述钨塞108表面具有高度差。
[0067]本实施例中可采用干法刻蚀中的各向异性刻蚀工艺去除掉预设厚度的ILD层材料，所述预设厚度为1800 A-2200 A,即ILD层表面比钨塞表面低1800 A-2200 A的厚度，优选的，所述预设厚度为2000 L.[0068]具体的，所述各向异性刻蚀工艺所采用的刻蚀气体包括CF4、CHF3和氩气，其中，CF4的体积流量为16sccm-20sccm, CHF3的体积流量为60sccm-80sccm,気气的体积流量为80sccm-120sccm,所述各向异性刻蚀工艺的刻蚀时间为60s。
[0069]步骤3:采用EKC溶液65°C清洗30min，异丙醇去除残留的EKC溶液，冲水10次，甩干。
[0070]EKC溶液的主要成分:羟胺(HDA)、2_ (2_氨基乙氧基)乙醇(DGA)、邻苯二酚(CatechoI)和水,可以很好的去除刻蚀过程留下的聚合物(polymer)。
[0071]步骤:4:如图5所示，在具有高度差的I LD层和所述钨塞表面形成金属层，进入金属互连过程，并在所述本体层的漏区溅射金属，以形成漏极(图中未示出)；
[0072]所述金属层可为三明治结构的金属层，具体的，先在具有钨塞的I LD层表面上淀积金属钛，作为钨塞和形成电极的金属之间的黏合剂，之后在金属钛上淀积铝铜合金，最后在铝铜合金层上淀积氮化钛，上述三层金属薄膜称为三明治结构。一般情况下，多采用物理气相淀积的方式形成三明治结构的各金属层。
[0073]之后进行三明治结构金属层的光刻和刻蚀步骤，去除源区和栅区外的金属层材料，以在所述栅区上形成栅极，在所述源区上形成源极。进行刻蚀之后，一般需进行在扩散炉内进行加温，以降低接触电阻，期间也可通入氮气，以保证加温过程的安全。
[0074]完成金属互连过程后，在金属层上形成压焊点；
[0075]在金属层表面上形成钝化层，所述钝化层覆盖除压焊点之外的其它金属层区域；
[0076]进行低温合金工艺，完成DMOS器件的制作过程。
[0077]对比例
[0078]1、提供基底，所述基底包括有源区和位于所述有源区表面上的层间介质ILD层，其中，位于有源区表面上的ILD层内具有钨塞，所述ILD层表面和所述钨塞表面平齐。
[0079]2、去除掉所述基底预设厚度的ILD层材料，以使ILD层和所述钨塞表面具有高度差。
[0080]3、在具有高度差的ILD层和所述钨塞表面形成金属层，进入金属互连过程，完成金属互连过程后，在金属层上形成压焊点，进行低温合金工艺，完成DMOS器件的制作过程。
[0081]该对比例相对实施例不同之处在于缺少EKC清洗这一步骤,从图6FIB图片可以看出铝层中间的剥落非常明显。
[0082]本发明实施例中在形成钨塞后，对ILD层进行回刻，使得钨塞表面和ILD层表面不再齐平，从而使得后续形成金属层及压焊点之后，源区部位和栅区部位表面的金属区域也不再平齐，如图5所示，即栅区和源区表面的金属区域变得凹凸不平了，由于栅区的钨塞数量与源区的钨塞数量不同，本实施例中栅区的钨塞数量小于源区的钨塞数量，从而使得栅区表面的金属区域111的剖面形状与源区表面的金属区域112的剖面形状不同，进而使得栅区表面的金属区域111与源区表面的金属区域112的反光能力不同，使得在进行识别时，识别光束打到产品晶片上后，栅区和源区存在色差，即可通过色差清楚的识别DMOS器件的栅区和源区，提高了后续引线键合过程的准确性。
[0083]本实施例中所述的引线键合过程可采用热压键合、超声键合、热超声球键合等工艺，其中采用的引线可为铝线、铜线或金线等，本实施例对后续封装工艺不做具体限定。
[0084]本发明另一实施例公开了一种采用以上实施例所述的方法制作的DMOS器件，具体的，该DMOS器件包括:有源区和位于所述有源区表面上的层间介质ILD层，其中，位于源区表面上的ILD层内具有钨塞，ILD层和钨塞表面具有高度差。
[0085]如图7所示，为采用本发明实施例的方法制作出的DMOS器件在进行ILD的回刻后的显微照片，从图中可以看出位于栅区表面的金属区域与区表面的金属区域的反光能力不同，因此在进行识别时，识别的光打到芯片表面后，栅区和源区会出现色差，从而可以通过色差识别源区和栅区，如图8所示，图8为对本实施例中的DMOS器件进行识别时的电子显微照片，从图中很容易分辨出源区I和栅区2。
[0086]通过增加EKC清洗步骤，去除了 ILD层回刻后产生的聚合物，使ILD层与金属界面更加紧密，后续形成的金属层不会在封装后剥落。
[0087]本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
【权利要求】
1.一种DMOS器件的制造方法，其特征在于，包括: a、提供基底，所述基底包括有源区和位于所述有源区表面上的层间介质ILD层，位于有源区表面上的ILD层内具有钨塞，所述ILD层表面和所述钨塞表面平齐； b、去除掉预设厚度的ILD层材料，以使ILD层和所述钨塞表面具有高度差； C、采用EKC溶液65-70°C清洗5-30min，异丙醇去除残留的EKC溶液，冲水多次，甩干；d、在具有高度差的ILD层和所述钨塞表面形成金属层，进入金属互连过程，完成金属互连过程后，在金属层上形成压焊点，进行低温合金工艺，完成DMOS器件的制作过程。
2.根据权利要求1所述的DMOS器件的制造方法，其特征在于:步骤b中去除掉预设厚度的ILD层材料的过程具体为，采用各向异性刻蚀工艺去除掉预设厚度的ILD层材料。
3.根据权利要求1或2所述的DMOS器件的制造方法，其特征在于:所述预设厚度为1800 A-2200 A。
4.根据权利要求3所述的DMOS器件的制造方法，其特征在于:所述预设厚度为2000 A0
5.根据权利要求2所述的DMOS器件的制造方法，其特征在于:所述各向异性刻蚀工艺所采用的刻蚀气体为cf4、CHF3和氩气。
6.根据权利要求5所述的DMOS器件的制造方法，其特征在于:所述各向异性刻蚀工艺所采用的刻蚀气体中CF4的体积流量为16sccm-20sccm, CHF3的体积流量为60sccm-80sccm,IS气的体积流量为80sccm-120sccm。
7.根据权利要求2所述的DMOS器件的制造方法，其特征在于:所述各向异性刻蚀工艺的刻蚀时间为60s。
【文档编号】H01L21/336GK103824776SQ201210465871
【公开日】2014年5月28日 申请日期:2012年11月16日 优先权日:2012年11月16日
【发明者】杨乐, 万颖 申请人:无锡华润上华科技有限公司