专利名称：一种自对准的外延接触孔结构及制备方法
技术领域：
本发明涉及集成电路制造技术领域，特别涉及一种自对准的外延接触孔结构及制备方法。
背景技术：
超大规模集成电路制造业一直遵循着摩尔定律，实现集成密度每1.5年翻一番。为了保证集成密度的持续提高，集成电路关键尺寸不断缩小，随之带来许多技术问题。其中，由各种电路源器件的临近效应引起的串扰或电磁作用已无法被忽略，并间接影响RC延迟。随着技术节点进入65nm及以下，金属互连的RC延迟已成为整个芯片RC延迟的主要部分之一。—方面,金属互连的最大RC延迟出现在硅表面和金属表面的电接触,业界普遍采用硅化物作为过渡层来降低接触电阻。最早用作硅化物的是WSi2，随后是沿用至250nm技术代的TiSi2和沿用130nm技术代的CoSi2,到了 90nm技术代及以下开始使用NiSi2,逐步将过渡层的电阻率降至10 uohm.cm附近。另一方面，为了降低铜互连层间的RC延迟，业界普遍采用更低介电常数介质代替传统的SiO2 (1Γ4.2)介质。在9011111至6511111技术代，业界一般使用介电常数在2.6 3.0的SiOCH介质，如AMAT的BDl和Novellus的CORA`L。进入45nm技术代，业界一般采用多孔型SiOCH进一步降低k值，如AMAT的BD2，介电常数可达2.(Γ2.5 ;也有采用C、H有机介质，如Dow Chemical的SILK,介电常数在2.2 2.6。尽管现有技术的超低介电常数介质已经将k值降至2.0附近，仍无法满足金属线宽进一步缩小的要求，业界开始考虑介电常数为I的空气作为互连介质，即空气隙。源/漏极接触孔工艺作为一种互连工艺不可避免要考虑到以上所述的因素，一般采用钨接触孔技术作为源/漏极接触孔工艺，制备过程为:在完成所有前道工艺后，先沉积一层金属前介质层，化学机械抛光(CMP)平坦化金属前介质层，光刻出源极和漏极接触孔区域，干法刻蚀出源极和漏极接触孔，低浓度注入修复接触孔的刻蚀损伤，沉积阻挡层Ti/TiN, CVD沉积通孔金属钨，最后化学机械抛光研磨出钨接触孔。随着集成电路关键尺寸继续减小，钨CVD工艺的填充能力遇到了严峻挑战；接触孔刻蚀工艺对很薄的源/漏极硅化物表面的物理损伤造成接触电阻的增大，进而增大RC延迟。因此，需要对现有接触孔及工艺进行改进，从而减小接触电阻和RC延迟。
发明内容
为克服上述问题，本发明的目的在于提供一种自对准的外延接触孔结构及制备方法。本发明提供一种自对准的外延接触孔结构，采用的衬底包括栅极、源极和漏极，其特征在于，包括:
位于所述衬底上的刻蚀停止层； 位于所述源极和所述漏极上的外延接触孔；
位于所述外延接触孔上的金属前介质层；
位于所述外延接触孔顶部的硅化物；
在所述源极、所述漏极和所述栅极之间形成空气隙；以及在所述金属前介质层和所述刻蚀停止层之间形成空气隙。优选地，所述外延接触孔的材料为锗硅。优选地，所述锗硅中，锗的含量为20%_60%。优选地，所述外延接触孔为重掺杂的外延接触孔。优选地，所述重掺杂的掺杂浓度为1016_1017。优选地，所述衬底包括PMOS或NMOS。本发明还提供一种制备上述自对准的外延接触孔结构的方法，其特征在于，包括:
步骤SOl:在衬底上形成一层刻蚀停止层；
步骤S02:经曝光和刻蚀，在所述刻蚀停止层上定义外延生长区域图案，在所述源极和所述漏极表面形成外延生长区域；
步骤S03:采用选择性外延生长工艺，在所述外延生长区域表面进行垂直自对准生长，形成外延接触孔；
步骤S04:通过在所述衬底上沉积一层金属前介质层，在所述源极、所述漏极和所述栅极之间形成空气隙；
步骤S05:利用光刻技术，将所述外延接触孔顶部以外的衬底表面覆盖住，只暴露出所述外延接触孔顶部；
步骤S06:对所述外延接触孔进行重掺杂工艺；
步骤S07:在所述外延接触孔顶部形成一层硅化物。优选地，步骤S04中，还包括采用低应力或无应力的化学机械抛光来平坦化所述金属前介质层。优选地，步骤S06中，在所述重掺杂工艺后，对所述源极、所述漏极和所述外延接触孔同时进行激活退火处理。优选地，所述激活退火温度为950°C -1050°C。优选地，步骤S02中，采用的刻蚀工艺为先进行干法刻蚀，再进行湿法刻蚀。优选地，所述重掺杂工艺中的重掺杂浓度为1016_1017。优选地，所述外延接触孔的材料为锗硅。优选地，所述锗硅中，锗的含量为20%_60%。 优选地，所述衬底包括PMOS或NMOS。与现有技术相比，本发明的一种自对准的外延接触孔结构及制备方法，通过采用选择性外延生长工艺，实现了接触孔自对准垂直外延生长，通过对外延接触孔进行重掺杂和激活退火处理，使得重掺杂的外延接触孔的电阻率与钨接触孔的电阻率相接近，通过激活退火处理，使得源极、漏极与外延接触孔之间达到良好的欧姆接触，降低了 RC延迟，利用前金属介质层在源极、漏极与外延接触孔之间形成空气隙，从而可以进一步降低RC延迟。
图1是本发明的一种自对准的外延接触孔结构的制备方法的一个较佳实施例的制备流程示意 图2-6是本发明的上述较佳实施例的自对准的外延接触孔结构的制备方法的各个制备步骤示意 图7是本发明的上述较佳实施例的自对准的外延接触孔结构的结构示意图。
具体实施例方式以下结合附图和具体实施例对本发明提供的一种自对准的外延接触孔结构及其制作方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。以下结合附图1-7，对本发明的一种自对准的外延接触孔结构及其制作方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。图1为本发明的一种自对准的外延接触孔结构的制备方法的一个较佳实施例的制备流程示意图。图2-7是本法的上述较佳实施例的自对准的外延接触孔结构的制备方法的各个制备步骤示意图。请参阅图1，本发明的一种自对准的外延接触孔结构的制备方法，包括如下步骤: 步骤SOl:请参阅图2，在衬底上形成一层刻蚀停止层。具体的，本发明中，衬底包含
PMOS或NM0S，PM0S可以但不限于是锗硅，为了便于解释，本实施例中，PMOS为锗硅，以PMOS为例进行描述，但这不用于限制本发明的范围。在完成栅极、源极和漏极的制备工艺后，形成包含有栅极、源极和漏极的衬底，本发明不对此工艺作任何限制。然后在该衬底上采用但不限于应变硅技术形成一层刻蚀停止层，刻蚀停止层的材料可以但不限于是SiN，在本实施例中，该刻蚀停止层为应变硅介质层，PMOS表面为具有压应力的SiN刻蚀停止层，NMOS表面为具有张应力的SiN刻蚀停止层。由于PMOS和NMOS的制备方法相同，本实施例中，以PMOS进行解释描述。步骤S02:请参阅图3，对刻蚀停止层进行曝光和刻蚀，在源极和漏极区域上方的刻蚀停止层上定义出外延生长区域图案，这里所采用的刻蚀工艺，包括:先采用干法刻蚀工艺去除外延生长区域图案的SiN，然后采用湿法刻蚀工艺在源极和漏极表面得到洁净的外延生长区域。步骤S03:请参阅图4，采用选择性外延生长工艺，在源极和漏极表面的外延生长区域进行垂直自对准生长，形成外延接触孔；本实施例中，外延接触孔的材料为锗硅，锗的含量为20%-60%。其中，由于刻蚀停止层的存在，使得外延生长仅能够沿着源极和漏极表面的外延生长区域进行生长，从而达到垂直自对准生长的目的。这里，外延接触孔的高度可根据需要来设定，本发明对此不作限制。步骤S04:请参阅图5，采用但不限于是等离子体增强化学气相沉积法在衬底上沉积一层金属前介质层，该金属前介质层可以但不限于是氟二氧化硅、低介电常数介质材料或超低介电常数介质材料。在完成金属前介质层的沉积之后，在源极、漏极和栅极之间形成空气隙。由于空气隙的物理机械强度较低，因此本实施例中，采用低应力或无应力的化学机械抛光(CMP)法来平坦化金属前介质层表面。步骤S05:利用光刻技术，将外延接触孔顶部以外的衬底表面覆盖住，只暴露出外延接触孔顶部。步骤S06:请参阅图6，对外延接触孔进行重掺杂工艺。具体地，本发明中，对于PMOS或NMOS区域的外延接触孔的掺杂顺序没有限制，为便于解释本发明，在本实施例中，仅描述对PMOS区域的外延接触孔进行重掺杂的工艺，NMOS的掺杂工艺类似，不再一一赘述。本实施例中，利用光刻技术，将其它区域保护起来而只暴露出PMOS区域的外延接触孔的顶部，然后采用但不限于是高浓度的硼注入进行硼(B)重掺杂，重掺杂含量为IO16-1O17,本实施例中，重掺杂含量可以但不限于为5X1016。重掺杂之后，同时对源极、漏极和外延接触孔可以但不限于高温退火激活处理，激活退火温度为950°C -1050°C，本实施例中选用950°C作为激活退火温度。步骤S07:请参阅图7，采用但不限于化学气相沉积法在外延接触孔顶部形成一层硅化物。这里，硅化物可以但不限于是SiCo或SiNi。这里，利用硅化物来降低外延接触孔表面的接触电阻。本实施例中的一种自对准的外延接触孔结构，请参阅图7，包括:一个衬底；位于衬底上的刻蚀停止层；位于源极和漏极上的重掺杂的外延接触孔；位于外延接触孔上的金属前介质层；位于外延接触孔顶部的硅化物；在源极、漏极和栅极之间形成空气隙；以及在金属前介质层和刻蚀停止层之间形成空气隙。需要说明的是，衬底包含PMOS或NMOS，PMOS可以但不限于是锗硅；采用但不限于应变硅技术形成一层刻蚀停止层，刻蚀停止层的材料可以但不限于是SiN，在本实施例中，该刻蚀停止层为应变硅介质层，PMOS表面为具有压应力的SiN刻蚀停止层；本实施例中，外延接触孔的材料为锗硅，锗的含量为20%-60% ;该金属前介质层可以但不限于是氟二氧化硅、低介电常数介质材料或超低介电常数介质材料；重掺杂含量为IO16-1O17,本实施例中，重掺杂含量可以但不限于为5X IO16 ;硅化物可以但不限于是SiCo或SiNi。因此，本发明的一种自对准的外延接触孔结构及制备方法，通过采用选择性外延生长工艺，实现了接触孔自对准垂直外延生长，通过对外延接触孔进行重掺杂和激活退火处理，使得重掺杂的外延接触孔的电阻率与钨接触孔的电阻率相接近，通过激活退火处理，使得源极、漏极与外延接触孔之间达到良好的欧姆接触，利用前金属介质层在源极、漏极与外延接触孔之间形成空气隙，从而可以进一步降低RC延迟。上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
权利要求
1.一种自对准的外延接触孔结构，采用的衬底包括栅极、源极和漏极，其特征在于，包括: 位于所述衬底上的刻蚀停止层； 位于所述源极和所述漏极上的外延接触孔； 位于所述外延接触孔上的金属前介质层； 位于所述外延接触孔顶部的硅化物； 在所述源极、所述漏极和所述栅极之间形成空气隙；以及在所述金属前介质层和所述刻蚀停止层之间形成空气隙。
2.根据权利要求1所述的一种自对准的外延接触孔结构，其特征在于，所述外延接触孔的材料为锗硅。
3.根据权利要求2所述的一种自对准的外延接触孔结构，其特征在于，所述锗硅中，锗的含量为20%-60%。
4.根据权利要求1所述的一种自对准的外延接触孔结构，其特征在于，所述外延接触孔为重掺杂的外延接触孔。
5.根据权利要求4所述的一种自对准的外延接触孔结构，其特征在于，所述重掺杂的掺杂浓度为1016-1017。
6.根据权利要求1所述的一种自对准的外延接触孔结构，其特征在于，所述衬底包括PMOS 或 NMOS。
7.一种制备权利要求1 所述的自对准的外延接触孔结构的方法，其特征在于，包括: 步骤SOl:在衬底上形成一层刻蚀停止层； 步骤S02:经曝光和刻蚀，在所述刻蚀停止层上定义外延生长区域图案，在所述源极和所述漏极表面形成外延生长区域； 步骤S03:采用选择性外延生长工艺，在所述外延生长区域表面进行垂直自对准生长，形成外延接触孔； 步骤S04:通过在所述衬底上沉积一层金属前介质层，在所述源极、所述漏极和所述栅极之间形成空气隙； 步骤S05:利用光刻技术，将所述外延接触孔顶部以外的衬底表面覆盖住，只暴露出所述外延接触孔顶部； 步骤S06:对所述外延接触孔进行重掺杂工艺； 步骤S07:在所述外延接触孔顶部形成一层硅化物。
8.根据权利要求7所述的制备方法，其特征在于，步骤S04中，还包括采用低应力或无应力的化学机械抛光来平坦化所述金属前介质层。
9.根据权利要求7所述的制备方法，其特征在于，步骤S06中，在所述重掺杂工艺后，对所述源极、所述漏极和所述外延接触孔同时进行激活退火处理。
10.根据权利要求9所述的制备方法，其特征在于，所述激活退火温度为9500C -1050O。
11.根据权利要求7所述的制备方法，其特征在于，步骤S02中，采用的刻蚀工艺为先进行干法刻蚀,再进行湿法刻蚀。
12.根据权利要求7或9所述的制备方法，其特征在于，所述重掺杂工艺中的重掺杂浓度为 IO16-1O170
13.根据权利要求7所述的制备方法，其特征在于，所述外延接触孔的材料为锗硅。
14.根据权利要求13所述的制备方法，其特征在于，所述锗硅中，锗的含量为20%-60%。
15.根据权利要求7所述 的制备方法，其特征在于，所述衬底包括PMOS或NM0S。
全文摘要
本发明涉及一种自对准的外延接触孔结构及制备方法，包括在衬底上形成刻蚀停止层；经曝光和刻蚀，在刻蚀停止层上定义外延生长区域图案，在源极和漏极表面形成外延生长区域；采用选择性外延生长工艺，在外延生长区域表面进行垂直自对准生长，形成外延接触孔；在衬底上沉积一层金属前介质层，在源极、漏极和栅极之间形成空气隙；利用光刻技术，将外延接触孔顶部以外的衬底表面覆盖住，只暴露出外延接触孔顶部；对外延接触孔进行重掺杂工艺；在外延接触孔顶部形成一层硅化物。本发明实现了接触孔自对准垂直外延生长，制备得到的外延接触孔电阻率低，且在其表面能够获得良好的欧姆接触，利用形成的空气隙，从而可以很大程度地降低RC延迟。
文档编号H01L23/522GK103094247SQ201210580108
公开日2013年5月8日 申请日期2012年12月27日 优先权日2012年12月27日
发明者林宏, 张远, 方泽姣 申请人:上海集成电路研发中心有限公司