专利名称：一种高压半导体器件的终端结构及制备方法
技术领域：
本发明涉及半导体器件制造领域，尤其涉及一种利用场板提高横向或纵向高压半导体器件耐压的终端结构及其制备方法。
背景技术：
随着人们对功率半导体器件模块的不断研究和开发，市场上出现了可关断晶闸管(Gate Turn-Off Thyristor, GTO)、双扩散金属-氧化物-半导体场效应晶体管(Double-diffused MOSFET, DM0S),绝缘栅双极型晶体管(Insulated Gate BipolarTransistor, IGBT)等多种功率器件，其性能越来越好，应用也越来越广泛。功率集成电路的销售额呈现出逐年大幅递增趋势，已经渗透到了工业和消费市场的诸多领域。一个功率器件的性能指标，主要可以从击穿电压、最大电流、最大功率、导通电阻、面积、速度等多个角度来评判。在实际应用中，针对不同性能指标的要求，可以选择合适的功率器件。为了提高器件的击穿电压，一般可以采用使用场板或场限环等常用终端技术，或通过扩大结深来增加PN结拐角处的曲率半径，以减小峰值电场强度。图1是现有技术中高压半导体器件的终端结构。通常情况下，对于连接于半导体表面的场板，如图1所示，包括第一导电类型的半导体衬底11，位于半导体衬底11内的第二导电类型的掺杂区12，位于半导体衬底表面部分区域的隔离介质层13，以及位于所述掺杂区12表面的电极15和所述隔离介质层21表面部分区域上的场板14，所述电极15与所述场板14相连。该终端结构提高耐压的理论解释如下为便于描述，选取第一导电类型为P型、第二导电类型为N型，以P型衬底、N+掺杂引出的二极管结构为例，引入场板,场板与P区表面发生稱合,一部分电力线从场板出发终止于P区表面，影响P区表面的电势，即相当于附加电荷的作用。附加电荷引起的电场一方面使耗尽区向体内推进，一方面等效于在原有的横向PN结耗尽区附近的表面电场上叠加了方向相反的一个电场，从而降低了本身PN结表面区域的电场强度。但是，在场板外边界下方对应的P区半导体表面，由于附加电荷引起的电场在此处的叠加效果会导致产生一个尖峰电场。通过调整场板的宽度，使得场板引起的尖峰电场和PN结电场强度一致，即可取得最理想的耐压效果。为了进一步提高器件的耐压能力，需使场板下方的半导体耗尽区尽可能承担大的电压，理论上必须使该区域范围内的电场强度都达到或接近临界电场强度。一种满足上述要求的结构是将介质层做成斜坡状，形成斜坡金属场板。一般的，通过在介质层表面形成一层易腐蚀层，光刻打开窗口后，利用腐蚀溶液的选择比，即腐蚀上层介质层的速率大于腐蚀下层的速率，形成斜坡介质层结构，参考专利号为CN1181562C，CN101752208A的中国专利。或者也可以利用灰度光刻技术，形成曲面斜坡介质层结构，参考美国专利US2004/0129993A1。但是，形成斜坡介质层的工艺难度和复杂度都更高一些。另外，也可以采用多层结构，让部分场板有上下交叠区域，使场板之间存在耦合作用，进一步调整电场分布，参考中国专利CN 200610138829.3。然而这种结构需要经过多次介质层和金属层的淀积、光刻、刻蚀，给工艺制备带来了一定程度的复杂性。
发明内容
为克服上述问题，本发明的目的在于提供一种工艺简单的提高耐压能力的高压半导体器件的终端结构及其制备方法。本发明提供一种高压半导体器件的终端结构，包括第一导电类型的半导体衬底，位于所述半导体衬底内的第二导电类型的掺杂区，位于所述半导体衬底表面部分区域上的隔离介质层，以及位于所述掺杂区表面的引出电极和所述隔离介质层表面部分区域上的场板，所述电极与所述场板相连，其特征在于，所述场板下方的隔离介质层包含凹槽结构。优选地，所述凹槽被所述场板覆盖住。优选地，所述隔离介质层的厚度范围为O.1 3μπι。
优选地，所述凹槽的深度是所述隔离介质层厚度的1/4 3/4。优选地，所述凹槽的宽度与所述凹槽的深度之比值为1/2 2。本发明还提供一种高压半导体器件的终端结构的制备方法，包括
步骤SOl :提供第一导电类型的半导体衬底；
步骤S02 :在所述衬底表面形成隔离介质层；
步骤S03 :在所述隔离介质层的部分区域内经光刻、刻蚀形成凹槽结构；
步骤S04 :经光刻、刻蚀，在所述衬底表面定义电极引出区；
步骤S05 :在所述衬底内形成第二导电类型的掺杂区；
步骤S06 :分别在所述掺杂区的表面和所述隔离介质层表面部分区域上形成电极和场板。优选地，所述凹槽被所述场板覆盖住。优选地，所述隔离介质层的厚度范围为O.1 3μπι。优选地，所述凹槽的深度是所述隔离介质层厚度的1/4 3/4。优选地，所述凹槽的宽度与所述凹槽的深度之比值为1/2 2。本发明的高压半导体器件的终端结构及其制备方法主要利用了场板下方带若干凹槽结构的介质层来提高耐压能力。由于凹槽的存在拉近了金属场板与半导体衬底的距离，增强了场板与衬底之间的耦合作用，提高了该区域的电场强度。这样，通过在场板下方的介质层上设置数个凹槽结构，让场板吸收电力线的效果发挥更佳，可以使得原有的PN结与场板外边界下方的两个峰值电场之间的区域范围内的电场强度整体提升，从而提高了击穿电压，而且形成凹槽结构介质层的工艺又十分简单。
图1是现有技术中高压半导体器件的终端结构的示意图
图2是本发明的一种高压半导体器件的终端结构的一个较佳实施例的结构示意3是制备本发明的上述较佳实施例中一种高压半导体器件的终端结构的制备方法的工艺流程图
图4 8是本发明的上述较佳实施例中的一种高压半导体器件的终端结构的制备方法的具体制备步骤的截面示意图
图9是本发明的上述较佳实施例中高压半导体器件终端结构的电场强度与现有技术的对比图。
具体实施例方式以下结合附图和具体实施例对本发明提供的高压半导体器件的终端结构及制备方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。本发明提供了一种高压半导体器件的终端结构。请参阅图2，图2是本发明的一种高压半导体器件的终端结构的较佳实施例的结构示意图。为了便于说明，在该实施例中，包括具体的P型和N型区，并以P型硅衬底I为例，但这不用于限制本发明的范围。如图2所示，本实施例中的高压半导体器件的终端结构包括P型半导体衬底1，位于P型半导体 衬底内的N型掺杂区5，P型半导体衬底I表面部分区域上的隔离介质层2，以及位于N型掺杂区5表面的引出电极8和位于隔离介质层2表面部分区域上的场板6，所述引出电极8与所述场板6相连，其中，隔离介质层2包含凹槽结构，凹槽被场板6覆盖住。需要说明的是，本发明中，场板材料可以但不限于是金属Ti/Al，Ti/TiN/Al，场板6的厚度可以但不限于是3 μ m。在本发明中，半导体衬底可以但不限于是硅、锗或锗硅等半导体材料，隔离介质层2可以但不限于是二氧化硅、氮化硅、二氧化铪、二氧化锆或其他绝缘介质层的一种或几种混合物，在本实施例中半导体衬底为P型单晶硅衬底1，隔离介质层2为二氧化硅。本发明中，隔离介质层2的厚度范围为O.1 3 μ m，凹槽的深度是隔离介质层2厚度的1/4 3/4，凹槽的宽度与深度之比值为1/2 2。现结合附图3-8，对本发明的本实施例中上述高压半导体器件的终端结构的制备方法进一步详细说明。图3是制备本发明的上述较佳实施例中一种高压半导体器件的终端结构的制备方法的工艺流程图。图4 8是本发明的上述较佳实施例中的一种高压半导体器件的终端结构的制备方法的具体制备步骤的截面示意图。本发明中，半导体衬底可以但不限于是硅、锗或锗硅等半导体材料，为了便于说明，在该实施例中，包括具体的P型和N型区，并以P型硅衬底I为例，但这不用于限制本发明的范围。请参阅图3，本实施例的一种高压半导体器件的终端结构的制备方法的具体步骤如下
步骤SOl :提供一个P型硅衬底I ;
步骤S02 :请参阅图4，采用但不限于化学气相沉积法在P型硅衬底I表面形成隔离介质层2 ;隔离介质层2可以但不限于是二氧化硅、氮化硅、二氧化铪、二氧化锆或其他绝缘介质层的一种或几种混合物，在本实施例中隔离介质层2为二氧化硅。隔离介质层2的厚度范围为O.1 3 μ m,本实施例中，隔离介质层2的厚度可以但不限于为Ιμπι。步骤S03 :请参阅图5，在隔离介质层2的部分区域内经光刻、刻蚀形成凹槽结构。具体的，首先在隔离介质层2上旋涂一层光刻胶3，然后经光刻在光刻胶3中形成凹槽图案，接着以光刻胶3上的凹槽图案为模板采用但不限于反应离子刻蚀的方法刻蚀隔离介质层2，在隔离介质层2中形成凹槽结构，并去胶。本发明中，凹槽的深度是隔离介质层2厚度的1/4 3/4，凹槽的宽度与深度之比值为1/2 2。在本实施例中，每一个凹槽的宽度为O. 5 μ m，凹槽的深度为O. 5 μ m，宽度与深度之比值为1:1。步骤S04 :请参阅图6，在隔离介质层2上经光刻、刻蚀，在半导体衬底I表面形成电极引出区7 ;具体的，首先在隔离介质层2上旋涂光刻胶4，然后经光刻在光刻胶4中形成凹槽图案，接着以光刻胶4上的凹槽图案为模板采用但不限于稀释氢氟酸溶液通过但不限于湿法腐蚀的方法刻蚀隔离介质层2，从而在P型硅衬底I表面上定义电极引出区7，并去胶。在本实施例中，所刻蚀去除的隔离介质层2的厚度可以但不限于是O. 5 μ m。步骤S05 :请参阅图7，采用但不限于是离子注入的方式在P型硅衬底I内掺杂N型杂质，如磷或砷，本实施例中， 可以但不限于通过退火激活此杂质，从而控制结深，形成N型掺杂区5。需要说明的是，N型掺杂区5的表面即是电极引出区7。步骤S06 :请参阅图8，采用但不限于是蒸发或溅射的方法分别在N型掺杂区5表面(电极引出区7)上和隔离介质层2表面部分区域上沉积金属层，然后经光刻和刻蚀工艺定义金属层，经去胶，在N型掺杂区5表面上形成引出电极8，以及在隔离介质层2表面部分区域上形成场板6，引出电极8和场板6相连。需要说明的是，隔离介质层2中的凹槽被场板6覆盖住，场板6的材料可以但不限于是Ti/Al或Ti/TiN/Al，金属层的厚度可以但不限于为3 μ m。图9是本发明的终端结构与现有技术中的终端结构的半导体表面电场强度的对比图。其中，曲线51表示现有技术中的终端结构的表面电场强度的分布曲线，曲线52表示本发明的终端结构的表面电场强度的分布曲线。由图9可见，本发明的终端结构的表面电场具有多个峰值，整体的电场强度比现有技术的大，因而能够承担更高的击穿电压。与现有的高压半导体器件的终端结构(如图1所示)相比，本发明的高压半导体器件的终端结构主要利用了场板下方带凹槽结构的隔离介质层来提高耐压能力。由于凹槽的存在拉近了场板与半导体衬底的距离，增强了场板与衬底之间的耦合作用，提高了该区域的电场强度。这样，通过在场板下方的隔离介质层上设置数个凹槽结构，让场板吸收电力线的效果发挥更佳，可以使得原有的PN结与场板外边界下方的两个峰值电场之间的区域范围内的电场强度整体提升，从而提高击穿电压，而且制备工艺简单。上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
权利要求
1.一种高压半导体器件的终端结构，包括第一导电类型的半导体衬底，位于所述半导体衬底内的第二导电类型的掺杂区，位于所述半导体衬底表面部分区域上的隔离介质层，以及位于所述掺杂区表面的引出电极和所述隔离介质层表面部分区域上的场板，所述电极与所述场板相连，其特征在于，所述场板下方的隔离介质层包含凹槽结构。
2.根据权利要求1所述的高压半导体器件的终端结构的制备方法，其特征在于，所述凹槽被所述场板覆盖住。
3.根据权利要求1所述的高压半导体器件的终端结构，其特征在于，所述隔离介质层的厚度范围为O.1 3μπι。
4.根据权利要求1所述的高压半导体器件的终端结构，其特征在于，所述凹槽的深度是所述隔离介质层厚度的1/4 3/4。
5.根据权利要求4所述的高压半导体器件的终端结构，其特征在于，所述凹槽的宽度与所述凹槽的深度之比值为1/2 2。
6.一种高压半导体器件的终端结构的制备方法，其特征在于，包括 步骤SOl :提供第一导电类型的半导体衬底； 步骤S02 :在所述衬底表面形成隔离介质层； 步骤S03 :在所述隔离介质层的部分区域内经光刻、刻蚀形成凹槽结构； 步骤S04 :经光刻、刻蚀，在所述衬底表面定义电极引出区； 步骤S05 :在所述衬底内形成第二导电类型的掺杂区； 步骤S06 :分别在所述掺杂区的表面和所述隔离介质层表面部分区域上形成电极和场板。
7.根据权利要求6所述的高压半导体器件的终端结构的制备方法，其特征在于，所述凹槽被所述场板覆盖住。
8.根据权利要求6所述的高压半导体器件的终端结构的制备方法，其特征在于，所述隔离介质层的厚度范围为O.1 3 μ m。
9.根据权利要求6所述的高压半导体器件的终端结构的制备方法，其特征在于，所述凹槽的深度是所述隔离介质层厚度的1/4 3/4。
10.根据权利要求9所述的高压半导体器件的终端结构的制备方法，其特征在于，所述凹槽的宽度与所述凹槽的深度之比值为1/2 2。
全文摘要
本发明提供了一种高压半导体器件的终端结构及制备方法，包括第一导电类型的半导体衬底，位于半导体衬底内的第二导电类型的掺杂区，位于半导体衬底表面部分区域上的隔离介质层，以及位于掺杂区表面的引出电极和隔离介质层表面部分区域上的场板，所述电极与所述场板相连，其特征在于，所述场板下方的隔离介质层包含凹槽结构；本发明还提供一种高压半导体器件的终端结构的制备方法。本发明通过在场板下方的介质层上设置凹槽结构，拉近了场板与半导体衬底的距离，增强了场板与衬底之间的耦合作用，更有效的提高场板吸收电力线的能力，整体提升了原有的衬底与场板外边界下方的两个峰值电场之间的区域范围内的电场强度，从而提高了击穿电压，并且制备工艺简单。
文档编号H01L21/28GK103022096SQ20121058011
公开日2013年4月3日 申请日期2012年12月27日 优先权日2012年12月27日
发明者范春晖, 周伟 申请人:上海集成电路研发中心有限公司