器件和用于制造电子器件的方法

专利名称：器件和用于制造电子器件的方法
器件和用于制造电子器件的方法技术领域
实施例一般而言涉及一种器件和一种用于制造电子器件或电子互连器件的方法。
背景技术：
电子互连器件通常在晶片级上被制造(前端工艺)，并且接着个性化元件(individualized element)经由壳工艺被连接到外围(后端工艺)。这种方式的进程提供包括通常相继地被实现的许多不同工艺步骤的扩大的工艺链，从而引起增加的成本。此外，在薄芯片或超薄芯片(例如，芯片厚度〈60 μ m)的情况下，由于芯片可以容易断裂或弯曲，所以这些芯片在处理和焊接方面是易受影响的。
因此，避免或至少减轻上面提到的不便的制造电子器件的方法是所希望的。发明内容
根据本发明，提供有一种用于制造电子器件的方法。所述方法包括:提供电子构件，所述电子构件中的每个在所述电子构件的第一构件侧上都具有一个或多个电接触部(contact);提供载体,所述载体具有下部载体基底(lower carrier base)和在载体基底之上的上表面；以电子构件的第一构件侧把电子构件附着到载体的上表面；提供一个或多个导电端子的组，所述一个或多个导电端子的组分别被分配到电子构件，其中相应的电子构件的电接触部相对应地被电连接到导电端子的相对应地被分配的组中的导电端子；用封装材料来封装电子构件的暴露部，以形成封装；减少被附着到载体的电子构件的厚度。
根据本发明，提供有一种用于生产电子器件的方法。所述方法包括:提供由连续的载体基底被形成的导电载体，金属凸出部(projection)从其第一侧延伸,所述金属凸出部被布置成一种结构，以致与在要被放置在载体上的多个电子芯片的相应的第一侧上的源极接触部和栅极接触部配对；以芯片的相应的第一侧将芯片放置在载体上，其中源极接触部和栅极接触部与相对应的凸出部对齐(align);在载体的第一侧上提供封装层，以从而封装芯片；减少在载体的第一侧上的芯片的厚度，其包括相对应地减少在载体的第一侧上的封装层的厚度；在封装层中在载体的第一侧上提供贯穿孔(through hole),以使在载体的第一侧上的凸出部中的相对应的凸出部暴露；提供封装层上的分离的金属化层，所述分离的金属化层分别不仅电接触穿过贯穿孔的被暴露的凸出部而且电接触在芯片的第二侧上的漏极接触部。
根据本发明，提供有一种用于制造电子器件的方法。所述方法包括:提供电子构件，所述电子构件中的每个在所述电子构件的第一构件侧上都具有一个或多个电接触部；提供载体，所述载体具有下部载体基底和在载体基底之上的上表面，并且具有穿过载体从上表面延伸到相对应的相对的下表面的一个或多个牺牲部(sacrifice portion)的组；以一种方式用电子构件的第一构件侧将电子构件附着到载体的上表面，以致被分别分配到一个或多个牺牲部的组，并且其中相应的电子构件的一个或多个电接触部与一个或多个牺牲部的被分别分配的组中的一个或多个牺牲部对齐；把一个或多个牺牲部的组中的牺牲部从载体中去除，以从而形成载体中的一个或多个贯穿孔的相对应地被分配的组；提供穿过一个或多个贯穿孔的组中的贯穿孔的导电端子，其中所述导电端子电接触相对应的电子构件的相对应的电接触部；用封装材料来封装电子构件的暴露部，以形成封装；以及去除载体基底或载体，其中所述导电端子作为用于电子器件的外部电连接的接触端子而剩下或者是从外部易得到的(accessible)。
根据本发明，提供有一种电子器件。所述电子器件包括:载体，所述载体具有下部载体基底和在载体基底之上的上表面；电子构件，所述电子构件中的每个在所述电子构件的第一构件侧上都具有一个或多个电接触部，其中电子构件以所述电子构件的第一构件侧被附着到载体的上表面；一个或多个导电端子的组，所述一个或多个导电端子的组分别被分配到电子构件，其中相应的电子构件的电接触部相对应地被电连接到导电端子的相对应地被分配的组中的导电端子；封装材料的封装，所述封装材料用封装来封装电子构件的暴露部。
根据本发明，提供有一种电子器件。所述电子器件包括:多个电子芯片，所述电子芯片在所述电子芯片的相应的第一侧上具有源极接触部和栅极接触部；导电载体，所述导电载体由连续的载体基底被形成，金属凸出部从其第一侧延伸，所述金属凸出部被布置成一种结构，以致与在被放置在载体上的多个电子芯片的相应的第一侧上的源极接触部和栅极接触部对齐；在载体的第一侧上的封装芯片的封装层；在载体的第一侧上的封装层中的贯穿孔，所述贯穿孔使在载体的第一侧上的凸出部中的相对应的凸出部暴露；在封装层上的分离的金属化层，所述分离的金属化层分别不仅电接触穿过贯穿孔的被暴露的凸出部而且电接触在芯片的第二侧上的漏极接触部。


在附图中，遍及不同的视图，同样的参考符号一般指的是相同的部分。附图不一定是按比例的，而是一般将重点放在图解说明本发明的原理上。在下面的描述中，参考下面的附图，各种实施例被描述，在所述附图中: 图1示出了描述根据实施例的用于制造电子器件的工艺的示意性流程图。
图2A至图2H示出了涉及如基于图1所描述的相对应的工艺阶段的产品阶段。
图3示出了描述根据实施例的用于制造电子器件的工艺的示意性流程图。
图4A至图4J示出了涉及如基于图4所描述的相对应的工艺阶段的产品阶段。
图4A’和图4B’和图4B”分别示出了与图4A和图4B类似的产品阶段，用于解释另外的可能的实施例。
具体实施方式
下面的详细描述参考附图，所述附图通过图示示出了在其中本发明可以被实践的特定细节和实施例。这些实施例足够详细地被描述，以使得本领域技术人员能够实践本发明。其它实施例可以被利用，并且可以进行结构、逻辑和电改变，而不离开本发明的范围。各种实施例不一定是互相排斥的，因为一些实施例可以与一个或多个其它实施例相组合，以形成新的实施例。
根据实施例，用于制造电子器件的方法一般可以包括:提供电子构件，其中所述电子构件中的每个在电子构件的第一构件侧上都具有一个或多个电接触部；提供载体，所述载体具有下部载体基底和在载体基底之上的上表面；以电子构件的第一构件侧把电子构件附着到载体的上表面；提供一个或多个导电端子的组，所述一个或多个导电端子的组分别被分配到电子构件，其中相应的电子构件的电接触部相对应地被电连接到导电端子的相对应地被分配的组中的导电端子；用封装材料来封装电子构件的暴露部，以形成封装；当被附着到载体时，减少电子构件的厚度；以及，可选地，去除载体基底(例如部分地或完全去除载体基底)，使得导电端子作为用于电子器件的外部电连接的接触端子而剩下或者是从外部易得到的。
导电端子可以借助于被形成在载体上的凸出部被提供，如参考图1至图2H在下面进一步描述的那样，或者可以以一种方式被提供，以致延伸穿过贯穿孔或通孔，所述贯穿孔或通孔穿过载体在与电子构件的第一侧上的电接触部对齐的位置处被提供。
在将电子构件放置在载体上之前或之后，载体可以被提供有贯穿孔，其中贯穿孔可以通过刻蚀、钻孔、切割(诸如激光切割)或通过任何其它适当的工艺被形成。如参考图3和图4A至图4J在下面进一步讨论的那样，载体可以被提供有以预定的图案被提供的牺牲部，以致被分配到要被放置并且附着到载体上的电子构件的电接触部，其中贯穿孔可以通过在以其电接触部把电子构件附着到载体的表面之后从载体中去除(例如借助于刻蚀)牺牲部而被形成，所述电接触部与牺牲部对齐。穿过贯穿孔被提供的导电端子可以是导线(wire)，所述导线被引导穿过贯穿孔并且(例如经由焊接)被附着到电接触部。穿过贯穿孔被提供的导电端子也可以借助于电镀工艺被形成在贯穿孔中。
导电端子也可以例如以如上面所描述的方式被形成在载体的横向地在电子构件的外面的区域中。这样的导电端子可以被用来被电导通到被放置在载体的上表面上的电子构件的第二侧(背侧)上的电接触部。
参考图1和图2A至2H，根据用于制造一个或多个电子器件(参见图2H)1的方法，所述电子器件例如是诸如一个或多个半导体互连器件之类的一个或多个电子互连器件、例如一个或多个晶体管(例如包括一个或多个场效应晶体管(例如一个或多个金属氧化物半导体(MOS)晶体管)、一个或多个双极晶体管(例如一个或多个绝缘栅双极晶体管(IGBT)等等)、诸如例如一个或多个功率晶体管和/或一个或多个晶闸管之类的一个或多个功率器件、一个或多个功率放大器器件等等，提供(S100)有多个电子构件2、4，例如为芯片(也被称为管芯)、例如半导体芯片、例如硅芯片的形式的电子构件，所述电子构件2、4中的每个都分别在电子构件的第一电子构件侧(这里是第一芯片侧)14和16上分别具有一个或多个电接触部6、8和10、12，例如源极接触部和栅极接触部(在a的情况下，并且所述电子构件2、4中的每个都在电子构件的第二电子构件侧(这里是第二芯片侧)21,22上分别具有一个或多个电接触部18和20、例如一个或多个漏极接触部(例如在场效应晶体管的情况下)，例如相应的漏极接触部。其它芯片类型可以被使用，例如如上面所描述的具有一个或多个电子互连器件的芯片。在各种实施例中，逻辑芯片或存储器芯片或包括逻辑部和存储器部的芯片可以被提供。
此外，提供(S200)有载体24，所述载体24具有(下部)载体基底26，并且在载体24的(在载体基底26之上的)(上)表面31上具有一个或多个导电端子的组28、30 (这里为一个或多个导电凸出部28，、28，’、28，，，和30，、30，，、30，，，的形式)。在这种情况下，载体基底26是连续的载体基底26，也就是说，它具有连续的材料，例如具有连续带状材料或连续的片状材料。此外，在这种情况下，导电凸出部28，、28，’、28，，，、30，、30，，、30，，，与载体基底26成一体式配置，并且载体基底26具有与被形成在其上的凸出部28 ’、28 ’ ’、28 ’ ’ ’、30，、30，，、30，’’相同的导电材料。载体基底26和/或其上的凸出部28，、28”、28，，，、30，、30’’、30’’’的材料可以例如是金属材料。
凸出部的相应的组28、30被分配到电子构件2和4中的相应的电子构件，其中凸出部的相应的组28、30中的凸出部28’、28’ ’、28’ ’ ’、30’、30’ ’、30’ ’’被布置成如下配置或图案:所述配置或图案分别与在分别被分配的电子构件2和4的第一电子构件侧14、16上的电接触部6、8和10、12的配置或图案配对。
电子构件2、4和凸出部的相对应地被分配的组28、30可以在载体24上相继地被布置成单行，或者可以被布置成具有结构化的图案的阵列，或者可以被布置在任意位置处。
电子构件2和4被放置(S300)，其中这些电子构件的相对应的电接触部6、8和10、12分别与凸出部的相应的组28、30对齐或配对，以从而把相应的电子构件2、4的一个或多个电接触部6、8、10、12与凸出部的相应的组28、30中的相对应的一个或多个导电凸出部28，、28，’、28，，，、30，、30，，、30，，，电连接。在这种情况(参见图2B)下，电子构件2和4例如经由焊接被附着(S400 )到凸出部的相对应的组28、30，其中所述焊接在凸出部28 ’、28 ’ ’、28，，，、30，、30，，、30，，，与电接触部6、8、10和12之间创建相应的焊接层32、34。
如可以从图2C中看出的那样，封装材料33可以被施加，以致封装(S500)电子构件2、4的暴露部36 (包括焊接层32、34)，以在附近形成相对应的封装38。封装材料33可以是介电材料，诸如是:例如用高达95 wt%的二氧化硅和/或铝或其它无机填充物材料来填充的环氧树脂模塑料；用高达95 wt%的二氧化硅和/或铝或其它无机填充物材料来填充的环氧有机硅共聚树脂；玻璃纤维增强环氧层压板(高达90 wt%);填充的和/或未填充的环氧树脂和硅酮的混合物；聚酰亚胺。
相对应地被形成的夹层似包装(package)允许被布置在其上或其中的电子构件2、4以被保护的和安全的方式被进一步处理或加工，借此损坏电子构件2、4的风险被减少，其中所述夹层似包装包括电子构件2、4、从下面支撑、封装和保护电子构件2、4的下部载体24以及从上面封装或覆盖和保护电子构件2、4的封装或封装层38。
如从图2D中可以看出的那样，例如通过在与电子构件2、4的面向载体24的第一侧14、16相对的其第二侧21、22上磨削电子构件2、4，电子构件2、4的厚度被减少(S600)(参见图2D中的厚度方向D)。通过减少电子构件2、4的厚度，封装材料33的厚度并且因而封装38或封装层的厚度经历相对应的厚度减少，其中包括其上的电接触部18、20的电子构件2、4的第二侧21、22将被暴露。电子构件2、4的第二侧21、22的表面和封装38的相对应的表面可以形成公共平面和光滑的表面。
如从图2E中可以看出的那样，在凸出部的组28、30中的一定个(例如一个或多个)的一定个(例如一个或多个)凸出部28’、30’的位置处(这里是，在凸出部的相应的组28、30的一个凸出部28’、30’的位置处，然而其中它也可以是在凸出部的组28、30中的一个或多个的一个或多个凸出部的位置处)，一个或多个相对应的贯穿孔或通孔40、42例如借助于刻蚀或钻孔可以被形成穿过封装38，以从而使在载体24的朝向电子构件2、4的第一侧14、16的那侧或表面31处的相对应的凸出部28’、30’(或者至少其部分)暴露，(S700)。
如从图2F中可以看出的那样，相应的金属化部或金属化层44、46被施加(S800)在电子构件2、4中的每个的第二侧21、22上，所述第二侧21、22电接触被提供在电子构件2、4的所述第二侧21、22上的相对应的一个或多个电接触部18、20。相应的金属化部44、46延伸穿过被分配到相应的电子构件2、4的一个或多个贯穿孔40、42，以从而把被提供在分别被分配的电子构件2、4的第二侧21、22上的一个或多个电接触部18、22与和一个或多个贯穿孔40、42对齐或配对的相对应地被分配的一个或多个凸出部28’、30’电连接。
从而，电子构件2、4与相对应地被分配的导电凸出部28’、28’’、28’’’、30’、30’’、30’’’之间的电连接结构可以被完成或是完整的。相应的金属化部或金属化层44、46可以具有为数十ym至数百μπι的厚度,例如可以在从约ΙΟμπι到约500μηι的范围内，例如在从约25 μ m到400 μ m的范围内，例如在从约50 μ m到300 μ m的范围内，例如在从约75 μ m到200 μ m的范围内，其中金属化部或金属化层44、46可以具有基本上恒定的厚度或者可以具有带有在上面所标识的厚度范围的变化的厚度。
如从图2G中可以看出的那样，在已结构化(例如完全结构化)相应的电子构件2、4与凸出部的相对应地被分配的组28、30中的凸出部28’、28’’、28’’’、30’、30’’、30’’’之间的电连接之后，例如借助于刻蚀或借助于(机械)磨削，载体基底26被(完全)去除(S900)，其中导电凸出部28’、28’’、28’’’、30’、30’’、30’’’作为用于电子器件I的外部电连接的接触端子48，、48，’、48，，，和50，、50，，、50，，，而剩下或是可用的或是从外部易得到的。也就是说，所述接触端子48 ’、48 ’ ’、48 ’ ’ ’和50 ’、50 ’ ’、50 ’ ’ ’是可用的，以允许或提供相应的电子器件I的相对应的电子构件2、4到例如印刷电路板上的例如电子电路中的外部器件的电连接。通过去除载体基底26 (所述载体基底26如上面所提到的那样可以是连续的金属带或连续的金属板)，相应的导通凸出部28’、28’ ’、28’ ’ ’、30’、30’ ’、30’ ’ ’和相对应地相对应的接触端子48’、48’ ’、48’ ’ ’和50’、50’ ’、50’ ’ ’可以以提供意图的单独的电接触或连接结构的方式被彼此电分离。在这个方面，根据想要的电接触或连接结构或电路，凸出部28’、28，’、28，，，、30，、30，，、30，，，以及因而接触端子 48’、48’ ’、48’ ’ ’ 和 50’、50’ ’、50’ ’ ’ 的部分也可以被形成和/或被配置和/或被结构化，以致是彼此电接触的或保持彼此电接触。
在图2G中所示的工艺阶段中，电子构件2、4与经由相应的金属化部44、46被连接到所述电子构件2、4的它们的接触端子48，、48，’、48，，，和50，、50，，、50，，，以及剩下的封装38 —起仍然经由剩下的封装38以机械方式被彼此连接。如从图2H中可以看出的那样，例如借助于切割(例如机械或激光切割)或者锯切或者断裂，经由剩下的封装38在电子构件2、4之间的机械连接可以断裂，以从而使被分配到相应的电子构件2、4的相应的电子器件I个性化(S1000)。
在这个方面，相应的电子器件I可以包括一个或多个电子构件2、4，其中电子构件可以具有相同类型，例如具有半导体芯片类型(例如具有硅芯片类型)或者具有不同的类型。
如从图2H中可以进一步被看出的那样，接触端子48’、48’ ’、48’ ’ ’和50’、50’ ’、50’ ’ ’可以在它们的被暴露的侧上被提供(SllOO)有导电盖52 (例如具有可焊接的材料的导电盖)，以促进到外部器件的电接触，其中所述被暴露的侧背离相对应的电子构件2、4的第一侧。
电子构件(例如电子构件2、4)的最后的厚度可以等于或小于60 μ m。
根据实施例，在已经把诸如芯片之类的电子构件2、4以可以是它们的正面接触部的它们的第一侧接触部(例如它们的接触部6、8、10、12)附着到相对应地被分配的凸出部28’’、28’’’、30’’、30’’’之后，减薄被实现。与该附着相结合，结构化的凸出部通过(多个)电子构件2、4的第一侧接触部(正面接触部)被同时地(电)接触。
载体24可以是诸如结构化的金属载体之类的结构化的连续的载体，并且可以被用作基底部件。首先，第一侧芯片接触部(正面芯片接触部)可以例如经由焊接被连接到凸出部。接下来，芯片的封装可以被实现。接下来，芯片的减薄可以从这些芯片的背面被减薄高达想要的芯片厚度，例如等于或小于60 μπι。接下来，贯穿孔可以被形成在剩下的自由凸出部之上的封装中，也就是说在还没有被连接到芯片接触部的那些凸出部之上的封装中。贯穿孔可以借助于激光切割被形成。接下来，例如具有铜或具有铜合金的接触金属化部可以被并入贯穿孔。接下来，金属载体的(在凸出部以下的)连续的金属层的去除可以被去除，使得凸出部被彼此分离，并且在芯片正面形成分离的连接端子。接下来，这些连接端子可以被提供有可焊接的材料的盖，并且此后可以被个性化。相对应地被制造的电子器件现在可以被连接到电路板。
根据实施例，电子器件或互连器件的完整的制造在晶片级上被实现，借此后端处理可以基本上被省略。
根据实施例，半导体芯片(例如硅芯片)可以用它们的正面接触部(例如源极接触部和栅极接触部)被固定地附着在预结构化的(prestructured)金属板或金属带的凸出部上。另一完整的设备制造也可以例如以如在上面所讨论的方式在晶片级上被提供。在已经(与在(多个)设备上剩下凸出部一起)去除连续的金属带来使得芯片正面上的电连接端子被彼此分离之后，相应的电子器件可以例如经由锯切或激光切割或任何其它适当的分离方式被彼此分离，其中所述(与在(多个)设备上剩下凸出部一起)去除连续的金属带可以借助于刻蚀被实现。
因此，封装块或封装材料的减少的离地(stand-of f)可以被实现，借此增加的设备可靠性可以被实现。此外，这些芯片可以在减少芯片厚度之前被附着到所述芯片载体或芯片载体，借此当减少芯片的厚度时损坏芯片的风险可以被减少。此外，热阻和电阻的减少可以被实现。此外，相应的外壳材料之间的改进的CTE补偿可以被实现。此外，设备可靠性可以被改进。此外，工艺步骤的数目可以被减少。此外，制造工艺可以以更有成本效益的方式被实现。
参考图3和图4A至4J，根据用于制造一个或多个电子器件I (参见图4H或41)的方法，所述一个或多个电子器件I例如是一个或多个电子互连器件、诸如一个或多个半导体互连器件，例如是一个或多个晶体管(例如包括一个或多个场效应晶体管(例如一个或多个金属氧化物半导体(MOS)晶体管)、一个或多个双极晶体管(例如一个或多个绝缘栅双极晶体管(IGBT)等等)、一个或多个功率器件(诸如例如一个或多个功率晶体管和/或一个或多个晶闸管)、一个或多个功率放大器器件等等，提供(S2100)有多个电子构件2、4，例如为芯片、例如硅芯片的形式的电子构件，所述电子构件2、4中的每个都分别在电子构件的第一电子构件侧(这里是第一芯片侧)14和16上分别具有一个或多个电接触部6、8和10、12，例如源极接触部和栅极接触部，并且所述电子构件2、4中的每个都在电子构件的第二电子构件侧(这里是第二芯片侧)21、22上分别具有一个或多个电接触部18和20、例如一个或多个漏极接触部，例如相应的漏极接触部。其它芯片类型可以被使用，例如如在上面所述的具有一个或多个电子互连器件的芯片。在各种实施例中，逻辑芯片或存储器芯片或包括逻辑部和存储器部的芯片可以被提供。
此外，提供(S2200 )有载体24，所述载体24具有下部载体基底26和在载体基底26以下的上表面31。在这种情况下，载体24 (以及相对应地载体基底26)可以是连续的载体24，也就是说，它可以具有连续的材料，例如具有连续的带状材料或连续的片状材料，其中载体24可以具有诸如金属材料之类的导电材料，或者可以具有不导电材料或介电材料(参见图4A)。
电子构件2、4以它们的第一侧14、16被附着到载体24的上表面31 (S2300)。电子构件2、4可以在载体24上相继地被布置成单行，或者可以被布置成具有结构化的图案的阵列，或者可以被布置在任意位置处。
假使载体24具有不导电的材料，贯穿孔50’、50’’、50’’’、52’、52’’、52’’’的组50、52可以穿过载体24 (在其厚度方向D上)被提供在与电子构件2、4的电接触部6、8、10、12对齐的位置50，’、50，，，、52，，、52，，，处，以从而使电接触部6、8、10、12暴露，并且被提供在横向偏移电子构件2、4的位置50’、52’处，(S2400),(参见图4C)。
导电材料28，、28，’、28，，，、30，、30，，、30，，，的组28、30可以被提供在贯穿孔50，、50，’、50，，，、52，、52，，、52，，，内和 / 或穿过这些贯穿孔 50，、50，’、50，，，、52，、52，，、52，，，(参见图4D)，(S2500)，并且例如借助于电镀或者通过焊接，导电端子28，、28”、28，，，、30，、30，，、30，，’中的那些导电端子28，’、28，，，、30，，、30，，，被附着到所述电接触部6、8、10、12，其中那些导电端子28，’、28，，，、30，，、30，，，分别被分配到电子构件2、4的电接触部6、8、10、12并且与这些电接触部6、8、10、12对齐，(图4D)。这些导电端子可以借助于电镀工艺被形成，和/或可以是导线30’ ’、30’ ’ ’。
根据图4D，导电端子28’、30’和被分配到图4D中的左侧电子构件2的电接触部6、8的导电端子28’’、28’’ ’可以借助于电镀工艺被形成，而被分配到图4D中的右侧电子构件4的电接触部10、12的导电端子30’’、30’’’可以具有导线的形式，其中所述导电端子28’、30’可以被提供在可以横向偏移电子构件2、4的那些贯穿孔50’、52’中。
贯穿孔50’、50’’、50’’’、52’、52’’、52’’’可以例如借助于刻蚀被形成。为此，在以预定的图案把电子构件2、4附着在载体24上之前，具有牺牲材料的牺牲部70’、70’ ’、70’ ’ ’、72’、72’ ’、72’ ’ ’的相对应的组70、72可以被布置在载体24中(参见图4A，)，并且电子构件2、4可以以一种方式被附着到载体24，使得电接触部6、8、10、12与牺牲部的分别被对齐的组70、72中的分别被分配的牺牲部70’’、70’’’、72’’、72’’’对齐，(参见图4B’)，其中可以存在横向偏移电子构件2、4的牺牲部70’、71’。
牺牲部70’、70’ ’、70’ ’ ’、72’、72’ ’、72’ ’ ’可以具有机械和/或化学阻力比剩下的载体材料更小的材料，使得这些牺牲部70’、70’ ’、70’ ’ ’、72’、72’ ’、72’ ’ ’借助于例如刻蚀可以从剩下的载体材料中被容易地去除，以从而提供相对应的贯穿孔50’、50’ ’、50’ ’ ’、52，、52，，、52，，，。
不是牺牲部，而是不导电的载体24可以被预提供有导电部80’、80’ ’、80’ ”、82’、82，，、82，，，的组 80、82，所述导电部 80，、80，，、80，，，、82’、82’，、82，，，的组 80,82 以预定的布局或图案被提供在载体24中，并且电子构件2、4可以被附着到载体24的上表面31，其中它们的电接触部6、8、10、12与载体24中的导电部80’、80’’、80’’’、82’、82’’、82’’’中的相对应地被分配的导电部80’’、80’’’、82’’、82’’’对齐并且被附着到这些导电部80’’、80’’’、82’’、82’’’，其中可以存在导电部 80’、80’’、80’’’、82’、82’’、82’’’ 中的横向偏移电子构件2、4的其它导电部80，、82，，(参见图4B，，)。
参考图4E，封装材料33被施加，以致封装(S2600)电子构件2、4的暴露部36，以在附近形成相对应的封装38。封装材料33可以是介电材料，诸如是例如用高达95被％的二氧化硅和/或铝或其它无机填充物材料来填充的环氧树脂模塑料；用高达95 wt%的二氧化硅和/或铝或其它无机填充物材料来填充的环氧有机硅共聚树脂；玻璃纤维增强环氧层压板(高达90 wt%);填充的和/或未填充的环氧树脂和硅酮的混合物；聚酰亚胺。
相对应地被形成的夹层似包装允许被布置在其上或其中的电子构件2、4以被保护的和安全的方式被进一步处理或加工，借此损坏电子构件2、4的危险可以被减少，其中所述夹层似包装包括电子构件2、4、从下面支撑、封装和保护电子构件2、4的(下部)载体24以及从上面封装或覆盖和保护电子构件2、4的(上部)封装或封装层38。
参考图4F，例如通过在与电子构件2、4的面向载体24的第一侧14、16相对的它们的第二侧21、22上磨削电子构件2、4，电子构件2、4的厚度可以被减少(S2700)(参见图4F中的厚度方向D)。通过减少电子构件2、4的厚度，封装材料33的厚度并且因而封装38或封装层的厚度经历相对应的厚度减少，其中包括其上的电接触部18、20的电子构件2、4的第二侧21、22将被暴露。如在上面所提及的那样，在减少电子构件2、4的厚度之后，电子构件2、4的第二表面21、22和封装38的相对应的表面可以形成光滑的和平面的单个表面。
参考图4G，在横向偏移电子构件2、4的那些导电端子80’、82’的位置处，相对应的一个或多个贯穿孔或通孔40、42例如借助于刻蚀或钻孔(在厚度方向D上)被形成穿过封装38，以从而使在载体24的朝向电子构件2、4的第一侧14、16的一侧(或上表面31)处的相对应的导电端子80’、82’(或者至少其部分)暴露(S2800)。
参考图4H，相应的金属化部或金属化层44、46可以被施加(S2900)在电子构件2、4的每个的第二侧21、22上，从而电接触被提供在电子构件2、4的所述第二侧21、22上的相对应的一个或多个电接触部18、20。相应的金属化部44、46延伸穿过被分配到相应的电子构件2、4和横向偏移相应的电子构件2、4的一个或多个贯穿孔40、42，以从而把被提供在分别被分配的电子构件2、4的第二侧21、22上的一个或多个电接触部18、22与相对应地被分配的一个或多个导电端子80’、82’电连接。
从而，电子构件2、4与相对应地被分配的导电端子80，、80，，、80，，，、82’、82’，、82’’’之间的电连接结构可以被完成或是完整的。相应的金属化部或金属化层44、46可以具有为数十ym至数百μ m的厚度,例如可以在从约10 μ m到约500 μ m的范围内，例如在从约25 μ m到400 μ m的范围内，例如在从约50 μ m到300 μ m的范围内，例如在从约75 μ m到200 μ m的范围内，其中金属化部或金属化层44、46可以具有基本上恒定的厚度或者可以具有带有在上面所标识的厚度范围的变化的厚度。
如从图41中可以看出的那样，在已结构化(例如完全结构化)相应的电子构件2、4与导电端子的相对应地被分配的组80,82的导电端子80，、80，，、80，，，、82’、82’，、82，，，之间的电连接之后，例如借助于刻蚀或借助于(机械)磨削，介电载体24的载体基底26可以被去除(S3000)，载体24的薄的上部载体层部90剩下，并且形成具有导电端子80’、80’ ’、80’ ’ ’、82’、82’ ’、82’ ’ ’中的已经借助于电镀被提供的那些导电端子80，、80，，、80，，，、82’的基本上光滑的并且甚至更低的表面91。也就是说，载体24的形成载体基底26的远离电子构件2、4的基本层部被去除，其中只有载体24的在导电端子80’、80’’、80’’’、82’、82’’、82’ ’ ’中的已经借助于电镀被提供的那些导电端子80’、80’ ’、80’ ’ ’、82’的侧面的载体部作为剩下的载体部90而剩下，并且从而针对这些导电端子80’、80’ ’、80’ ’ ’、82’提供横向保护和电隔离。在根据图41的这个配置中，导电端子80’、80’’、80’’’、82’、82’’作为用于电子器件I的外部电连接的接触端子48，、48，’、48，，，和50，、50，，、50，，，而剩下或是可用的或是从外部易得到的。也就是说，所述接触端子48’、48’ ’、48’ ’ ’和50’、50’ ’、50’ ’ ’是可用的，以允许或提供相应的电子器件I的相对应的电子构件2、4到例如印刷电路板上的例如电子电路中的外部器件的电连接。
在图41中所示的工艺阶段中，电子构件2、4与经由相应的金属化部44、46被连接到所述电子构件2、4的它们的接触端子48，、48，’、48，，，和50，、50，，、50，，，以及剩下的封装38 —起仍然经由剩下的封装38和剩下的载体部90以机械方式被彼此连接。
参考图4J，例如借助于切割(例如机械或激光切割)或者锯切或者断裂，经由剩下的封装38和剩下的载体部90在电子部件2、4之间的机械连接可以断裂，以从而使被分配到相应的电子构件2、4的相应的电子器件I个性化(S3100)。
在这个方面，相应的电子器件I可以包括一个或多个电子构件2、4，其中这些电子构件可以具有相同的类型，例如具有半导体芯片类型(例如硅芯片类型)或者具有不同的类型的。如从图4J中可以进一步被看出的那样，接触端子48’、48’’、48’’’、50’中的借助于电镀已经被提供的那些接触端子48’、48”、48’ ”、50’可以在它们的被暴露的侧上被提供(S3200)有导电盖52 (例如具有可焊接的材料的导电盖)，以促进到外部器件的电连接，其中所述它们的被暴露的侧背离相对应的电子构件2、4的第一侧。电子构件(例如电子构件2、4)的最后的厚度可以等于或小于60 μ m。
参考所有上面所讨论的实施例，下面的附加的方面可以(单独地或以任何组合)应用。载体可以具有在至少ΙΟμπι (例如ΙΟμπι至Imm)的范围内的厚度。一个或多个或所有的电子构件可以是芯片，并且芯片可以是硅芯片。此外，封装材料可以是介电材料。此外，减少电子构件的厚度可以包括减少封装或封装材料的厚度。此外，导电端子可以被形成在横向偏移电子构件的区域中的载体上，其中导电端子可以是载体上的导电凸出部中的凸出部。贯穿孔可以在其厚度方向上被形成在封装中，贯穿孔分别与那些导电端子或凸出部配对，以从而使所述导电端子或凸出部暴露，其中所述导电端子或凸出部横向偏移电子构件地被布置。接触金属化部可以被提供，所述接触金属化部延伸穿过贯穿孔，以电接触相对应地被暴露的导电端子或凸出部。接触金属化部可以接触被提供在电子构件的第二侧上的一个或多个电接触部。载体基底可以具有连续的材料。载体可以具有片状材料或带状材料。载体可以具有金属材料。可能是例如衬底的载体可以由陶瓷材料组成，和/或可以是箔，和/或可以是引线框架。借助于焊接(例如扩散焊接)或烧结或纳米胶或导电性胶，相应的电子构件的电接触部可以被附着到导电端子的相应的组，其中导电端子本身可以通过焊接、例如扩散焊接(或相对应的焊接材料)、烧结(或相对应的烧结材料)或纳米胶或导电性胶被提供。一个或多个或所有的电子构件可以具有被提供有以预定的接触图案被布置的多个电接触部的它们的一侧，并且其中载体的端子或凸出部的相对应的组中的导电端子或凸出部分别以对应于接触图案的端子或凸出部图案被布置。在相应的硅芯片的一侧上的电接触部可以包括源极接触部和漏极接触部。相应的芯片的第二侧可以以漏极接触部的形式被提供有电接触部。凸出部可以在背离电子构件的第一侧的一侧上被提供有金属化部。载体可以被提供有分别被分配到一个或多个导电端子的组的一个或多个贯穿孔的组，其中一个或多个导电端子的组被提供穿过载体中的一个或多个贯穿孔的所述组中的分别被分配的贯穿孔，其中(所述)导电端子可以经由电镀工艺被形成穿过所述贯穿孔。载体可以被提供有分别被分配到一个或多个贯穿孔的组的一个或多个牺牲材料部的组，其中在将电子构件附着到载体之后，牺牲部被去除，以从而形成一个或多个贯穿孔的相对应地被分配的组。封装的工艺可以借助于层压被实现，使得封装可以是层压板。封装材料可以是玻璃纤维或碳纤维增强塑料，或者可以是(纯)玻璃组份。封装工艺也可以包括未充满，以实现不同的部分之间(例如(多个)电子构件与载体之间)的腔，其中预未充满(pre-underfilling)也可以被应用。减少工艺可以包括磨削和/或刻蚀和/或激光刻蚀和/或允许材料的适当的去除的任何其它工艺。假使载体剩下，载体可以进一步被处理，例如被完成，例如被镀金。载体基底可以是连续的材料。载体可以具有片状材料或者具有带状材料。载体可以包括导电材料或者具有导电材料。导电端子可以经由电镀工艺穿过(被提供在载体中的)贯穿孔而被形成。
虽然本发明已经参考特定的实施例被特别地示出和描述，但是本领域技术人员应该理解的是，形式和细节的各种改变可以在其中进行，而不离开本发明的如通过所附权利要求所限定的精神和范围。本发明的范围因而通过所附权利要求来指示，并且在权利要求的等同物的含义和范围的范围内的所有改变因此意图被包括。此外，从属权利要求可以不仅回引单独的在前权利要求，而且相应的从属权利要求也可以回引相应的在前权利要求中的任何一个,并且每个从属权利要求也都可以回引独立权利要求和相对应的从属权利要求中的任何一个，使得权利要求的相对应的不同组合在本申请中相对应地被公开。
本发明进一步提供通过应用如这里所述的方法被形成的一个或多个电子器件。
例如，电子器件被提供，所述电子器件包括:载体，所述载体具有下部载体基底和在载体基底之上的上表面；电子构件，所述电子构件中的每个在电子构件的第一构件侧上都具有一个或多个电接触部，其中电子构件以电子构件的第一构件侧被附着到载体的上表面；一个或多个导电端子的组，所述一个或多个导电端子的组分别被分配到电子构件，其中相应的电子构件的电接触部相对应地被电连接到导电端子的相对应地被分配的组中的导电端子；封装材料的封装，所述封装材料的封装用封装来封装电子构件的暴露部。在该电子器件中，载体可以具有在载体的上表面上的一个或多个导电凸出部的组，其中电子构件可以以一种方式被附着到载体的上表面，使得电子构件以其相对应的电接触部被附着到凸出部的相应的组，以从而把相应的电子构件的一个或多个电接触部与相应的组的相对应的一个或多个导电凸出部电连接，其中被附着的凸出部的组提供导电端子的组。此外，在该电子器件中，一个或多个或所有电子构件可以是(电子)芯片。此外，在电子器件中，载体基底和导电凸出部可以具有一体式的结构。
一种电子器件可以被提供，所述电子器件包括:多个电子芯片，所述多个电子芯片具有在其相应的第一侧上的源极接触部和栅极接触部；由连续的载体基底形成的导电载体，金属凸出部从其第一侧延伸，所述金属凸出部被布置成一种结构，以致与在被放置在载体上的多个电子芯片的相应的第一侧上的源极接触部和栅极接触部对齐；在载体的第一侧上的封装层，所述封装层封装芯片；在载体的第一侧上的封装层中的贯穿孔，所述贯穿孔使在载体的第一侧上的凸出部中的相对应的凸出部暴露；封装层上的分离的金属化层，所述分离的金属化层分别不仅电接触穿过贯穿孔的被暴露的凸出部而且电接触在芯片的第二侧上的漏极接触部。在该电子器件中，载体可以是金属板或金属带。
权利要求
1.一种用于制造电子器件的方法，所述方法包括: 提供电子构件，所述电子构件中的每个在所述电子构件的第一构件侧上都具有一个或多个电接触部； 提供载体，所述载体具有下部载体基底和在载体基底之上的上表面； 以电子构件的第一构件侧把电子构件附着到载体的上表面； 提供一个或多个导电端子的组，所述一个或多个导电端子的组分别被分配到电子构件，其中相应的电子构件的电接触部相对应地被电连接到导电端子的相对应地被分配的组中的导电端子； 用封装材料来封装电子构件的暴露部，以形成封装； 减少被附着到载体的电子构件的厚度。
2.根据权利要求1所述的方法，进一步包括: 去除载体基底或完全去除载体，其中导电端子作为用于电子器件的外部电连接的接触端子而剩下或是从外部易得到的。
3.根据权利要求1所述的方法，进一步包括:以一种方式提供载体，以致在载体的上表面上具有一个或多个导电凸出部的组；以及以一种方式将电子构件附着到载体的上表面，以致以电子构件的相对应的电接触部将电子构件附着到凸出部的相应的组，以从而把相应的电子构件的一个或多个电接触部与相应的组中的相对应的一个或多个导电凸出部电连接，其中被附着的凸出部的组提供导电端子的组。
4.根据权利要求1所述的方法，其中， 一个或多个或所有电子构件是芯片。
5.根据权利要求3所述的方法，其中， 载体基底和导电凸出部具有一体式的结构。
6.根据权利要求1所述的方法，其中， 减少电子构件的厚度包括减少封装材料的厚度。
7.根据权利要求1所述的方法，进一步包括: 在载体上在横向偏移电子构件的 区域中形成导电端子。
8.根据权利要求3所述的方法，其中， 凸出部包括横向偏移电子构件地被布置的导电凸出部。
9.根据权利要求7所述的方法，进一步包括: 在封装中在其厚度方向上形成贯穿孔，其中贯穿孔分别与横向偏移电子构件地被布置的那些导电端子配对，以从而使那些导电端子暴露。
10.根据权利要求8所述的方法，进一步包括: 在封装中在其厚度方向上形成贯穿孔，其中贯穿孔分别与横向偏移电子构件地被布置的那些导电凸出部配对，以从而使那些导电凸出部暴露。
11.根据权利要求9所述的方法，其中， 接触金属化部被提供，所述接触金属化部延伸穿过贯穿孔，以电接触相对应地被暴露的导电端子。
12.根据权利要求10所述的方法，其中，接触金属化部被提供，所述接触金属化部延伸穿过贯穿孔，以电接触相对应地被暴露的导电凸出部。
13.根据权利要求11所述的方法，其中， 接触金属化部接触被提供在电子构件的第二侧上的一个或多个电接触部。
14.根据权利要求3所述的方法，其中， 一个或多个或所有电子构件具有它们的被提供有以预定的接触图案被布置的多个电接触部的一个侧，并且其中载体的凸出部的相对应的组中的凸出部以对应于接触图案的凸出部图案被布置。
15.根据权利要求3所述的方法，其中， 凸出部在背离电子构件的第一侧的一侧上被提供有金属化部。
16.根据权利要求1所述的方法，进一步包括: 向载体提供分别被分配到一个或多个导电端子的组的一个或多个贯穿孔的组，其中一个或多个导电端子的组被提供穿过载体中的一个或多个贯穿孔的所述组中的分别被分配的贯穿孔。
17.根据权利要求16所述的方法，进一步包括: 向载体提供分别被分配到一个或多个贯穿孔的组的一个或多个牺牲材料部的组，其中在将电子构件附着到载体之后， 牺牲部被去除，以从而形成一个或多个贯穿孔的相对应地被分配的组。
18.一种用于生产电子器件的方法，所述方法包括: 提供由连续的载体基底形成的导电载体，金属凸出部从其第一侧延伸，所述金属凸出部被布置成一种结构，以致与要被放置在载体上的多个电子芯片的相应的第一侧上的源极接触部和栅极接触部配对； 以芯片的相应的第一侧将芯片放置在载体上，其中源极接触部和栅极接触部与相对应的凸出部对齐； 在载体的第一侧上提供封装层，以从而封装芯片； 减少在载体的第一侧上的芯片的厚度，其包括相对应地减少在载体的第一侧上的封装层的厚度； 在载体的第一侧上的封装层中提供贯穿孔，以使在载体的第一侧上的凸出部中的相对应的凸出部暴露； 在封装层上提供分离的金属化层，所述分离的金属化层分别不仅电接触穿过贯穿孔的被暴露的凸出部而且电接触在芯片的第二侧上的漏极接触部。
19.根据权利要求18所述的方法，进一步包括: 至少部分地或完全去除载体基底。
20.一种用于制造电子器件的方法，所述方法包括: 提供电子构件，所述电子构件中的每个在所述电子构件的第一构件侧上都具有一个或多个电接触部； 提供载体，所述载体具有下部载体基底和在载体基底之上的上表面，并且具有穿过载体从上表面延伸到相对应的相对的下表面的一个或多个牺牲部的组； 以一种方式用电子构件的第一构件侧将电子构件附着到载体的上表面，以致分别被分配到一个或多个牺牲部的组，并且其中相应的电子构件的一个或多个电接触部与一个或多个牺牲部的分别被分配的组中的一个或多个牺牲部对齐； 把一个或多个牺牲部的组中的牺牲部从载体中去除，以从而在载体中形成一个或多个贯穿孔的相对应地被分配的组； 提供穿过一个或多个贯穿孔的组中的贯穿孔的导电端子，其中导电端子电接触相对应的电子构件的相对应的电接触部； 用封装材料来封装电子构件的暴露部，以形成封装；以及 去除载体基底或载体，其中导电端子作为用于电子器件的外部电连接的接触端子而剩下或是从外部易得到的。
21.根据权利要求20所述的方法，进一步包括: 减少被附着到载体的电子构件的厚度。
22.一种电子器件，其包括: 载体，所述载体具有下部载体基底和在载体基底之上的上表面； 电子构件，所述电子构件中的每个在所述电子构件的第一构件侧上都具有一个或多个电接触部，其中电子构件以电子构件的第一构件侧被附着到载体的上表面； 一个或多个导电端子的组，所述一个或多个导电端子的组分别被分配到电子构件，其中相应的电子构件的电接触部相对应地被电连接到导电端子的相对应地被分配的组中的导电端子； 封装材料的封装，所述封装材料用封装来封装电子构件的暴露部。
23.根据权利要求22所述的电子器件， 其中，载体具有在载体的上表面上的一个或多个导电凸出部的组；并且其中，电子构件以一种方式被附着到载体的上表面，使得电子构件以电子构件的相对应的电接触部被附着到凸出部的相应的组，以从而把相应的电子构件的一个或多个电接触部与相应的组中的相对应的一个或多个导电凸出部电连接，其中被附着的凸出部的组提供导电端子的组。
24.根据权利要求23所述的电子构件，其中， 一个或多个或所有电子构件是芯片。
25.根据权利要求23所述的电子构件，其中， 载体基底和导电凸出部具有一体式的结构。
26.一种电子器件，其包括:` 多个电子芯片，所述多个电子芯片在所述多个电子芯片的相应的第一侧上具有源极接触部和栅极接触部； 导电载体，所述导电载体由连续的载体基底被形成，金属凸出部从其第一侧延伸，所述金属凸出部被布置成一种结构，以致与被放置在载体上的多个电子芯片的相应的第一侧上的源极接触部和栅极接触部对齐； 在载体的第一侧上的封装层，所述封装层封装芯片； 在载体的第一侧上的封装层中的贯穿孔，所述贯穿孔使在载体的第一侧上的凸出部中的相对应的凸出部暴露； 封装层上的分离的金属化层，所述分离的金属化层分别不仅电接触穿过贯穿孔的被暴露的凸出部而且电接触在芯 片的第二侧上的漏极接触部。
全文摘要
本发明涉及器件和用于制造电子器件的方法。用于制造电子互连器件的方法被描述，其中所述方法包括提供电子构件，所述电子构件中的每个在电子构件的第一构件侧上都具有一个或多个电接触部；提供载体，所述载体具有载体基底并且具有在载体基底的表面上的一个或多个导电凸出部的组；以电子构件的相对应的接触部将电子构件附着到凸出部的相应的组，以从而把相应的芯片的一个或多个电接触部与相应的组的相对应的一个或多个导电凸出部电连接；用封装材料来封装电子构件的暴露部，以形成封装。
文档编号H01L23/485GK103187375SQ201210582040
公开日2013年7月3日 申请日期2012年12月28日 优先权日2011年12月30日
发明者E.菲伊古特, J.马勒 申请人:英飞凌科技股份有限公司