专利名称：一种分裂栅型沟槽功率mos器件的制作方法
技术领域：
一种分裂栅型沟槽功率MOS器件技术领域[0001]本实用新型涉及MOS器件版图边缘设计领域，具体涉及一种应用在低、中压器件中沟槽结构同终端结构连通的分裂栅型沟槽功率MOS器件。
背景技术：
[0002]在20世纪九十年代，功率沟槽MOS场效应晶体管(Power Trench MOSFET)的发展和工业化技术的主要研究方向，主要在最小化低压功率器件的正向导通电阻(Ron)。今天， 功率沟槽MOS器件的结构已经适用于大多数功率MOSFET的应用中，并且器件的特性不断地接近硅材料的一维限制(表述了器件漂移区特征导通电阻和关断态时击穿电压的理论关系)。降低表面电场REduced SURface Field(RESURF)技术的提出，可以令击穿电压为600V 的功率沟槽MOS器件超过硅材料的一维限制。接着依据RESURF的工作原理，又出现分裂栅型沟槽(Split-Gate Trench) MOSFET器件结构,可以在等比例缩小的30V左右的低压下超过硅材料的一维限制。因此，分裂栅型沟槽MOS器件在低、中压(2(T200V)范围内，拥有较低的正向导通电阻，占有明显的优势。[0003]但是，当前的分裂栅型沟槽MOSFET器件版图中的边缘处设计仍然存在问题，从结构上需要多次工艺和多块光刻板来配合完成，但是仍很难保证器件终端的承受电压，不仅增加了器件的制作成本，还降低了器件的工作可靠性。[0004]公开号为US8013391B2 的美国专利《Power Semiconductor Devices With Trenched Shielded Split Gate Transistor And Methods Of Manufacture》，公开了分裂栅型沟槽功率MOS器件的元胞结构设计及器件版图布局设计(图27)。器件版图边缘设计原则为有源区中的沟槽同终端保护环平行时，两者间距与元胞内台面宽度等距；终端保护环为弧线时，有源区中的沟槽同终端保护环最近距离，为元胞内台面的半个宽度。该器件存在的问题是，器件容易发生提前击穿，且击穿点发生在最外侧元胞同终端保护环之间最近的位置。发明内容[0005]本实用新型的目的在于提供一种有效提高击穿电压的分裂栅型沟槽功率MOS器件。[0006]本实用新型的目的是这样实现的[0007]分裂栅型沟槽功率MOS器件，有源区中沟槽结构同终端结构连通，有源区中的台面是两端为半圆形的长条结构，半圆形的直径同台面宽度相同。[0008]分裂栅型沟槽功率MOS器件的终端保护环和分裂栅型沟槽功率MOS器件的元胞结构在同一层光刻板。[0009]本实用新型的有益效果在于[0010]本实用新型中分裂栅沟槽功率MOS器件为沟槽包围台面结构，这样可以保证器件的有源区台面结构一致，优化器件内台面结构中的电场分布，从而整体上提高分裂栅型沟槽功率MOS器件的击穿电压。
[0011]图I为已经公开的分裂栅型沟槽MOS功率器件版图的边缘结构示意图；[0012]图2为图I中的A-A'区域对应的三维模型；[0013]图3本实用新型公开的分裂栅型沟槽MOS功率器件的版图边缘结构示意图；[0014]图4图3中的B-B'区域对应的三维模型；[0015]图5图3中的C-C'横截面示意图；[0016]图6本实用新型与已有发明结构的击穿电压仿真曲线对比示意图；[0017]图7本实用新型与已有发明硅体内最大电场强度分布对比示意图；[0018]图8本实用新型与已有发明硅体内最大碰撞电离率分布对比示意图。
具体实施方式
[0019]
以下结合附图对本实用新型做进一步描述[0020]本实用新型提出了分裂栅型沟槽功率MOS器件版图边缘设计，特别设计器件元胞中沟槽结构同终端结构连通，且有源区中台面结构为两端等直径半圆的长条结构。在不增加工艺步骤及光刻板的同时，节省了工艺步骤，保证器件的击穿电压，提高了器件的工作可靠性。[0021]在分裂栅型沟槽功率MOS器件的研究中发现，当沟槽深度一定时，分裂栅型沟槽功率MOS器件的击穿电压主要受器件有源区沟槽的间距影响。传统分裂栅MOS器件，为台面包围沟槽结构，在器件的拐角处，由于终端沟槽同有源区沟槽间距变化较大(如图I所示)， 直接影响台面中电场分布的平坦化，从而降低分裂栅型沟槽MOS器件的击穿电压。而本实用新型中分裂栅沟槽功率MOS器件为沟槽包围台面结构，这样可以保证器件的有源区台面结构一致，优化器件内台面结构中的电场分布，从而整体上提高分裂栅型沟槽功率MOS器件的击穿电压。[0022]本实用新型中设计特点为器件元胞中沟槽结构同终端结构连通，且有源区中台面结构为两端等直径半圆的长条结构，具体参照图3所示。[0023]图3结构，包括301终端沟槽结构、302有源区沟槽结构、303台面结构，且301同 302连通。以C-C'为截线，其横截面示意图如图5所示。包括栅引出电极501、栅电极下部悬浮多晶硅电极502、厚氧化层503、栅电极连接金属504、源电极505、漂移区(N-) 506、漏电极507。[0024]图6给出了本实用新型(C)与已有发明(B)器件结构击穿电压模拟仿真的对比曲线。从图中可以看出，同样纵向器件结构参数的情况下，本实用新型结构击穿电压可以达到 118V，而已有发明结构击穿电压为59V。[0025]图7给出了本实用新型(C)与已有发明(B)器件结构硅体内最大电场分布情况对比。由图中可见，本实用新型(C)器件结构硅体中电场分布均匀，电场强度随着靠近厚氧而平缓增大；已有实用新型(B)器件结构硅体中电场强度分布为两个峰值，因此导致器件在高压条件下，提前击穿。[0026]图8给出了本实用新型(C)与已有发明(B)器件结构硅体内最大碰撞电离率分布对比。由图可见，本实用新型(C)器件结构硅体漂移区中碰撞电离率分布较为均匀；已有发明(B)器件结构硅体中碰撞电离率主要集中在器件沟道和漂移区衔接的PN结处，且电离率较强，令器件提前发生雪崩击穿。[0027]分裂栅型沟槽功率MOS器件版图边缘设计终端。其特征在于有源区中沟槽结构同终端结构连通，有源区中台面结构为两端等直径半圆的长条结构，两端半圆直径同台面宽度相同。对比仿真的器件结构示意图如图4所示，具体结构参数为沉底厚度7. Ιμπι，η 型杂质浓度为I. 23 X IO1Vcm3 ;沟道区厚度为O. 5 μ m，ρ型杂质浓度为I. 2 X IO1Vcm3 ；Ν+源区为O. 3 μ m,杂质浓度为1.0X IO2Vcm3 ;沟槽深度为7. 4 μ m，其中厚氧厚度为O. 8 μ m，栅氧厚度为400A;元胞间距为5. 6 μ m，台面宽度为I. 3 μ m ;元胞同终端保护环接触处半圆直径为 I. 3 μ m。[0028]上述为本实用新型特举之实施例，并非用以限定本实用新型。本实用新型提供分裂栅型沟槽功率MOS器件版图边缘设计同样适用于普通超结结构器件以及它们的变体。在不脱离本实用新型的实质和范围内，可做些许的调整和优化，本实用新型的保护范围以权利要求为准。
权利要求1.一种分裂栅型沟槽功率MOS器件，其特征在于有源区中沟槽结构同终端结构连通，有源区中的台面是两端为半圆形的长条结构，半圆形的直径同台面宽度相同。
2.根据权利要求I所述的一种分裂栅型沟槽功率MOS器件，其特征在于所述分裂栅型沟槽功率MOS器件的终端保护环和分裂栅型沟槽功率MOS器件的元胞结构在同一层光刻板。
专利摘要本实用新型涉及MOS器件版图边缘设计领域，具体涉及一种应用在低、中压器件中沟槽结构同终端结构连通的分裂栅型沟槽功率MOS器件。本实用新型的分裂栅型沟槽功率MOS器件，有源区中沟槽结构同终端结构连通，有源区中的台面是两端为半圆形的长条结构，半圆形的直径同台面宽度相同。本实用新型中分裂栅沟槽功率MOS器件为沟槽包围台面结构，这样可以保证器件的有源区台面结构一致，优化器件内台面结构中的电场分布，从而整体上提高分裂栅型沟槽功率MOS器件的击穿电压。
文档编号H01L29/78GK202816955SQ20122046721
公开日2013年3月20日 申请日期2012年9月14日 优先权日2012年9月14日
发明者王颖, 胡海帆, 焦文利 申请人:哈尔滨工程大学