专利名称：半导体装置的制作方法
技术领域：
本发明涉及半导体装置，特别涉及在通过切割将半导体晶片分割为单个的半导体芯片时，谋求防止残留在半导体芯片端部的划片TEG焊盘的切断残渣部与接合线等发生短路的半导体装置。
背景技术：
近年来，半导体装置随着微细化的发展而谋求高集成化和高密度化，并且具备各种电路功能等的高功能化的发展也非常显著。在这样的发展中，为了监控工艺且分析不良等，能够准确地掌握基本器件和基本电路的特性的评估元件即试验元件组(TEG)的作用是不可或缺的。随着半导体装置的高密度化和高功能化，TEG的个数趋于增加。所述TEG在半导体基板内占有相应的面积，在半导体晶片状态下的用于评估基本特性的TEG因为在半导体晶片制作完的时刻得到评估数据，所以在该时刻能够实现该评估目的。因此，通过在因半导体基板被切割为单个的半导体芯片而消失的划片槽上设置上述用途的TEG，能够谋求半导体基板的有效利用。下面，将设置在划片槽上的TEG称为划片TEG，并对其进行说明。如前所述，完成了前工序的半导体晶片通过切割划片槽而被分割为单个的半导体芯片。即划片槽的作用在于直到制作完半导体晶片使各半导体芯片一体化，之后划片槽成为通过切割被切断除去的区域。因此，划片槽 优选为处于宽度尽可能窄的状态，但是划片TEG的采用，使划片槽的宽度趋于增大。在下面的专利文献I中，通过尽量使划片TEG最上层的划片TEG焊盘与基底形成区域重叠，谋求缩小划片TEG在划片槽内所占有的面积。另外，在专利文献2中公开了利用掩模对准标记来防止划片TEG增大的内容。在专利文献3中公开了一种特殊情况，为了减少前工序完成后的半导体器件的高频特性与后工序完成后的半导体器件的高频特性之差，并且为了维持成品的电特性等的可靠性，废除划片TEG以减小划片槽宽度的内容。专利文献1:(日本)特开2003-332397号公报专利文献2:(日本)特开平08-138999号公报专利文献3:(日本)特开2006-120896号公报如上所示，专利文献1，2公开了尽量减小划片TEG的大小，以谋求有效利用半导体基板的内容。即使在该情况下，划片TEG最上层的划片TEG焊盘也需要规定的大小。这是因为需要在划片TEG焊盘上适当地抵接具有规定剖面积的特性测量用探针。其结果，如前所述，为了有效利用半导体基板而将划片槽的宽度尽量设计得狭窄，所以，如图4 (A)的划片槽附近的主要部分的放大俯视图所示，划片TEG焊盘33在垂直于划片槽31的方向上的宽度被扩展至划片槽31的宽度。例如，划片TEG焊盘在垂直于划片槽31方向上的宽度被设定为划片槽宽度的90%以上。划片TEG焊盘33由铝(Al)等所构成的金属薄膜形成。其膜厚通常为Iym左右，但是在流有较大电流的功率类器件等情况下，其膜厚为数ym左右。划片TEG焊盘33成为TEG特性测量用焊盘，配置在多层配线的最上层未被钝化膜覆盖。图4 (A)表示器件形成区域32及形成在该器件形成区域32的器件焊盘34。器件形成区域32被钝化膜40覆盖。在钝化膜上形成使该器件焊盘34的一部分露出的钝化膜40的开口部40a。如图4 (A)所示，划片槽31形成在上下器件形成区域32之间，在该划片槽31的一部分区域配置划片TEG形成区域51。从划片槽上除去钝化膜40。这是因为由氮化硅膜等形成的钝化膜40硬且脆，在切割时因应力而容易产生裂纹。在该划片TEG形成区域51的表面上形成多个划片TEG焊盘33，但在图4 (A)中因为只要理解本发明的要旨即可，所以在一个划片TEG形成区域51只表示一个划片TEG焊盘33，以谋求简化。图4 (B)是图4 (A)的A-A线剖面图，划片TEG焊盘33经由埋设在形成于层间绝缘膜37中的通路孔的由钨(W)等形成的插头电极35，与下层电极36连接。需要说明的是，划片TEG焊盘33经由通路孔直接与下层电极36连接的情况也较多。下层电极36以与划片TEG焊盘33相同的大小形成在层间绝缘膜38上。图4 (C)是图4 (A)的B-B线剖面图。划片TEG焊盘33在同一的层间绝缘膜37上与器件焊盘34相对而形成。图4 (D)是图4 (A)的C-C线剖面图。完成了前工序的半导体晶片50形成有多个半导体芯片。各半导体芯片通过测试仪判断其电特性的好坏，并 且通过划片TEG收集到处理数据后，沿着划片槽31被切割，分割为单个的半导体芯片52，图5 (A)为该半导体芯片52的划片槽31附近的主要部分的俯视放大图。切割宽度虽由切割刀的宽度来决定，但要窄于划片槽31的宽度。这是因为如果切割宽度为划片槽31的整个宽度，则切割时应力和变形波及器件形成区域32，从而存在对器件特性等造成恶劣影响的危险。其结果为如图4所示，在被分割的半导体芯片52的端部，划片TEG焊盘33的一部分被切割而残留。该划片TEG焊盘33的切断残渣部33a与切割区域相邻，所以如图5 (A)的D-D线剖面图即图5 (B)所示，基底区域的层间绝缘膜37成为因切割而产生变形的变形层39。因此，切断残渣部33a被切割而残留在因各种应力而容易遭破坏的不稳定的变形层39上。而且，划片TEG焊盘33的切断残渣部33a因为从切割区域向器件形成区域32方向延伸的宽度较窄，所以不能以足够的面积与成为基底区域的层间绝缘膜37接合。因此，在因切割而产生变形的不稳定的变形层39上，以狭窄的宽度残留的划片TEG焊盘33的切断残渣部33a即使施加有较小的力也易于从半导体芯片50的端部剥落。特别在功率类器件的情况下，与如前所述的器件焊盘34同样，划片TEG焊盘33的膜厚也较厚，为数μ m,所以划片TEG焊盘33的切断残渣部33a与普通膜厚的划片TEG焊盘33的情况相比，对不稳定的变形层39施加较大的力。其结果为，划片TEG焊盘33的切断残渣部33a与普通膜厚即I μ m左右的划片TEG焊盘33的情况相比，易于从半导体芯片52的端面剥落。因此，在后工序中通过金线等引线接合半导体芯片52的器件焊盘34与引线框等之间时，如图6 (A)及其F-F线剖面图即图6 (B)所示，从半导体芯片52端部剥落的划片TEG焊盘33的切断残渣部33a成为须状铝片，有时会与接合线41和在钝化膜40的开口部40a露出其一部分的器件焊盘34接触。从半导体芯片52端部剥落的划片TEG焊盘33的切断残渣部33a有时使不同的接合线41彼此、不同的器件焊盘34彼此，或者接合线41与器件焊盘34发生短路，或者使它们处于易于发生短路的状态。其结果，使已制作完的半导体装置的产量降低，在长期可靠性方面出现问题。于是，防止该划片TEG焊盘33的切断残渣部33a从半导体芯片52的端部剥落而成为须状的铝片并引发各种问题成为课题。
发明内容
本发明的半导体装置的特征在于，包括:具有多个器件焊盘的半导体芯片、被切割而残留在所述半导体芯片的端部且从该端部被剥落的划片TEG焊盘的切断残渣部、与所述器件焊盘连接的接合线，所述切断残渣部不直接或者经由所述结合线使相邻的所述器件焊盘之间发生短路。而且，本发明的半导体装置的 特征在于，所述器件焊盘被钝化膜覆盖，该钝化膜具有使该器件焊盘的一部分露出的开口部，所述划片TEG焊盘未被所述钝化膜覆盖。而且，本发明的半导体装置的特征在于，所述划片TEG焊盘由多个长方形焊盘构成，多个该长方形焊盘在分割为所述半导体芯片之前的半导体晶片的划片槽内向器件形成区域方向延伸而形成。而且，本发明的半导体装置的特征在于，所述通路孔内埋设插入电极。而且，本发明的半导体装置的特征在于，所述划片TEG焊盘具有多个突出部，多个该突出部在分割为所述半导体芯片之前的半导体晶片的划片槽内向器件形成区域方向延伸。而且，本发明的半导体装置的特征在于，所述突出部的一部分构成所述切断残渣部。而且，本发明的半导体装置的特征在于，所述切断残渣部的长度小于相邻的所述器件焊盘上的所述钝化膜开口部的端部彼此之间的间隔。另外，本发明的半导体装置的特征在于，所述半导体芯片为功率类器件。根据本发明的半导体装置，能够防止划片TEG焊盘的切断残渣部从半导体芯片的端部剥落而使接合线等发生短路，或者降低发生短路的概率。
图1 (A) (D)是本发明实施方式中形成在半导体晶片的划片槽上的划片TEG焊盘和器件焊盘的主要部分的俯视放大图及剖面放大图；图2 (A) (C)是本发明实施方式中半导体芯片的划片TGB焊盘的切断残渣部、器件焊盘的主要部分的俯视放大图、剖面放大图，以及表示附着在被引线接合的器件焊盘附近的剥落的划片TEG焊盘切断残渣部的主要部分的俯视放大图；图3 (A)、(B)是表示本发明实施方式变形例的划片TEG焊盘形状的主要部分的俯视放大图4 (A) (D)是现有例中形成于半导体晶片的划片槽上的划片TEG焊盘和器件焊盘的主要部分的俯视放大图及剖面放大图；图5 (A) (C)是现有例中半导体芯片的划片TEG焊盘的切断残渣部和器件焊盘的主要部分的俯视放大图和剖面放大图；图6 (A)、(B)是表示现有例中附着在被引线接合的器件焊盘上的剥落的划片TEG焊盘的切断残渣部主要部分的俯视放大图及剖面放大图。附图标记说明I划片槽；2器件形成区域；3划片TEG焊盘；3b长方形焊盘；3a切断残渣部；4器件焊盘；5插入电极；6下层电极；7，8层间绝缘膜；9变形层；10接合线；11划片TEG形成区域；40 钝化膜；40a开口部；42半导体基板；60 半导体晶片；62 半导体芯片；51划片TEG形成区域；53，54划片TEG焊盘；53b，54b 突出部；31划片槽；32器件形成区域；33划片TEG焊盘；33a切断残渣部；34器件焊盘；35插入电极；36下层电极；37，38层间绝缘膜；39变形层；41接合线；43变形层；50半导体晶片；51划片TEG形成区域；52半导体芯片。
具体实施例方式下面，参照图1和图2说明本发明的实施方式。图1 (A)是在半导体晶片60中的划片槽I附近的主要部分的俯视放大图，大致表示在被两个器件形成区域2夹在中间的划片槽I内形成的划片TEG形成区域11、该划片TEG形成区域11上的划片TEG焊盘3和形成于器件形成区域2的器件焊盘4的配置关系。虽然在划片TEG形成区域11上形成有多个划片TEG焊盘3，但如前所述，只要能够明白本发明的要旨即可，所以将其中的一个划片TEG焊盘3作为多个细长的长方形焊盘3b的集合体进行表示。本实施方式的特征与图4 (A)所示的四角形的现有结构不同，不同点在于划片TEG焊盘3构成为平行于划片槽I的方向的边长短的细长长方形焊盘3b的集合体。图1 (B)是图1 (A)的A-A线剖面图。构成划片TEG焊盘3的多个长方形焊盘3b经由形成于层间绝缘膜7中埋设多个通路孔的由钨(W)等形成的插入电极5，与形成于层间绝缘膜8上的同一的下层电极6连接。即构成划片TEG焊盘3的多个长方形焊盘3b经由下层电极6相互电连接。需要说明的是，也可以使长方形焊盘3b与下层电极电极6不经由插入电极5而经由通路孔直接连接。图1 (C)是图1 (A)的B-B线剖面图。划片TEG焊盘3与器件焊盘4在由同一平面形成的层间绝缘膜7上相对而形成。它们的膜厚与膜质也相同。图1 (D)是图1 (A)的C-C线剖面图。多个长方形焊盘3b彼此之间被层间绝缘膜7覆盖，并构成划片TEG形成区域11的一部分。半导体晶片60形成有多个半导体芯片。各半导体芯片的器件特性通过使探针抵接在各自的器件焊盘4上来测量。同样地，通过划片TEG焊盘3测量TEG特性。虽然划片TEG焊盘3由被分割为多个长方形焊盘3b构成，但是如前所述，通过下层电极6分别被电连接。 因此，即使在测量电流较大的情况下，也通过将前端被加工成平坦的探针抵接在被分割的各个长方形焊盘3b上，能够测量评估TEG特性。而且，即使探针的整体未与任一个长方形焊盘3b接触，因为该长方形焊盘3b经由多个插入电极5与同一的下层电极6连接，所以在测量评估上不会出现问题。图2 (A)是表示一个半导体芯片62在划片槽I附近区域的主要部分的俯视放大图，该半导体芯片62是所述半导体晶片60在划片槽I区域通过切被切断为多个半导体芯片中的一个，其中表示有多个因切割而残留的长方形焊盘3b的切断残渣部3a。如该图所示，切断残渣部3a的从该半导体芯片62端部向器件形成区域2方向延伸的宽度及沿半导体芯片62端部的宽度均小于相邻的器件焊盘4上的钝化膜40的开口部40a的端部彼此之间的间隔。图2 (B)是图2 (A)的A-A线剖面图。在成为半导体芯片端面的切割切断面上所露出的层间绝缘膜7内，与现有结构同样地形成有切割时变形的变形层9。因此，长方形焊盘3b的切断残渣部3a以较小的接触面积配置在上述的不稳定的变形层9上，所以在后续工序中即使施加有较小的应力，切断残渣部3a也有可能从下层的层间绝缘膜7被剥落。图2 (C)大致表示在器件焊盘4上引线接合有金线等接合线10的状态。虽然省略了包括接合线10的剖面图，但是与现有例的图6 (B)相同。与图6的不同之处在于，从层间绝缘膜7被剥落的切断残渣部3a的长度小于相邻的器件焊盘4上的钝化膜40的开口部40a的端部彼此之间的间隔。其结果，从半导体芯片62端部的具有变形层9的层间绝缘膜7被剥落的切断残渣部3a即使与一根接合线10接触或者与从钝化膜40的开口部40a露出的一个器件焊盘4接触，也因为整体的长度小于钝化膜4 0的开口部40a的端部彼此之间的间隔，所以切断残渣部3a不会横跨接合线10之间、器件焊盘4之间或者接合线10与器件焊盘4之间而接触。因此，能够解决现有技术中存在的对半导体装置的产量及长期可靠性带来影响之类的问题点。在本实施方式中，通过切割划片槽I将半导体晶片60分割为多个半导体芯片62时，使残留在半导体芯片60端部的长方形焊盘3的切断残渣部3a的长度小于相邻的器件焊盘4上的钝化膜40的开口部40a的端部彼此之间的间隔，由此能够谋求解决现有技术中在产量和长期可靠性上存在的问题。因此，只要划片TEG焊盘3的形状形成为切割时所产生的切断残渣部3a的长度小于相邻的器件焊盘4上的钝化膜40的开口部40a的端部彼此之间的间隔即可。作为本实施方式的变形例，图3 (A)表示划片TEG焊盘53，图3 (B)表示划片TEG焊盘54，划片TEG焊盘53，54均形成为从宽度较大的主体部分突出有突出部53b，54b。突出部53b，54b经由埋设在形成于其下的层间绝缘膜7中的通路孔的由钨(W)形成的插入电极5与下层电极6连接。其结果，划片TEG焊盘53，54的整体面积增大，有利于大电流流动。通过切割划片槽1，切断划片TEG焊盘53，54的所有主体部分和突出部53b，54b的一部分。由被切割残留的突出部53b，54b形成的未图示的切断残渣部的长度被设计为小于相邻的器件焊盘4的钝化膜40的开口部40a端部彼此之间的间隔。只要能够使切断残渣部的长度小于相邻的器件焊盘4上的钝化膜40的开口部40a端部彼此之间的间隔，作为变形例就不限于图3 (A)和图3 (B)0例如，也可以具有从划片TEG焊盘主体部分突出的半圆状、半椭圆状等的突出部。需要说明的是，即使在采用单层配线结构而不采用多层配线结构的功率类器件的情况下，通过使划 片TEG焊盘形成为与图3 (A)等相同的形状，也能够获得同样的效果。
权利要求
1.一种半导体装置，其特征在于，包括: 半导体芯片，其具有多个器件焊盘； 划片TEG焊盘的切断残渣部，其被切割而残留在所述半导体芯片的端部，且从该端部被剥落； 接合线，其与所述器件焊盘连接； 所述切断残渣部不直接或者经由所述接合线使相邻的所述器件焊盘之间发生短路。
2.如权利要求1所述的半导体装置，其特征在于，所述器件焊盘被钝化膜覆盖，该钝化膜具有使该器件焊盘的一部分露出的开口部，所述划片TEG焊盘未被所述钝化膜覆盖。
3.如权利要求2所述的半导体装置，其特征在于，所述划片TEG焊盘由多个长方形焊盘构成，多个该长方形焊盘在分割为所述半导体芯片之前的半导体晶片的划片槽内向器件形成区域方向延伸而形成。
4.如权利要求3所述的半导体装置，其特征在于，多个所述长方形焊盘经由在该长方形焊盘的下层层间绝缘膜中形成的通路孔与同一下层电极连接。
5.如权利要求4所述的半导体装置，其特征在于，所述通路孔内埋设有插入电极。
6.如权利要求2所述的半导体装置，其特征在于，所述划片TEG焊盘具有多个突出部，多个该突出部在分割为所述半导体芯片之前的所述半导体晶片的划片槽内向器件形成区域方向延伸。
7.如权利要求6所述的半导体装置，其特征在于，所述突出部的一部分构成所述切断残渣部。
8.如权利要求3或7所述的半导体装置，其特征在于，所述切断残渣部的长度小于相邻的所述器件焊盘上的所述钝化膜开口部的端部彼此之间的间隔。
9.如权利要求1至8中任一项所述的半导体装置，其特征在于，所述半导体芯片为功率类器件。
全文摘要
一种半导体装置，能够防止划片TEG焊盘的切断残渣部从半导体芯片的端部剥落而使接合线之间、器件焊盘之间或者接合线与器件焊盘之间发生短路。由在划片槽(1)内向器件形成区域(2)的方向延伸的多个长方形焊盘构成半导体晶片(60)的划片TEG焊盘(3)。通过切割将半导体晶片(60)分割为半导体芯片(62)，此时被切割而残留在半导体芯片端部的划片TEG焊盘(3)的切断残渣部(3a)的长度小于相邻的所述器件焊盘上的所述钝化膜(40)的开口部(40a)端部彼此之间的间隔。
文档编号H01L23/544GK103219323SQ20131001801
公开日2013年7月24日 申请日期2013年1月17日 优先权日2012年1月20日
发明者谷口敏光 申请人:半导体元件工业有限责任公司