光电转换装置、图像拾取系统和光电转换装置的制造方法

专利名称：光电转换装置、图像拾取系统和光电转换装置的制造方法
技术领域：
本公开内容涉及光电转换装置的导电体、绝缘体和半导体的叠层结构中的绝缘体。
背景技术：
以互补金属氧化物半导体(CMOS)图像传感器为代表的光电转换装置具有光电转换区段和用于处理来自光电转换区段的信号的信号处理区段。光电转换区段可由多个光电转换单元构成，每个光电转换单元包含金属-氧化物-半导体场效应晶体管(M0SFET)。日本专利公开N0.2007-317741和N0.2010-056515公开了对于光电转换单元的MOSFET使用氮化(nitrided)的栅绝缘膜。通过氮化的栅绝缘膜的使用，可使得其介电常数高于包含通过一般的热氧化方法形成的硅氧化物的栅绝缘膜的介电常数，并且光电转换区段可在减少漏电流的同时被很好地操作。然而，当如日本专利公开N0.2007-317741和N0.2010-056515中那样使用氮化的栅绝缘膜时，光电转换区段在一些情况下还不能实现足够的性能。从而，本公开内容的目的是改善光电转换区段的性能。

发明内容
根据本公开内容中的第一方面，光电转换装置具有光电转换区段，其中，光电转换区段包含具有叠层结构的半导体元件，叠层结构包含导电体、半导体和设置在导电体与半导体之间的绝缘体，绝缘体是在位于导电体与半导体之间的主部分中包含氮的硅氧化物膜，主部分的最大氮浓度高于0.10原子％，以及半导体与主部分之间的界面的氮浓度为0.10原子％或更低。

根据本公开内容中的第二方面，光电转换装置(该光电转换装置具有:第一区域中的具有MOSFET的光电转换区段；以及第二区域中的具有nMOSFET和pMOSFET的信号处理区段)的制造方法包括:在硅晶片的第一区域中形成第一硅氧化物膜并在硅晶片的第二区域的某一部分中形成第二硅氧化物膜的硅氧化物膜形成处理；使用等离子体氮化方法同时将氮引入到第一硅氧化物膜和第二硅氧化物膜中的氮化处理；以及在将氮引入到其中的第一硅氧化物膜上对MOSFET的栅电极进行构图并在将氮引入到其中的第二硅氧化物膜上对nMOSFET和pMOSFET的栅电极进行构图的构图处理，其中，氮化处理以第一硅氧化物膜的最大氮浓度为0.50原子％或更大并且硅晶片与第一硅氧化物膜之间的界面的氮浓度为0.10原子％或更低的方式被执行。参照附图从示例性实施例的以下描述中，本公开内容的其它特征将变得清晰。


图1是光电转换装置的例子的框图。图2是光电转换单元的例子的电路图。
图3A是光电转换区段的平面示意图，图3B是信号处理区段的一部分的平面示意图。图4A是光电转换MOSFET的例子的断面示意图，图4B是周边MOSFET的例子的断面示意图，图4C是周边MOSFET的例子的断面示意图。图5A是解释厚的栅绝缘膜的氮浓度分布的示图，图5B是解释薄的栅绝缘膜的氮浓度分布的示图。图6A是解释界面氮浓度与Ι/f噪声之间的关系的示图，图6B是解释界面氮浓度与折射率之间的关系的示图。图7A 7C是光电转换装置的制造方法的例子的示意图。图8A 8C是光电转换装置的制造方法的例子的示意图。图9A 9C是光电转换装置的制造方法的例子的示意图。图1OA 1OC是光电转换装置的制造方法的例子的示意图。
具体实施例方式以下，参照附图描述本公开内容的实施例。可以相互参照附图，并且使用相同的附图标记来描述具有共同功能和共同结构的部件。参照图1描述光电转换装置I的例子。光电转换装置I具有光电转换区段10。本实施例的光电转换装置还具有信号处理区段20和驱动区段30。虽然本例子的光电转换区段10由二维布置的多个光电转换单元11构成，但是多个光电转换单元11可被一维布置。光电转换单元11包含光电转换部分。光电转换区段10包含以矩阵形状与光电转换单元11连接的垂直输出线12和水平扫描线13。垂直输出线12与信号处理区段20连接，水平扫描线13与驱动区段30连接。本例子的垂直输出线12和水平扫描线13是以铜或铝为主要成分的金属布线。当使布线的电阻低时，希望使用以铜为主要成分的金属布线。设置光电转换区段10的区域被称为光电转换区域(第一区域)，设置信号处理区段20的区域和设置驱动区段30的区域被统称为周边区域(第二区域)。在后面描述信号处理区段20和驱动区段30的结构。图2示出光电转换单元11的电路配置的例子。本例子的光电转换单元11具有使得两个基本上相当的电路被组合的结构。以下，主要描述图2中的左半部分中的电路，并且通过括号补充描述同一光电转换单兀11的与左半部分中的电路对应的右半部分中的电路。图3A是示出当在两行两列中布置具有图2的电路配置的四个光电转换单元11时的布局的平面示意图。在该布局中，第一列和第二列具有平移对称关系，并且第一行和第二行具有列对称关系。由于图面的限制，参照第一列的第一行中的光电转换单兀11来描述每个光电转换单元11的一些构成部件，并参照第二列的第一行中的光电转换单元11来描述剩余构成部件的一些构成部件。光电转换单元11包含两个光电转换部分101 (102)。在本例子中，光电转换部分101和102是光电二极管。在传送晶体管103 (104)中，光电转换部分101 (102)用作源极。传送晶体管103 (104)的栅电极1340在传送晶体管103和传送晶体管104中形成一体，但是可以单独地设置栅电极。第一水平扫描线与传送晶体管103 (104)的栅电极1340连接。传送晶体管103 (104)的漏极1032 (1042)通过浮动节点105 (106)与放大晶体管107 (108)的栅电极1070 (1080)电连接。传送晶体管103 (104)的漏极1032 (1042)作为浮动扩散区形成浮动节点105 (106)的一部分。除了漏极1032 (1042)以外，浮动节点105 (106)还可包括用于连接栅电极1070 (1080)与漏极1032 (1042)的布线。在浮动节点105 (106)中，出现根据光电转换部分101 (102)中产生的信号电荷量的电势。放大晶体管107 (108)基于浮动节点105 (106)的电势产生根据光电转换部分101 (102)中产生的信号电荷量的电信号。浮动节点105 (106)与复位晶体管109 (110)的源极连接。第二水平扫描线与复位晶体管109 (110)的栅电极1090 (1100)连接。放大晶体管107 (108)的漏极1782和复位晶体管109 (110)的漏极1092 (1102)通过电源线被调节为电源电势VDD。复位晶体管109 (110)通过浮动节点105 (106)复位在光电转换部分101 (102)中产生的信号电荷。复位晶体管109 (110)通过浮动节点105 (106)将放大晶体管107 (108)的栅极复位到电源电势VDD。放大晶体管107和放大晶体管108共享其漏极1782。传送晶体管103 (104)的漏极1032 (1042)还用作复位晶体管109 (110)的源极。放大晶体管107 (108)的源极1071 (1081)通过开关晶体管111 (112)与垂直输出线113 (114)连接。放大晶体管107 (108)的源极1071 (1081)还用作开关晶体管111(112)的漏极。第三水平扫描线与开关晶体管111 (112)的栅电极1110 (1120)连接。垂直输出线113 (114)与开关晶体管111 (112)的源极1112 (1122)连接。开关晶体管111(112)控制从光电转换单元11到垂直输出线12的输出的ON (接通)或OFF (关断)。通过开关晶体管111 (112)，从多个光电转换单元11中选择获得信号的光电转换单元11。开关晶体管111 (112)也可被省略。传送晶体管103 (104)可被省略，并且光电转换部分101
(102)和放大晶体管107 (108) 的栅电极1070 (1080)也可在没有传送晶体管的情况下相互电连接。在该布局中，对于光电转换单元11之间的元件隔离或光电转换单元11中的元件隔离，使用绝缘隔离部分310和扩散隔离部分320。具体而言，通过扩散隔离部分320实现两个光电转换单元11中的光电转换部分的元件隔离以及光电转换单元11中的两个光电转换部分101和102的元件隔离。对于光电转换单元11的晶体管，图3A中的非细线(non-hatched)部分代表绝缘隔离部分310。通过绝缘隔离部分310实现传送晶体管103(104)和复位晶体管109 (110)的兀件隔尚以及放大晶体管107 (108)和开关晶体管111
(112)的元件隔离，并且还可通过金属布线连接元件。可以设置与一个光电转换单元11对应的一个光学单元。光学单元可包含顶透镜或内层透镜的至少一个微透镜。在图3A中，顶透镜120的轮廓被示意性地示为光学单元。并且，一个光学单元可包含一种颜色的颜色过滤器。对于各光电转换单元布置多种颜色的颜色过滤器，由此可以构成多色过滤器。作为多色过滤器，通常可以使用如下多色过滤器，在该多色过滤器中以Bayer方式布置红色、绿色和蓝色这三种颜色的颜色过滤器。在本例子中，红色过滤器与第二列的第一行上的光电转换单元11对应。绿色过滤器与第一列的第一行上的光电转换单元11和第二列的第二行上的光电转换单元11对应。蓝色过滤器与第一列的第二行上的光电转换单元11对应。从图3A可以理解，本例子的光电转换单元11具有与一个光学单元对应的两个光电转换部分101和102。当增加光电转换部分的面积以实现大的面积从而提高灵敏度时，通过将光电转换部分分成多个部分并单独地传输来自多个光电转换部分101和102中的每一个的信号电荷，实现传送效率的提高。并且，还可通过单独地输出一个光电转换单元11的多个光电转换部分101和102的信号电荷，实现焦点检测。当然，也可仅使一个光电转换部分与一个光学单兀对应。构成光电转换单元11的传送晶体管103 (104)、放大晶体管107 (108)、复位晶体管109 (110)和开关晶体管111 (112)是具有所谓的MOS结构的半导体元件。这些晶体管是具有MOS结构的除了栅极以外还具有源极和漏极的绝缘栅场效应晶体管(M0SFET:金属-氧化物-半导体场效应晶体管)。这里使用的MOS结构意味着包含导电体、半导体以及设置在导电体和半导体之间的绝缘体的叠层结构。在本实施例中，作为叠层结构的导电体的栅电极可以是金属电极，并且适当地为多晶硅电极。如后面描述的那样，作为MOSFET中的叠层结构的绝缘体的栅绝缘膜不是纯的硅氧化物膜，而是包含氮的硅氧化物膜。以下，为了方便，包含氮的硅氧化物膜有时被称为硅氧氮化物膜。包含氮的硅氧化物膜的氮可以与硅结合或者可以不与硅结合。MOSFET中 的叠层结构的半导体是在其中形成有沟道的沟道区域。图4A是光电转换单元11的晶体管的断面示意图。以下，光电转换单元11的MOSFET被称为“光电转换MOSFET”(注意，光电转换MOSFET本身不执行光电转换)。图4A所示的光电转换MOSFET的结构适用于所有的传送晶体管103 (104)、放大晶体管107 (108)、复位晶体管109 (110)和开关晶体管111 (112)。在以上中，该结构可恰当地应用于传送晶体管103 (104)和放大晶体管107 (108)。在本例子中，光电转换单元11的所有晶体管(4X2)是参照图4A所示的结构描述的光电转换M0SFET。本例子的光电转换MOSFET具有用作栅绝缘膜的硅氧化物膜204。具体地，硅氧化物膜204至少具有位于光电转换MOSFET的栅电极130与沟道区域2030之间的主部分2040。包含栅电极130、主部分2040和沟道区域2030的MOS结构形成光电转换MOSFET的栅极。沟道区域2030是半导体区域的一部分，并且是位于在这里示为阱区域203的半导体区域的源极201与漏极202之间的部分。半导体区域不限于阱区域。本例子的硅氧化物膜204具有从主部分2040延伸到光电转换MOSFET的源极201和漏极202上的延伸部分2041 (子部分)。在后面描述延伸部分2041。与主部分2040相对,延伸部分2041可被称为娃氧化物膜204的子部分。主部分2040的栅电极130侧的表面被称为主部分2040的上表面。主部分2040的上表面接触栅电极130的下表面，以形成与栅电极130的界面。主部分2040的沟道区域2030侧的表面被称为主部分2040的下表面。主部分2040的下表面接触沟道区域2030，以形成与沟道区域2030的界面。在沟道区域2030中形成的沟道有时接触主部分2040的下表面，并且有时与主部分2040的下表面分开形成。可通过用埋入的沟道结构形成沟道区域2030来实现后一种情况。可基于氧浓度与硅浓度之间的关系来限定作为主部分2040的下表面的在硅氧化物膜204与沟道区域2030之间的界面。在从主部分2040到沟道区域2030的方向上的成分变化中，氧浓度与硅浓度的比可在硅氧化物膜204与沟道区域2030之间的界面处急剧减小。可根据硅氧化物膜204中的氧浓度分布掌握氧浓度与硅浓度之间的关系。可通过二次离子质谱法(SMS)测量硅氧化物膜204中的氧浓度分布。具体而言，在SIMS测量中检测到的氧的二次离子强度达到峰值强度的1/2的位置可被确定为硅氧化物膜204与沟道区域2030之间的界面。主部分2040可具有没有明显峰值的氧浓度分布。例如，实现最大氧浓度的区域可以在厚度方向上以固定的宽度延伸。主部分2040的厚度T是从主部分2040的上表面到其下表面的距离，并且等于从栅电极130到沟道区域2030的距离。主部分2040的实际厚度T大于等于1.0nm且小于等于15nm。主部分2040的厚度T适当地为5.0nm或更大，并且还适当地为IOnm或更小。本例子的主部分2040的厚度T为7.5nm。上述的氧的二次离子强度达到峰值强度的位置是主部分2040的上表面或者稍微远离上表面的位置。稍微远离上表面的位置为例如到主部分2040的上表面的距离变为T/2的位置(中间表面)与上表面之间的位置。硅氧化物膜204至少在主部分2040中包含氮。包含于本实施例的硅氧化物膜204中的氮的浓度从主部分2040的上表面到下表面是不均匀的，并且具有在叠层方向上的分布。该氮浓度分布是其中主部分2040的最大氮浓度比主部分2040的上表面中的氮浓度(即，界面氮浓度)高的氮浓度分布。可使用X射线光电子分光法(XPS)、二次离子质谱法(SMS)、感应耦合等离子体质谱法(ICP-MS)、卢瑟福背散射光谱(RBS)等来测量硅氧化物膜204的氮浓度分布。可使用等离子体氮化方法来形成本例子的包含氮的硅氧化物膜204。图5A的线A示出本例子的光电转换MOSFET的主部分2040中的氮浓度的分布。通过SMS测量图5A所示的氮浓度分布。作为SIMS设备,可以使用由Cameca Instruments, Inc.制造的MS-4F (型号)和由ULVAC-PHI制造的SMS6650 (型号)。还通过由ReVera制造的RVX1000 (型号)执行了 XPS测量。然后，通过SMS测量获得的氮浓度分布和通过XPS测量获得的氮浓度分布表现出了良好的一致性。作为参考例，图5A的线B示出使用一般的热氧氮化方法形成光电转换MOSFET的主部分2040时的氮浓度的分布。在热氧氮化中,N2O气体由于热能被分解，使得通过氧的氧化和通过氮的氮化同时发生，并因此获得在界面附近具有峰值氮浓度的浓度分布。通过执行热氧化方法并然后在改变气体类型的同时执行热氧氮化方法，可以获得类似的氮浓度分布。本例子的氮浓度分布中的最大氮浓度具有明显的峰值(峰值氮浓度)。因此，在将最大氮浓度定义为峰值氮浓度的同时给出以下的解释。主部分2040可具有没有明显峰值的氮浓度分布。例如，实现最大氮浓度时的区域可在厚度方向上以固定的宽度延伸。主部分2040中的实际峰值氮浓度Cp为0.50原子％或更大。峰值氮浓度Cp适当地为10.00原子％或更低，并且更适当地为5.00原子％或更低。在本例子中，主部分2040中的峰值氮浓度Cp为比5.00原子％低的2.55原子％。在参考例中，主部分2040的峰值氮浓度为比0.50原子%低的0.48原子％。从而，由于作为栅绝缘膜的硅氧化物膜204的主部分2040包含氮的事实，与使用不包含氮的硅氧化物膜的情况相比，主部分2040的介电常数较高。作为结果，即使当使得主部分2040的厚度T相对较大时，也可增加MOS结构的电容。通过使得主部分2040的厚度T相对较大,可减少漏电流。特别是在传送晶体管103 (104)中，通过增加栅极的电容，可在接通传送晶体管103 (104)时使得漏极1032 (1042)的电势较高。作为结果，传送效率提高。在放大晶体管107 (108)中，通过增加栅极的电容，放大晶体管107 (108)的可驱动性变高，使得可以施加大的 电流。作为结果，光电转换单元11的操作速度提高。
主部分2040的下表面中的氮浓度Ci (即，界面氮浓度)为0.10原子％或更低，并且更适当地为0.05原子％或更低。比0.01原子％低的氮浓度可被视为氮浓度为O原子％。本例子的界面氮浓度比0.01原子％低。在参考例中，主部分2040的界面氮浓度为0.45原子％。从而，通过使作为栅绝缘膜的硅氧化物膜204的主部分2040的界面氮浓度较低，主部分2040与沟道区域2030之间的界面的电平(即，界面电平)降低。在处理信号电荷的传送晶体管103 (104)中，高的界面电平可导致暗电流。通过如本实施例那样将界面氮浓度调整到0.10原子％或更低，可以减少传送晶体管103 (104)中的暗电流。并且，高的界面电平可在放大晶体管107 (108)中导致Ι/f噪声。图6A示出通过热氧氮化方法形成主部分2040的氮并且界面氮浓度为0.45原子％时的Ι/f噪声作为参考例。通过将界面氮浓度调整到0.10原子％或更低，可使得Ι/f噪声水平与使用热氧化方法形成的硅氧化物膜的Ι/f噪声水平相当。图6A示出其中通过等离子体氮化方法形成主部分2040的氮并且界面氮浓度被调整到0.02原子％的例子中的Ι/f噪声、以及其中通过等离子体氮化方法形成主部分2040的氮并且界面氮浓度被调整到0.70原子％的例子中的Ι/f噪声。虽然未在图6A中示出，但是在界面氮浓度为0.10原子％的情况下，也获得与其中界面氮浓度被调整到
0.07原子％的例子的Ι/f噪声水平相当的Ι/f噪声水平。根据图6A认为，界面氮浓度和ι/f噪声具有指数关系而不是线性关系。具体而言，当界面氮浓度为0.10原子％或更低时，可以实现如下Ι/f噪声水平，该Ι/f噪声水平应当说与使用热氧化方法形成并且基本上不包含氮的硅氧化物膜的ι/f噪声水平相当。在主部分2040中实现峰值氮浓度Cp的位置在噪声减少方面适当地位于栅电极13(H则，而不是位于到主部分2040的上表面和下表面等距离的虚拟表面(中间表面)。具体而言，当实现峰值氮浓度Cp的位置的到上表面的距离被定义为Dp时，满足Dp〈T/2是合适的。在实现峰值氮浓度Cp的位置处，满足O < Dp < T/4是更合适的。在本例子中，距离Dp小于
1.0nm0氮浓度达到峰值氮浓度Cp的1/2的位置适当地位于栅电极侧而不是中间表面。具体而言，当将氮浓度达到峰值氮浓度的1/2的位置的到上表面的距离定义为Dh时，满足Dp〈Dh〈T/2是合适的。在本例子中，Dh为1.5nm,并且还满足Dh〈T/4。到上表面的距离达到主部分2040的T/2的位置处(即，上述的中间表面中)的氮浓度适当地低于峰值氮浓度的1/2。并且，相对于中间表面的沟道区域2030侧的氮浓度不超过中间表面中的氮浓度是合适的。中间表面中的氮浓度适当地低于0.50原子％，并且更适当地为0.10原子％或更低。相对于中间表面的沟道区域2030侧的氮浓度不超过0.50原子％是合适的。当中间表面中的氮浓度为0.01原子％或更低时，包含氮的区域的深度方向上的宽度(厚度)小。在中间表面中也稍微存在一点氮是合适的。中间表面中的氮浓度适当地为0.01原子％或更大，并且更适当地为0.05原子％或更大。在本例子中，中间表面中的氮浓度为0.07原子％，并且相对于中间表面的沟道区域2030侧的氮浓度不超过0.10原子％。从而，具有如下浓度分布是合适的，该浓度分布使得氮浓度从实现峰值氮浓度的位置到主部分2040的中间表面急剧减小、并且从中间表面到下表面的氮浓度非常低。 描述延伸部分2041。延伸部分2041也均具有上表面和下表面。延伸部分2041的下表面是延伸部分2041的源极201侧的表面和延伸部分2041的漏极202侧的表面。延伸部分2041可仅在漏极202和源极201之一上形成，并且有时不在其上设置。延伸部分2041的下表面位于与主部分2040的下表面基本上相同的平面中。延伸部分2041的下表面可以是延伸部分2041与源极201或漏极202之间的界面。虽然延伸部分2041可具有与主部分2040相同的厚度和氮浓度分布，但是对于延伸部分2041合适的是具有与主部分2040不同的厚度和氮浓度分布。在本实施例中，延伸部分2041的厚度T'比主部分2040的厚度T小。在本例子中，延伸部分2041的厚度T'为4.5nm。延伸部分2041的下表面中的氮浓度(即，界面氮浓度)为0.10原子％，并适当地为0.05原子％或更低。本例子的延伸部分2041的界面氮浓度比0.01原子％低。延伸部分2041的典型的峰值氮浓度与主部分2040中那样类似地为10.00原子％或更低，并且适当地为1.00原子％或更低，并且更适当地为0.50原子％或更低。延伸部分2041的峰值氮浓度还适当地为主部分2040的峰值氮浓度的1/2或更低。在本例子中，延伸部分2041的峰值氮浓度比0.20原子％低。在延伸部分2041中实现峰值氮浓度的位置适当地位于相对于延伸部分2041的中间表面的上表面侧。通过在传送晶体管103 (104)中将延伸部分2041中的界面氮浓度调整到0.10原子％或更低，由于与主部分2040的原因相同的原因(界面电平的降低)，可减少暗电流。并且，通过使得光电转换部分101 (102)上的延伸部分2041的峰值氮浓度和界面氮浓度足够低，可使得延伸部分2041的折射率与使用热氧化方法形成并且基本上不包含氮的硅氧化物膜的折射率相当。作为结果，可以减少延伸部分2041中的不必要的光反射，并且可以提高灵敏度。并且，可以减少在其中设置有不同颜色的颜色过滤器的每个光电转换单元11的光谱特性的变化。图6B示出当界面氮浓度被设置为0.01原子％、0.02原子％和0.05原子％时的折射率。当界面氮浓度 为0.05原子％或更低时，获得与通过热氧化形成并且基本上不包含氮的硅氧化物膜的折射率相当的折射率。如下结果被获得，其中图6B所示的硅氧氮化物膜的折射率比通过热氧化形成并且基本上不包含氮的硅氧化物膜的折射率低。在作为传送晶体管103 (104)的源极的光电转换部分101 (102)中，与传送晶体管103 (104)的漏极1032 (1042)相比，被延伸部分2041覆盖的面积较大。因此，延伸部分2041中的氮的存在的影响在光电转换部分101 (102)中比在漏极1032 (1042)中变得更高。因此，如本实施例中那样，使得特别是光电转换部分101 (102)上的延伸部分2041中的峰值氮浓度比主部分2040的峰值氮浓度低是合适的。虽然本例子的光电转换MOSFET是nMOSFET，但也可以是pMOSFET，或者可以存在nMOSFET和pMOSFET两者。在本例子中，信号电荷是电子，但是信号电荷可以是正的空穴。当作为nMOSFET的光电转换MOSFET的栅电极130包含多晶硅时，栅电极130适当地为非掺杂型或η型。当栅电极130为ρ型时，硼(B)—般是杂质。然而，硼容易扩散，这导致噪声。因此，可通过使得栅电极130为非掺杂型或η型来抑制噪声。然而，当使得栅电极130为非掺杂型时，栅电极130容易被耗尽。因此，使得栅电极130为η型是更合适的。当使得光电转换MOSFET的栅电极130为η型时，当使用磷(P)作为杂质时，栅电极130的杂质浓度的适当范围为IXlO21 IXlO22 (原子/cm3)。栅电极130的片(sheet)电阻的适当范围是10 1000Ω/ 口。当使用氮(N)或砷(As)作为杂质时，可以以实现该范围中的片电阻这样的方式来确定杂质浓度。
描述覆盖光电转换MOSFET的图4A所不的叠层膜。本例子的叠层膜包含第一娃氧化物层2051、无机绝缘部件133、硅氮化物层2052和第二硅氧化物层250。设置相对较薄并且覆盖源极201、栅电极130和漏极202的第一硅氧化物层2051。延伸部分2041位于第一硅氧化物层2051与源极201之间以及第一硅氧化物层2051和漏极202之间，并且形成与第一硅氧化物层2051的界面。第一硅氧化物层2051适当地比主部分2040和/或延伸部分2041厚。第一硅氧化物层2051的厚度在本例子中为10nm。在第一娃氧化物层2051与栅电极130的上表面之间，设置比第一娃氧化物层2051厚的无机绝缘部件133。作为无机绝缘部件133的材料，可以使用硅氮化物、硅氧化物或硅碳化物，并且使用硅氧化物是合适的。无机绝缘部件133的厚度适当地为10 lOOnm，并且在本例子中为30nm。设置相对较厚并且覆盖第一娃氧化物层2051的娃氮化物层2052。娃氮化物层2052适当地比第一硅氧化物层2051厚。硅氮化物层2052的厚度适当地为10 lOOnm，并且在本例子中为50nm。设置相对较厚并且覆盖第一硅氧化物层2051和硅氮化物层2052的第二硅氧化物层250。第二硅氧化物层250的厚度比第一硅氧化物层2051厚，并且适当地为10 IOOnm,并且在本例子中为50nm。 在光电转换MOSFET上的这样的叠层膜结构中，硅氮化物层2052可用作钝化层。第一硅氧化物层2051可用作防止硅氮化物层2052接触延伸部分2041的缓冲层。由于这样的硅氮化物层2052和第一硅氧化物层2051，可进一步减少噪声。该叠层膜结构特别适用于传送晶体管103(104)。位于作为传送晶体管103(104)的源极的光电转换部分101 (102)之上的硅氮化物层2052可具有减少向光电转换部分101行进的光的反射的功能。位于传送晶体管103 (104)的栅电极1340之上的无机绝缘部件133可具有减少向栅电极1340行进的光的透过的功能。参照图1描述光电转换装置I的信号处理区段20和驱动区段30的例子。本例子的信号处理区段20包含放大器21、比较器22、计数器23和存储器24。本例子的驱动区段30包含垂直扫描电路 31、水平扫描电路32、定时产生器33、斜坡产生器(RAMP GEN)和时钟产生器(CLK GEN)。信号处理区段20对于通过垂直输出线12从光电转换区段10输出的电信号执行噪声减少处理、AD转换处理等。驱动区段30通过水平扫描线13驱动光电转换区段10或者驱动信号处理区段20。从光电转换单兀11输出到垂直输出线12的信号被输入到放大器21中，并且放大器21基于来自定时产生器33的标准信号ref对于来自垂直输出线12的信号执行CDS处理。比较器22将放大器21的输出信号与来自斜坡产生器的斜坡信号进行比较，然后，在两个信号的电势变为相同电势的时刻，比较器22的输出反相。计数器23基于来自时钟产生器的时钟执行向上计数操作，并且当比较器22的输出反相时停止向上计数操作。从而，对于每一行的计数值，保持与直到比较器的输出反相的时间成比例的值。具体而言，这些值是与光电转换单元的输出成比例的值。当从定时产生器33输入mem_tfr脉冲时，存储器24取入保持在计数器23中的计数值。当从定时产生器33输入hst脉冲时，水平扫描电路32相继扫描取入到各存储器24中的值并且输出它们。从而，放大器21的输出信号基于斜坡产生器的斜坡信号被AD转换。当从定时产生器33输入cnt_rst脉冲时，计数器23被复位到初始值，使得该过程前进到下一列的AD转换操作。对于各行设置N级的存储器24，并且从光电转换装置I的输出OUT输出Nbit (N比特)信号。
可使用光电转换装置I作为图像拾取设备来构成诸如静物照相机和视频照相机之类的图像拾取系统1000。图像拾取系统1000具有光电转换装置I和基于来自光电转换装置I的输出信号产生图像的图像产生设备2。在本例子中，来自光电转换装置I的输出信号是数字信号，并且可以是模拟信号。图像拾取系统1000可包含显示由图像产生设备2产生的图像的图像显示设备3。图像拾取系统1000还可包含记录由图像产生设备2产生的图像的图像记录设备。信号处理区段20和驱动区段30由大量的MOSFET构成。信号处理区段20和驱动区段30的MOSFET被称为“周边MOSFET”。周边MOSFET包括nMOSFET和pMOSFET。周边MOSFET 的 nMOSFET 和 pMOSFET 分别被称为“周边 nMOSFET”和“周边 pMOSFET”。周边nMOSFET还可包括第一周边nMOSFET和第二周边nMOSFET。周边pMOSFET可包括第一周边pMOSFET和第二周边pMOSFET。第一周边nMOSFET和第一周边pMOSFET被统称为第一周边M0SFET，并且第二周边nMOSFET和第二周边pMOSFET被统称为第二周边M0SFET。通过向栅极施加相对较低的电压来驱动第一周边MOSFET。在本例子中，以1.8V驱动第一周边M0SFET。通过向栅极施加比第一周边MOSFET高的电压来驱动第二周边M0SFET。在本例子中，以3.3V驱动第二 M0SFET。根据电路的结构和操作方法，使用第一周边nMOSFET和第二周边nMOSFET以及第一周边pMOSFET和第二周边pMOSFET。在本例子中，信号处理区段20的比较器22、计数器23和存储器24包含第一周边nMOSFET和第一周边pMOSFET中的至少一个。驱动区段30的水平扫描电路32、定时产生器33、斜坡产生器和时钟产生器包含第一周边nMOSFET和第一周边pMOSFET中的至少一个。在本例子中，信号处理区段20的放大器21和驱动区段30的垂直扫描电路31包含第二周边nMOSFET和第二周边pMOSFET中的至少一个。比较器22的前端电路(放大器21侧的电路)包含第二周边nMOSFET和第二周边pMOSFET中的至少一个。比较器22的后续电路(计数器23侧的电路)包含第一周边nMOSFET和第一周边pMOSFET中的至少一个。在信号处理区段20和驱动区段30中，周边nMOSFET和周边pMOSFET可被互补地布置以被用作CMOS (互补M0S)电路。当然，也可在信号处理区段20和驱动区段30中独立地使用周边nMOSFET和周边pMOSFET。图3B是包含周边nM0SFET210和周边pM0SFET220的CMOS电路的平面示意图。在本例子中，周边nM0SFET210是第一周边nMOSFET，周边pM0SFET220是第一周边pMOSFET，并且，也可使用利用第二周边nMOSFET和第二周边pMOSFET的CMOS电路。周边nM0SFET210具有η型源极211和η型漏极212。周边pM0SFET220具有p型源极221和p型漏极222。在本例子中，其栅电极230在周边nM0SFET210和周边pM0SFET220中形成一体。作为该结构的替代，单独地设置周边nM0SFET210和周边pM0SFET220的栅电极，然后还可通过布线连接栅电极。图4B是图3B所示的IVB-1VB线中的断面示意图。图4C是图3B所示的IVC-1VC线中的断面示意图。虽然图4B示出周边nM0SFET210，但是周边pM0SFET220除了导电类型是P型这一点以外可利用相同的结构。因此，图4B被描述为周边M0SFET。本例子的周边MOSFET具有用作栅绝缘膜的硅氧化物膜214。具体地，硅氧化物膜214至少具有位于周边MOSFET的 栅电极230与沟道区域2130之间的主部分2140。包含栅电极230、主部分2140和沟道区域2130的MOS结构形成周边MOSFET的栅极。沟道区域2130是阱区域213的一部分，并且是位于阱区域213的源极211与漏极212之间的部分。源极211具有高浓度区域2110和低浓度区域2111。漏极212具有高浓度区域2120和低浓度区域2121。低浓度区域2111和低浓度区域2121均用作延伸区域。在低浓度区域2111和低浓度区域2121上，设置侧壁隔板215。本例子的硅氧化物膜214具有从主部分2140延伸到周边MOSFET的源极211的低浓度区域2111和漏极212的低浓度区域2121上的延伸部分2141。硅氧化物膜214不延伸到周边MOSFET的源极211的高浓度区域2110和漏极212的高浓度区域2120上。在后面描述延伸部分2141。主部分2140的栅电极230侧的表面被称为主部分2140的上表面。主部分2140的上表面接触栅电极230的下表面以形成与 栅电极230的界面。主部分2140的沟道区域2130侧的表面被称为主部分2140的下表面。主部分2140的下表面接触沟道区域2130以形成与沟道区域2130的界面。在沟道区域2130中形成的沟道有时接触主部分2140的下表面，并且有时与主部分2140的下表面分开形成。可通过用埋入的沟道结构形成沟道区域2130来实现后一种情况。在周边pMOSFET中，适当地用埋入的沟道结构形成沟道区域2130。主部分2140的厚度是从主部分2140的上表面到下表面的距离，并且等于从栅电极230到沟道区域2130的距离。主部分2140的实际厚度t大于等于1.0nm且小于等于15nm。描述主部分2140的厚度。第一周边MOSFET的主部分2140的厚度T1比第二周边MOSFET的主部分2140的厚度T2小。典型地，第一周边MOSFET的厚度T1比光电转换MOSFET的厚度T小。典型地，第二周边MOSFET的厚度T2与光电转换MOSFET的厚度T相同。T1适当地比5.0nm小，并且还适当地为1.0nm或更大。在本例子中，T1为3.8nm且T2为7.5nm。硅氧化物膜214至少在主部分2140中包含氮。包含于本实施例的硅氧化物膜214中的氮的浓度从主部分2140的上表面到下表面是不均匀的，并且具有在叠层方向上的分布。图5B的线A示出本实施例的第一周边MOSFET的主部分2140中的氮浓度的分布的例子。作为参考例，图5B的线B示出当使用一般的热氧氮化方法形成第一周边MOSFET的主部分2140时的氮浓度的分布。图5A的线A示出本例子的第二周边MOSFET的主部分2140中的氮浓度的分布。在本例子中，第二周边MOSFET的主部分2140具有与光电转换MOSFET的氮浓度分布相同的氮浓度分布。作为参考例，图5A的线B示出当使用一般的热氧氮化方法形成第二周边MOSFET的主部分2140时的氮浓度的分布的例子。第一周边MOSFET的主部分2140中的实际峰值氮浓度Clp为0.50原子％或更大。峰值氮浓度Clp适当地为10.00原子％或更低，并且更适当地为5.00原子％或更低。在本例子中，第一周边MOSFET的主部分2140的峰值氮浓度Clp为2.55原子％。第二周边MOSFET的主部分2140中的实际峰值氮浓度C2p为0.50原子％或更大。峰值氮浓度C2p适当地为10.00原子％或更低，并且更适当地为5.00原子％或更低。在本例子中，第二周边MOSFET的主部分2140的峰值氮浓度C2p为2.55原子％。从而，由于作为栅绝缘膜的硅氧化物膜214的主部分2140包含氮的事实，与使用通过使用热氧化方法形成并且基本上不包含氮的硅氧化物膜的情况相比，主部分2140的介电常数变高。作为结果，不管主部分2140的厚度T1和厚度T2如何，MOS结构的电容可以增加。因此，可以提高周边MOSFET的驱动能力和操作速度。第一周边MOSFET的主部分2140的下表面中的氮浓度Cli (B卩，界面氮浓度)适当地低于0.50原子％，并且更适当地为0.10原子％或更低。本例子的界面氮浓度Cli低于0.20
原子％。第二周边nMOSFET和第二周边pMOSFET的主部分2140的下表面中的氮浓度C2i(即，界面氮浓度)适当地为0.10原子％或更低，并且更适当地为0.05原子％或更低。本例子的界面氮浓度C2i低于0.05原子％。从而，通过使得作为栅绝缘膜的硅氧化物膜214的主部分2140的界面氮浓度较低，主部分2140与沟道区域2130之间的界面的电平(B卩，界面电平)降低。在其中需要高速操作的周边MOSFET中，高的界面电平可变为Ι/f噪声的显著原因。在这一方面，可通过使得界面电平较低来减少Ι/f噪声。主部分2140中实现峰值氮浓度Cpl和Cp2的位置适当地位于栅电极230侧，而不是位于到主部分2140的上表面和下表面具有相等距离的虚拟表面(中间表面)。具体而言，当实现峰值氮浓度Cpl和Cp2的位置的到上表面的距离被定义为Dlp和D2p时，满足D1P〈IV2和D2p〈T2/2是合适的。关于实现峰值氮浓度Cp的位置，满足O彡Dlp彡T1M和O彡D2p ( Τ2/4是更合适的。在本例子中，距离Dlp和D2p小于1.0nm。氮浓度达到峰值浓度Clp和C2p的1/2的位置相对于中间表面适当地位于栅电极230侦彳。具体而言，当氮浓度达到峰值浓度Clp和C2p的1/2的位置的到上表面的距离被定义为Dlh和D2h时，满足和D2p〈D2h 〈T2/2是合适的。在本例子中，Dlh和Da为1.5nm。还满足D2h〈T2/4。到主部分2140的上表面的距离达到!'力和^的位置处(B卩，上述的中间表面中)的氮浓度适当地低于峰值氮浓度Clp和C2p的1/2。并且，相对于中间表面的沟道区域2130侧的氮浓度不超过中间表面中的氮浓度是合适的。中间表面中的氮浓度适当地为1.00原子％或更低，并且更适当地为0.50原子％或更低。相对于中间表面的沟道区域2130侧的氮浓度不超过1.00原子％是合适的。当中间表面中的氮浓度为0.01原子％或更低时，包含氮的区域的深度方向上的宽度(厚度)小。在中间表面中也稍微存在一点氮是合适的。中间表面中的氮浓度适当地为0.01原子％或更多，并且更适当地为0.05原子％或更多。在本例子中，关于第一周边M0SFET，中间表面中的氮浓度为0.63原子％，并且相对于中间表面的沟道区域2130侧的氮浓度不超过1.00原子％。在本例子中，关于第二周边M0SFET，中间表面中的氮浓度为0.07原子％，并且相对于中间表面的沟道区域2130侧的氮浓度不超过0.10原子％。从而，具有如下浓度分布是合适的，该浓度分布使得氮浓度从实现峰值氮浓度的位置到主部分2140的中间表面急剧减小、并且从中间表面到下表面的氮浓度非常低。描述延伸部分2141。延伸部分2141也均具有上表面和下表面。延伸部分2141的下表面是延伸部分2141的源极201侧的表面和漏极202侧的表面。延伸部分2141可仅在源极211的低浓度区域2111和漏极212的低浓度区域2121之一上形成，并且有时不被设置在其上。延伸部分2141的下表面位于与主部分2140的下表面基本上相同的平面中。虽然延伸部分2141可具有与主部分2140的厚度和氮浓度分布相同的厚度和氮浓度分布，但是对于延伸部分2141恰当的是具有与主部分2140的厚度和氮浓度分布不同的厚度和氮浓度分布。在本实施例中，第一周边MOSFET的延伸部分2141的厚度T/比主部分2140的厚度T1小。第二周边MOSFET的延伸部分2141的厚度T2'比主部分2140的厚度T2小。在本例子中，延伸部分2141的厚度T/为0.8nm，并且延伸部分2141的厚度T2'为4.5nm。第一周边MOSFET的延伸部分2141的下表面中的氮浓度(即，界面氮浓度)为0.50原子％或更低，并且适当地为0.10原子％或更低。本例子中的界面氮浓度低于0.20原子％。第二周边MOSFET的延伸部分2141的下表面中的氮浓度(即，界面氮浓度)为0.10原子％或更低，并且适当地为0.50原子％或更低。本例子中的延伸部分2141的界面氮浓度低于0.05原子％，这可视为氮浓度为O原子％。延伸部分2141的峰值氮浓度如主部分2140中那样类似地为10.00原子％或更低，并且适当为1.00原子％或更低，并且更适当地为0.50原子％或更低。延伸部分2141的峰值氮浓度适当地为主部分2140的峰值氮浓度的1/2或更低。在本例子中，第一周边MOSFET的延伸部分2141的峰值氮浓度低于0.30原子％。在本例子中，第二周边MOSFET的延伸部分2141的峰值氮浓度低于0.20原子％。延伸部分2141中实现峰值氮浓度的位置适当地为延伸部分2141的上表面。参照图4C描述周边MOSFET的栅电极230。第一周边nM0SFET210和第一周边pM0SFET220的栅电极230具有η型部分231和ρ型部分232。图4Β示出作为η型部分231的第一周边nM0SFET2 10的栅电极。η型部分231包含η型多晶硅，并与第一周边nM0SFET210对应。具体而言，第一周边nM0SFET210的栅绝缘膜的主部分2140位于第一周边nM0SFET210的沟道区域2130与η型部分231之间。ρ型部分232包含ρ型多晶硅，并与第一周边PM0SFET220对应。具体而言，第一周边pM0SFET220的栅绝缘膜的主部分2240位于第一周边PM0SFET220的沟道区域2230与ρ型部分232之间。ρ型部分232连续到η型部分231。因此，η型部分231和ρ型部分232可在栅电极230中形成ρη结。可以在绝缘隔离部分310上形成ρη结。在从η型部分231到ρ型部分232的区域上形成第一硅化物层233。从而，η型部分231与ρ型部分232通过第一硅化物层233被短路，并且ρη结防止栅电极230用作二极管。η型部分231的杂质通常是磷(P)。当使用磷(P)作为杂质时，周边nMOSFET的栅电极230的η型部分231的杂质浓度的适当范围为IXlO21 IXlO22 (原子/cm3)。η型部分231的片电阻的适当范围为10 1000 Ω/ 口。并且，当η型部分231的杂质为氮(N)或砷(As)时，可以以实现上述范围中的片电阻这样的方式来设置杂质浓度。当光电转换MOSFET是nMOSFET时，周边nMOSFET的η型部分231的杂质浓度适当地比光电转换MOSFET的栅电极130的杂质浓度高。周边nMOSFET的η型部分231的杂质浓度更适当地为光电转换MOSFET的栅电极130的杂质浓度的3/2倍或更多倍。周边nMOSFET的η型部分231的片电阻适当地比光电转换MOSFET的片电阻低。ρ型部分232的杂质通常是硼(B)。然而，硼容易扩散，并且在一些情况下，硼会通过主部分2241渗出到沟道区域2230而导致噪声。然而，通过在栅绝缘膜的主部分2241中化合0.50原子％或更多的氮，可以抑制渗出。当使用硼(B)作为杂质时，周边pMOSFET的栅电极230的ρ型部分232的杂质浓度的适当范围为I X IO21 I X IO22 (原子/cm3)。ρ型部分232的片电阻的适当范围为10 1000 Ω / 口。并且，当ρ型部分232的杂质为氮(N)或砷(As)时，可以以实现上述范围中的片电阻这样的方式来设置杂质浓度。虽然本例子的光电转换MOSFET为nMOSFET，但可以是pMOSFET。当作为nMOSFET的光电转换MOSFET的栅电极130包含多晶硅时，栅电极130适当地为非掺杂型或η型。当栅电极130是ρ型时，硼(B)通常是杂质。然而，硼容易扩散，这导致噪声。因此，可通过使得栅电极130为非掺杂型或η型来抑制噪声。然而，当使得栅电极130为非掺杂型时，栅电极130容易被耗尽。因此，使得栅电极130为η型是更合适的。当使得光电转换MOSFET的栅电极130为η型时，当使用磷(P)作为杂质时，栅电极130的杂质浓度的适当范围为I X IO21 IXlO22 (原子/cm3)。栅电极130的片电阻的适当范围为10 1000Ω/口。当使用氮(N)或砷(As)作为杂质时，可以以实现该范围中的片电阻这样的方式来确定杂质浓度。描述图4B和图4C所示的用于周边MOSFET的侧壁隔板215和覆盖周边MOSFET的叠层膜。侧壁隔板215包含第一硅氧化物层2151和第一硅氮化物层2152。第一硅氧化物层2151位于第一娃氮化物层2152与栅电极230之间。延伸部分2141位于侧壁隔板215与低浓度区域2111 (2121)之间。第一硅氧化物层2151适当地比主部分2140和/或延伸部分2141厚。在本例子中，第一硅氧化物层2151的厚度为10nm。在源极211上，形成第二硅化物层241。在漏极212上，形成第二硅化物层242。第二硅化物层241 (242)具有减少源极211和漏极212与接触插头(未示出)的连接电阻的功倉泛。叠层膜包含第二娃氧化物层251和第二娃氮化物层260。形成相对较厚并且覆盖源极211、栅电极230和漏极212的第二硅氧化物层251。第二硅化物层242位于源极211和漏极212与第二硅氧化物层251之间。第二硅氧化物层251的厚度比第一硅氧化物层2151的厚度大，并且适当地为10 lOOnm，并且在本例子中为50nm。形成相对较厚并且覆盖第二硅氧化物层251的第二硅氮化物层260。第二硅氮化物层260适当地比第一硅氧化物层2151厚。硅氮化物层的厚度适当地为10 lOOnm，并且在本例子中为50nm。如上所述，光电转换区段10包含如下半导体元件(光电转换M0SFET)，所述半导体元件具有包含导电体(栅电极130)、半导体(沟道区域2030)和设置在导电体与半导体之间的绝缘体(栅绝缘膜)的叠层结构(M0S结构)。绝缘体是位于导电体与半导体之间的在主部分2040中包含氮的硅氧化物膜204。主部分2040的最大氮浓度高于0.10原子％，并且主部分2040的下表面中的界面氮浓度为0.10原子％或更低。通过将主部分2040的最大氮浓度调整到0.10原子％或更大，可以减少导电体与半导体之间的漏电流。通过将主部分2040的界面氮浓度调整到0.10原子％或更低，可以使得绝缘体和半导体的界面电平小，并且可以减少在绝缘体与半导体之间的界面中产生的噪声。通过对于光电转换区段采用叠层结构，可以提高光电转换区段的性能。主要以前表面照射型CMOS图像传感器为例进行了描述，但是也可利用后表面照射型CMOS图像传感器。 具有上述的叠层结构(M0S结构)的半导体元件不限于M0SFET。例如，通过光电转换区段传送信号电荷的电荷耦合器件(CCD)可能是可接受的，并且可以使用光电转换装置作为CCD图像传感器。并且，如下半导体元件可能是可接受的，在该半导体元件中通过光电转换区段产生信号电荷的光电转换部分101 (102)用作光栅极(photogate)，并且该光栅极具有上述的叠层结构。如下半导体元件可能也是可接受的，在该半导体元件中光电转换单元11的各晶体管用作绝缘栅双极性晶体管(IGBT)，并且IGBT具有上述的叠层结构。如下半导体元件可能也是可接受的，在该半导体元件中如光电转换区段10具有全局电子快门功能的情况中那样类似地在光电转换单元11中设置蓄积光电转换部分101 (102)的信号电荷的蓄积部分，并且该蓄积部分具有上述的叠层结构。使用光电转换装置作为图像传感器(图像拾取装置)是合适的，但是，光电转换装置也可被用作专门用作测距计(焦点检测设备)或光度计的光电转换装置。并且，光电转换装置也可被用作兼作图像拾取装置和测距计的光电转换装置。接下来，参照图7 10描述光电转换装置的制造方法的例子。图7 10在将光电转换区域CR分成多个部分的同时示出如下部分的制造方法，该部分与与沿着示出光电转换区段10的图3A的VII至V-VII至V线的断面相当。具体地，在光电转换区域CR中，示出在其中形成传送晶体管103 (104)的传送部分TX和在其中形成放大晶体管107 (108)的放大部分SF。图7 10在将周边区域PR分成多个部分的同时示出如下部分的制造方法，该部分与信号处理区段20或驱动区段30中的断面相当。具体地，在周边区域PR中，示出了在其中形成第一周边nMOSFET的低电压部分LN、在其中形成第一周边pMOSFET的低电压部分LP、在其中形成第二周边nMOSFET的高电 压部分HN和在其中形成第二周边pMOSFET的高电压部分HP。在周边区域PR中，除了这些部分以外，还可进一步设置在其中形成输入和输出焊盘的焊盘部分和在其中形成对准标记的附件部分。以下，以作为典型次序的处理A M的次序，描述制造方法。然而，处理的次序不限于处理A M的次序。处理可根据需要被互换并且处理可被分成多个阶段，并然后可在之前的阶段和后续的阶段之间执行另一处理。多个处理中的全部或一些可被同时执行。处理A参照图7A描述处理A (第一离子注入处理)。首先，制备硅晶片300。本例子的硅晶片300是在硅基板上形成η型外延层的硅晶片。作为硅晶片300，仅示出外延层部分。在硅晶片300上，在光电转换区域CR和周边区域PR中形成绝缘隔离部分310。这里，绝缘隔离部分310具有STI (浅沟槽隔离)结构。在形成绝缘隔离部分310中，仅在光电转换区域CR中形成ρ型半导体区域311，ρ型半导体区域311用于减少来自隔离绝缘体之间的界面中的晶格缺陷的噪声。因此，分别在周边区域PR的低电压部分LN和LP以及高电压部分HN和HP中形成ρ型阱303、η型阱304、ρ型阱305和η型阱306。之后，在ρ型阱303中形成用于低电压的作为η型晶体管的第一周边nMOSFET，并且在η型阱304中形成用于低电压的作为P型晶体管的第一周边pMOSFET。在ρ型阱305中，形成用于高电压的作为η型晶体管的第二周边nMOSFET，并且在η型阱306中，形成用于高电压的作为ρ型晶体管的第二周边pMOSFETο接下来，在光电转换区域CR中形成P型半导体区域301和302。在光电转换区域CR中，形成用作光电转换部分101 (102)的蓄积部分的η型半导体区域331。光电转换部分101 (102)的蓄积区域是传送晶体管103 (104)的源极。ρ型半导体区域301的一部分位于传送部分TX中，并且用作光电转换部分101 (102)的ρ型区域。
处理B-1参照图7B描述处理B (氧化物膜形成处理)。在硅晶片300的主面上，使用热氧化方法、等离子体氧化方法或游离基(radical)氧化方法来形成硅氧化物膜。在硅氧化物膜上形成光刻胶图案(未示出)。然后，使用光刻胶图案以在传送部分TX、放大部分SF、高电压部分HN和高电压部分HP上留下硅氧化物膜这样的方式，从低电压部分LN和低电压部分LP去除硅氧化物膜。使用氟酸(HF)、缓冲氢氟酸(HF、NH4F、H2O2)或氟化铵(NH4F)等通过湿蚀刻来执行硅氧化物膜的去除。然后，去除光刻胶图案。从而，同时执行在传送部分TX和放大部分SF中的第一硅氧化物膜4410的形成以及在高电压部分HN和高电压部分HP中的第三硅氧化物膜4430的形成。处理B-2继续参照图7C描述处理B (硅氧化物膜形成处理)。使用热氧化方法、等离子体氧化方法或游离基氧化方法在硅晶片300的主面上形成第二硅氧化物膜4420。在低电压部分LN和低电压部分LP中形成第二硅氧化物膜4420。以比第三硅氧化物膜4430薄这样的方式来形成第二硅氧化物膜4420。可通过调整氧化处理时间来确定第二硅氧化物膜4420的厚度。也可使用溅射方法或CVD方法来执行第一到第三硅氧化物膜的形成。然而，通过利用使用氧化方法的硅氧化物膜形成处理(氧化处理)，可以减少噪声。处理C参照图8A描述处理C (氮化处理)。在形成第一硅氧化物膜4410、第二硅氧化物膜4420和第三硅氧化物膜4430之后，第一硅氧化物膜4410、第二硅氧化物膜4420和第三硅氧化物膜4430被氮化。对于氮化处理,适当地使用等离子体氮化方法。在氮化处理中，娃晶片300的整个表面暴露于等尚子体。关于等离子体氮化处理条件，当获得图5A和图5B所示的氮浓度分布时，例如，可以利用以下的处理条件 。高频电力:2.45GHz500W气体:N2、Ar压力:0.05 5托处理时间:10 150秒台架温度:100 400°C均经受了氮化处理的第一硅氧化物膜4410、第二硅氧化物膜4420和第三硅氧化物膜4430被称为包含氮的硅氧化物膜，即，硅氧氮化物膜。具体地，第一硅氧化物膜4410变为第一硅氧氮化物膜4411，第二硅氧化物膜4420变为第二硅氧氮化物膜4421，第三硅氧化物膜4430变为第三硅氧氮化物膜膜4431。通过调整等离子体氮化处理条件，硅氧氮化物膜的硅晶片300侧的表面中的界面氮浓度被调整到0.10原子％或更低。在上述的条件下，硅氧氮化物膜的峰值氮浓度为0.50原子％或更高。由于以上描述了氮浓度的适当范围和分布，因此在这里省略其描述。在上述的五个条件中，界面氮浓度特别地受到气体压力和处理时间的极大影响。界面氮浓度还依赖于将被氮化的硅氧化物膜的膜厚。可通过使得气体压力较低并缩短处理时间来使得界面氮浓度较低。由于硅氧化物膜包含氮的事实，为了获得上述的氮浓度分布，通过调整硅氧化物膜的厚度和氮化处理条件，可防止杂质从将在之后形成的栅电极等混入硅晶片300中。
处理D描述处理D (退火处理)。在执行氮化处理之后，执行硅晶片300的退火处理。例如，退火处理条件如下。温度:950 1150°C气体:02压力:0.5 5托处理时间:5 30秒处理E-1参照图8B描述处理E ( 构图处理)。在硅晶片300上，形成用作MOSFET的栅电极的电导体膜。这里，电导体膜可包含作为多晶硅膜的其它材料。在本例子中，形成非掺杂的多晶硅膜。使用适当的光刻胶图案作为掩模通过离子注入来实施将诸如氮(N)和磷(P)之类的η型杂质离子注入到非掺杂多晶硅膜中。这形成非掺杂多晶硅膜的传送部分TX和放大部分SF中的η型部分401以及低电压部分LN和高电压部分HN中的η型部分402。并且，使用适当的光刻胶图案作为掩模通过离子注入来实施将诸如硼(B)之类的ρ型杂质离子注入到多晶硅膜中。这形成多晶硅膜的低电压部分LP和高电压部分HP中的ρ型部分403。从而，获得具有η型部分401和402以及ρ型部分403的多晶硅膜400。当使用表面沟道类型时，视情况使用提高周边MOSFET的性能这样的η型多晶硅和ρ型多晶硅是合适的。形成覆盖多晶硅膜400的无机绝缘膜410。虽然对于无机绝缘膜410的材料使用硅氧化物是合适的，但是也可使用诸如硅氮化物和硅碳化物之类的无机绝缘材料。处理Ε-2继续参照图8C描述处理E (构图处理)。在无机绝缘膜上形成光刻胶图案，并然后将无机绝缘膜构图。在光电转换区域CR中，形成包含无机绝缘材料的第一无机绝缘部件411。在周边区域PR中，形成包含无机绝缘材料的第二无机绝缘部件412和第三无机绝缘部件413。然后，去除光刻胶图案。η型部分401和402以及ρ型部分403均使用第一无机绝缘部件411、第二无机绝缘部件412和第三无机绝缘部件413中的每一个作为掩模(所谓的硬掩模)被蚀刻。对于蚀刻，使用具有各向异性的干蚀刻是合适的。从而，η型部分401被构图以形成光电转换MOSFET的栅电极1340和1080。η型部分402被构图以形成周边nMOSFET的栅电极230的η型部分231。ρ型部分403被构图以形成周边pMOSFET的栅电极230的ρ型部分232。典型地，各无机绝缘部件的侧面构成相应栅电极的侧面和连续表面。通过η型部分401和402以及P型部分403的干蚀刻，第一硅氧氮化物膜4411、第二硅氧氮化物膜4421和第三硅氧氮化物膜4431的延伸部分被露出。主部分被栅电极覆盖。描述传送部分ΤΧ。例如，关于η型部分401的干蚀刻处理时间，通过在露出第一硅氧氮化物膜4411之后继续蚀刻处理，使得延伸部分2041比主部分2040薄。具体而言，通过干蚀刻去除第一硅氧氮化物膜4411的延伸部分的表面。第一硅氧氮化物膜4411通过等离子体氮化在表面附近(相对于中间表面的多晶硅膜400侧)具有峰值氮浓度。然后，可通过去除延伸部分2041的表面附近的部分，使得延伸部分2041的峰值氮浓度比主部分2040的峰值氮浓度低。因而，可以以不露出硅晶片300这样的方式(B卩，在以比主部分2040的厚度小的厚度残留延伸部分2041的状态中)终止干蚀刻。并且，在周边区域PR中，第三硅氧氮化物膜4431的延伸部分类似地变薄。虽然第二硅氧氮化物膜4421的延伸部分有时较薄地残留，但是，由于第二硅氧氮化物膜4421比第一硅氧氮化物膜4411薄，因此使得第二硅氧氮化物膜4421的延伸部分不被残留的可能性高。因此，图SC没有示出低电压部分LN和LP中的延伸部分。处理F参照图9A描述处理F (第二离子注入处理)。在该处理中，形成用于构成各晶体管的源极和/或漏极的半导体区域。在传送部分TX的漏极侧，以进入栅电极的漏极侧的下面这样的方式使用斜离子注入来形成P型半导体区域341。P型半导体区域341用作用于在传送晶体管103(104)中抑制穿通的势鱼区域。形成用作传送晶体管103 (104)的浮动熔合区(floating fusion)的η型漏极1032。在传送部分TX的源极侧，在η型半导体区域331上形成ρ型半导体区域332。在光电转换部分101 (102)中，ρ型半导体区域332用作用于防止在半导体表面上产生的暗电流向用作蓄积区域的η型半导体区域331移动的表面势垒区域。从而，光电转换部分101 (102)变为埋入的光电二极管。在放大部分SF中，形成漏极1782和源极1071(1081)。此时，由于至少在光电转换区域CR中第一无机绝缘部件411位于栅电极上的事实，第一无机绝缘部件411对于栅电极用作掩模，使得向栅电极的离子注入被抑制。作为结果，可以减少光电转换MOSFET的性能的变化。在低电压部分LN中，形成用作第一周边nMOSFET的晕区(halo region)的ρ型半导体区域2112和2122。在低电压部分LP中，形成用作第一周边pMOSFET的晕区的η型半导体区域2212和2222。在低电压部分LN和高电压部分HN中，形成第二周边nMOSFET的源极/漏极的低浓度区域2111和2121。在低电压部分LP和高电压部分HP中，形成第二周边pMOSFET的源极/漏极的低浓度区域2211和2221。在本例子中，通过离子注入同时形成低浓度区域2111和低浓度区域2121、漏极1782以及源极1071 (1081)。处理G参照图9B描述处理G (侧壁隔板形成处理)。在硅晶片300的整个表面上，形成用作图4A所示的第一硅氧化物层2051或图4B所示的第一硅氧化物层2151的薄的硅氧化物层(未示出)。本例子中的硅氧化物层的厚度为10nm。当通过栅电极的热氧化形成硅氧化物层时，存在使得栅绝缘膜的主部分与热氧化关联地变形的可能性，从而各MOSFET的性能降低。因此，通过CVD方法形成硅氧化物层是合适的。随后，在硅氧化物层上，在硅晶片300的整个表面上，形成用作图4A所示的第一硅氮化物层2052或图4B中的第一硅氮化物层2152的硅氮化物层。可通过CVD方法形成硅氮化物层。在光电转换区域CR中形成适当的光刻胶图案作为掩模，并然后蚀刻周边区域PR的硅氮化物层和硅氧化物层。从而，在周边区域PR中形成侧壁隔板215。对于此时的蚀刻，可以使用各向异性干蚀刻。在周边区域PR中，通过用于形成侧壁隔板215的蚀刻，设置在栅电极的上表面上的第二无机绝缘部件412和第三无机绝缘部件413变薄。第二无机绝缘部件412和第三无机绝缘部件413可被完全去除。另一方面，第一无机绝缘部件411至少被第一硅氮化物层2052覆盖，并仍然残留。通过用于形成侧壁隔板215的 蚀刻，除了位于侧壁215下面的部分以外，栅绝缘膜2340和2440的延伸部分变薄。栅绝缘膜2340和2440的延伸部分可被完全去除。处理H参照图9C描述处理H (第三离子注入处理)。在低电压部分LN和高电压部分HN中，形成源极/漏极的高浓度区域2110和2120。在低电压部分LP和高电压部分HP中，形成源极/漏极的高浓度区域2210和2220。从而，形成具有LDD (轻掺杂漏极)结构的周边MOSFET。由于第二无机绝缘部件412和第三无机绝缘部件413在前面的处理中变薄或者被完全去除，因此与离子注入到源极/漏极中的杂质量几乎相同的杂质量通过该处理的离子注入被注入到周边MOSFET的栅电极中。从而，周边MOSFET的栅电极的杂质浓度变得比光电转换MOSFET的栅电极的杂质浓度高。周边MOSFET的栅电极的片电阻变得比光电转换MOSFET的栅电极的片电阻低。从而，可以提高周边MOSFET的性能。在处理F中形成的光电转换MOSFET的源极/漏极的杂质浓度比周边MOSFET的源极/漏极的杂质浓度低。从而，通过单独地形成光电转换MOSFET的源极/漏极和周边MOSFET的源极/漏极，例如，可以改善放大晶体管的动态范围。处理I参照图1OA描述处理I (硅化处理)。形成覆盖光电转换区域CR的第二硅氧化物层250。第二硅氧化物层250不被设置在周边区域PR中，而露出周边MOSFET的源极211和212、漏极212和222以及栅电极230。当在处理G中较薄地残留第二无机绝缘部件412和第三无机绝缘部件413时，这些部件在该处理中被完全去除以露出栅电极230。然后，在周边区域PR中形 成覆盖源极211和212、漏极212和222以及栅电极230的金属膜(未不出)。金属膜包含与娃反应以被娃化的材料。例如，举出钴、钛、鹤等。由于通过例如溅射方法等在硅晶片300的整个表面上形成金属膜，因此在光电转换区域CR中也形成金属膜。然后，通过加热硅晶片300，使得金属膜与周边区域PR的包含多晶硅的栅电极230的η型部分231和ρ型部分232反应，以娃化栅电极230的上表面，由此形成第一娃化物层233。使得周边区域PR的源极211和212以及漏极212和222与金属膜反应，以硅化源极211和212以及漏极212和222的上表面。由于侧壁隔板215被设置在周边MOSFET中并且周边MOSFET的栅绝缘膜不延伸到高浓度区域2110、2120、2210和2220上的事实，可以适当地应用自对准硅化(salicide)方法。此时，在光电转换区域CR中形成的金属膜下面形成第二硅氧化物层250，使得不在光电转换区域CR中出现硅化。在光电转换区域CR中不被硅化的金属膜被去除。光电转换MOSFET中的至少一个可经受硅化。在这种情况下，可以去除经受硅化的光电转换MOSFET上的希望部分。处理J参照图1OB描述处理J。接下来，形成图1OB所示的叠层膜270。如图4B和图4C所示，叠层膜270可包含第二硅氧化物层251和第二硅氮化物层260。在周边区域PR中，以覆盖周边MOSFET的第一硅化物层233以及第二硅化物层241和242这样的方式形成叠层膜270。叠层膜270的第二硅氮化物层260可用作在后面描述的处理K中形成接触孔时的蚀刻阻止层。处理K参照图1OC描述处理K (布线处理)。形成图1OC所示的层间绝缘层500。层间绝缘层500在本例子中是HDP (高密度等离子体)硅氧化物膜，并且可以是诸如PSG、BSG和BPSG之类的硅化物玻璃膜。层间绝缘层500通过诸如CMP方法、回流方法和后蚀刻方法之类的已知方法被平坦化。在层间绝缘层500中，形成露出光电转换MOSFET的源极、漏极和栅电极的第一接触孔(未不出)。在第一接触孔中填充金属，以形成第一接触插头(未不出)。随后，形成露出周边区域PR的第一硅化物层233以及第二硅化物层241和242的第二接触孔(未示出)。然后，在第二接触孔中填充金属，以形成第二接触插头(未示出)。当然，第一接触孔和第二接触孔可以同时形成，以同时形成第一接触插头和第二接触插头。然而，以第一硅化物层和第二硅化物层的金属成分不污染光电转换区域CR这样的方式单独地形成它们是合适的。然后，可使用已知方法形成包含铝布线层或铜布线层的布线结构。在该布线结构中包括垂直输出线12和水平扫描线13。处理L在硅晶片300上，形成包含颜色过滤器阵列、微透镜阵列等的光学单元。还可在光电转换部分101 (102)上形成波导结构。处理M实施在其上如上面所述那样形成光电转换区段10、信号处理区段20和驱动区段30的硅晶片300的切割，以将其分割成多个芯片。各芯片被封装以制造光电转换装置I。如上所述，光电转换装置的制造方法具有硅氧化物膜形成处理、氮化处理和构图处理。在硅氧化物膜形成处理中， 在硅晶片300的光电转换区域CR中形成第一硅氧化物膜4410，并且在硅晶片300的周边区域PR的低电压部分LN和LP中形成第二硅氧化物膜4420。在氮化处理中，使用等离子体氮化方法，将氮同时引入到第一硅氧化物膜4410和第二硅氧化物膜4420中。在构图处理中，光电转换MOSFET的栅电极1340在第一硅氧氮化物膜4411上被构图，并且第一周边nMOSFET和第一周边pMOSFET的栅电极230在第二硅氧氮化物膜4421上被构图。以第一硅氧化物膜4411的最大氮浓度达到0.50原子％或更大并且第一硅氧化物膜4441的硅晶片300侧的表面中的界面氮浓度达到0.10原子％或更低这样的方式，执行氮化处理。从而，可以提供在其中提高光电转换区段的性能的光电转换装置。虽然以前表面照射型CMOS图像传感器作为例子进行了以上的描述，但是也可对于后表面照射型CMOS图像传感器利用本实施例。当制造后表面照射型光电转换装置时，在处理K之后，硅晶片300的厚度从形成栅电极的主表面的相对侧的主面(后表面)减小到约I 100 μ m。然后，在硅晶片300的后表面侧形成包含微透镜和颜色过滤器的光学单元。虽然描述了使用光电转换装置作为图像传感器(图像拾取设备)的例子，但是光电转换装置也可被用作专门用作测距计(焦点检测设备)或光度计的光电转换装置。并且，光电转换装置也可被用作兼作图像拾取设备和测距计的光电转换装置。虽然已参照示例性实施例描述了本发明，但应理解，本发明不限于所公开的示例性实施例。以下的权利要求的范围应被赋予最宽的解释以包含所有这样的变更方式以及等同的结构和功能。
权利要求
1.一种光电转换装置，包括: 光电转换区段， 所述光电转换区段包含具有叠层结构的半导体元件，所述叠层结构包含导电体、半导体和设置在所述导电体与所述半导体之间的绝缘体， 所述绝缘体是在位于所述导电体与所述半导体之间的主部分中包含氮的硅氧化物膜， 所述主部分的最大氮浓度高于0.10原子％，以及 所述半导体与所述主部分之间的界面的氮浓度为0.10原子％或更低。
2.根据权利要求1的光电转换装置，其中 所述主部分的最大氮浓度大于等于0.50原子％且小于等于5.00原子％，并且所述界面的氮浓度为0.05原子％或更低。
3.根据权利要求1的光电转换装置，其中 所述半导体元件是所述叠层结构用作栅极并且还具有源极和漏极的MOSFET， 所述硅氧化物膜具有从所述主部分延伸到所述源极和漏极中的至少一个上的子部分，以及 所述源极或漏极与所述子部分之间的界面的氮浓度为0.10原子％或更低。
4.根据权利要求3的光电转换装置，满足以下的(a)、(b)和(c)中的至少一个: Ca)所述子部分的最大氮浓度为所述主部分的最大氮浓度的1/2或更低， (b)所述子部分的最大氮浓度为1.00原子％或更低，以及 (c)所述子部分的厚度小于所述主部分的厚度。
5.根据权利要求1的光电转换装置，其中 所述光电转换区段具有多个光电转换单元， 所述光电转换单元中的每一个包含以下中的至少一个: (1)光电转换部分用作源极的传送晶体管， (2)根据所述光电转换部分中产生的信号电荷的量来产生电信号的放大晶体管， (3)将所述光电转换部分中产生的信号电荷复位的复位晶体管，以及 (4)控制来自所述光电转换单元的输出的开关晶体管，以及 所述传送晶体管、放大晶体管、复位晶体管和开关晶体管中的至少一个是具有所述叠层结构的半导体元件。
6.根据权利要求1的光电转换装置，其中 所述光电转换区段具有多个光电转换单元， 所述光电转换单元中的每一个包含光电转换部分用作源极的传送晶体管和具有与传送晶体管的漏极电连接的栅电极的放大晶体管， 所述传送晶体管和放大晶体管是所述半导体元件，并且， 所述传送晶体管和放大晶体管中的每一个的主部分的厚度为5.0nm或更大。
7.根据权利要求1的光电转换装置，还包括: 信号处理区段，所述信号处理区段包含nMOSFET和pMOSFET并处理来自所述光电转换区段的信号，其中 nMOSFET和pMOSFET的沟道区域上的栅绝缘膜是包含氮的硅氧化物膜， 栅绝缘膜的最大氮浓度大于等于0.50原子％且小于等于5.0原子％，以及沟道区域与栅绝缘膜之间的界面的氮浓度低于0.50原子％。
8.根据权利要求7的光电转换装置，其中 所述信号处理区段具有包含nMOSFET和pMOSFET的CMOS电路，其中，在所述CMOS电路中，nMOSFET和pMOSFET的栅电极包含η型部分和ρ型部分，所述η型部分包含与nMOSFET对应的η型多晶硅，所述ρ型部分包含与pMOSFET对应的ρ型多晶硅并连续到所述η型部分， 第一硅化物层被设置在从η型部分到ρ型部分的区域上，以及 第二硅化物层被设置在nMOSFET和pMOSFET中的每一个的源极和漏极中的每一个上。
9.根据权利要求7的光电转换装置，其中 nMOSFET 包含第一 nMOSFET 和第二 nMOSFET， pMOSFET 包含第一 pMOSFET 和第二 pMOSFET，以及 第一 nMOSFET和第一 pMOSFET的栅绝缘膜的厚度比第二 nMOSFET和第二 pMOSFET的栅绝缘膜的厚度小。
10.根据权利要求9的光电转换装置，其中 第一 nMOSFET和第一 pMOSFET的栅绝缘膜的最大氮浓度为0.50原子％或更大，并且，(I)第一 nMOSFET和第一 pMOSFET的栅绝缘膜的沟道区域与(2)第一 nMOSFET和第一pMOSFET的栅绝缘膜之间的界面的氮浓度低于0.50原子％，以及 第二 nMOSFET和第二 pMOSFET的栅绝缘膜的最大氮浓度为0.50原子％或更大，并且，(3)第二 nMOSFET和第二 pMOSFET的栅绝缘膜的沟道区域与(4)第二 nMOSFET和第二pMOSFET的栅绝缘膜之间的界面的氮浓度为0.10原子％或更低。
11.根据权利要求9的光电转换装置，其中，第一nMOSFET和第一 pMOSFET的栅绝缘膜的厚度低于5.0nm。
12.一种光电转换装置，包括: 光电转换区段；以及 处理来自所述光电转换区段的信号的信号处理区段， 所述光电转换区段包含具有第一 MOS结构的半导体元件， 所述信号处理区段包含具有第二 MOS结构的半导体元件， 第一 MOS结构和第二 MOS结构的绝缘体是在位于导电体与半导体之间的主部分中包含氮的硅氧化物膜， 第二 MOS结构的主部分的厚度比第一 MOS结构的主部分的厚度小， 第一 MOS结构和第二 MOS结构的主部分的最大氮浓度大于等于0.50原子％且小于等于5.00原子％，以及 第一 MOS结构和第二 MOS结构的半导体与主部分之间的界面的氮浓度为0.10原子％或更低。
13.根据权利要求12的光电转换装置，其中 所述界面的氮浓度为0.05原子％或更低。
14.根据权利要求12的光电转换装置，其中 所述信号处理区段包含具有第三MOS结构的半导体元件， 第三MOS结构是在位于导电体与半导体之间的主部分中包含氮的硅氧化物膜，第三MOS结构的主部分的厚度比第二 MOS结构的主部分的厚度大， 第三MOS结构的主部分的最大氮浓度大于等于0.50原子％且小于等于5.00原子％，以及 第三MOS结构的半导体与第三MOS结构的主部分之间的界面的氮浓度为0.10原子％或更低。
15.—种图像拾取系统,包括: 根据权利要求1的光电转换装置；以及 基于来自所述光电转换装置的输出信号产生图像的图像产生设备。
16.一种光电转换装置的制造方法，所述光电转换装置具有: 第一区域中的具有MOSFET的光电转换区段；以及 第二区域中的具有nMOSFET和pMOSFET的信号处理区段， 所述方法包括: 在硅晶片的第一区域中形成第一硅氧化物膜并在所述硅晶片的第二区域的某一部分中形成第二硅氧 化物膜的硅氧化物膜形成处理； 使用等离子体氮化方法同时将氮引入到第一硅氧化物膜和第二硅氧化物膜中的氮化处理；以及 在将氮引入到其中的第一硅氧化物膜上对MOSFET的栅电极进行构图并在将氮引入到其中的第二硅氧化物膜上对nMOSFET和pMOSFET的栅电极进行构图的构图处理， 所述氮化处理以第一硅氧化物膜的最大氮浓度为0.50原子％或更大并且所述硅晶片与第一硅氧化物膜之间的界面的氮浓度为0.10原子％或更低的方式被执行。
17.根据权利要求16的光电转换装置的制造方法，还包括在所述氮化处理之后并在所述构图处理之前以大于等于950°C且小于等于1150°C的温度对所述硅晶片进行退火的退火处理。
18.根据权利要求16的光电转换装置的制造方法，其中，在所述构图处理中，使得从第一硅氧化物膜的位于栅电极与硅晶片之间的主部分延伸的子部分薄，并使得所述子部分的最大氮浓度比所述主部分的最大氮浓度低。
19.根据权利要求16的光电转换装置的制造方法，其中 所述硅氧化物膜形成处理包括使用热氧化方法、等离子体氧化方法或游离基氧化方法与第一硅氧化物膜的形成同时地形成硅晶片的第二区域的另一部分中的第三硅氧化物膜的阶段，以及使用热氧化方法、等离子体氧化方法或游离基氧化方法在硅晶片的第二区域中形成第二硅氧化物膜的阶段，所述第三硅氧化物膜的厚度大于第二硅氧化物膜的厚度，在所述氮化处理中，与将氮引入到第一硅氧化物膜和第二硅氧化物膜中同时地将氮引入到第三硅氧化物膜中，以及 在栅电极形成处理中，还在将氮引入到其中的第三硅氧化物膜上形成nMOSFET和pMOSFET的栅电极。
20.根据权利要求16的光电转换装置的制造方法，其中 所述构图处理包括在硅晶片上形成多晶硅膜的阶段、将η型杂质引入到多晶硅膜的用作nMOSFET的栅电极的一部分中的阶段、以及将P型杂质引入到多晶硅膜的用作pMOSFET的栅电极的一部分中的阶段，以及所述方法在所述构图处理之后具有形成nMOSFET和pMOSFET中的每一个的源极和漏极的离子注入和形成处理、以及硅化nMOSFET和pMOSFET中的每一个的源极和漏极的表面以及栅电极的表面的硅化处理。 ·
全文摘要
本公开内容涉及光电转换装置、图像拾取系统和光电转换装置的制造方法。光电转换区段包含具有叠层结构的半导体元件，叠层结构包含导电体、半导体和设置在导电体与半导体之间的绝缘体，其中，绝缘体是在位于导电体与半导体之间的主部分中包含氮的硅氧化物膜。
文档编号H01L27/146GK103219348SQ201310019208
公开日2013年7月24日 申请日期2013年1月18日 优先权日2012年1月18日
发明者广田克范 申请人:佳能株式会社