专利名称：半导体装置及制造半导体装置的方法
技术领域：
在此所述的主题涉及半导体装置，例如用于太阳能电池应用的二极管、其它光生伏打装置、光电传感器、例如液晶显示器(LCD)的显示器，等等。有些已知的半导体装置包括由硅形成的硅层。硅层可以包括本征硅层和为装置或传感器提施主和受主的掺杂的体积或区域。另选地，硅层可以在光生伏打装置中提供吸收入射光并且把入射光转换成电流的有源层。
背景技术：
通常，半导体装置的效率可以依赖于半导体装置中半导体(例如，硅)层的结晶度和/或缺陷密度。例如，单晶硅太阳能电池可能比多晶硅太阳能电池在把入射光转换成电流的时候具有相对更高的效率。类似地，多晶硅太阳能电池可能比非晶硅电池具有更高的效率。半导体(例如，硅)层的缺陷密度和结晶度可以与淀积硅层的温度逆相关。例如，单晶硅通常在高于1000摄氏度的温度形成。多晶硅可以在超过500摄氏度的温度形成。而非晶硅可以在150至500摄氏度范围内的温度淀积。微晶硅可以利用与非晶硅相似的温度范围淀积。在较低温度淀积的、具有较低结晶度和较高缺陷密度的硅层可以在相对便宜的衬底(例如玻璃)上淀积。在暴露到高温环境之后，这种便宜的衬底可能具有一些对某些装置不期望的属性。这些不期望的属性的例子可以包括在装置衬底中存在相对大量的杂质，例如钠。当衬底暴露到较高温度的环境时，这些杂质会扩散到淀积在衬底之上的半导体(例如，硅)层中。不太昂贵的衬底的 其它不期望属性可以包括在衬底加热过程中衬底变化的平坦度。例如，有些玻璃衬底可能变得不太平并且具有更起伏的表面，而半导体或者其它层淀积在该表面之上。衬底变化的平坦度会影响后续的处理操作。例如，当玻璃用于衬底时，在层淀积到衬底上面或之上的过程中当衬底暴露给相对较高的温度时，玻璃可能变软而且不能返回原来的平坦形式以进行后续处理，例如在半导体材料在衬底上淀积之后的光刻处理。由于光刻处理中淀积的蚀刻掩膜(例如，光致抗蚀剂掩膜)变化的厚度和/或角度，光刻处理中衬底不平坦的表面会不利地影响后续半导体层的去除或者蚀刻。相反，多晶或单晶硅层或晶片可以用在半导体装置中。多晶硅层可以在至少500至IJ 600摄氏度的温度淀积。单晶硅层可以在至少1000摄氏度的温度淀积。对于传统的半导体或/和IXD制造处理，为了防止杂质从衬底扩散到多晶硅或单晶硅层中，或者为了保持后续处理可能需要的衬底和/或半导体层的某些物理属性(例如，对于后续的光刻处理，衬底和/或半导体层的平坦度)，可能使用相对昂贵的衬底。因此，可以用于为半导体或/和IXD制造处理淀积多晶硅的衬底的选择非常少。如上所述，在半导体装置中的半导体(例如，硅)层的质量与半导体装置中所使用的衬底的成本之间存在折中。存在提高半导体装置中硅层的质量同时避免制造半导体装置的成本显著增加的需求。
发明内容
在一种实施方式中，提供了用于制造半导体装置的方法。该方法包括提供要在其上布置半导体装置的衬底，把衬底加热到超过衬底的软化点或玻璃转变温度中至少一个的第一温度并且把多晶硅层淀积到衬底上。在另一种实施方式中，提供了半导体装置。该半导体装置包括具有至少一个小于600摄氏度的软化点Ts的衬底和淀积到衬底的上表面上的多晶硅层，使得多晶硅层与衬底邻接。
图1是用于根据一种实施方式的半导体装置的衬底的透视图。图2是根据一种实施方式的加热室的图。图3是根据一种实施方式的等离子增强化学汽相淀积(PECVD)室的示意图。图4是根据另一种实施方式、在图3所示PECVD室中的图1所示衬底的示意图。图5是根据一种实施方式、包括图1所示衬底和图3所示多晶硅层的半导体装置的横截面视图。图6是根据另一种实施方式、包括图1所示衬底和图3所示多晶硅层的半导体装置的横截面视图。图7是根据一种实施方式 、用于制造包括图3所示多晶硅层的半导体装置的方法的流程图。
具体实施例方式当联系附图进行阅读时，以上概述及以下对在此所述主题的某些实施方式的具体描述将得到更好的理解。如在此所使用的，除非明确地声明了以下排除，否则以单数形式陈述并且前面带有词“一”或“一个”的元件或步骤应当理解为不排除所述元件或步骤的复数形式。此外，对“一种实施方式”的表述不是要解释为排除也结合了所述特征的附加实施方式的存在。而且，除非明确地陈述为相反，否则“包括”或“具有”一个或多个具有特定属性的元件的实施方式可以包括不具有那种属性的附加的这种元件。根据在此所述的一种或多种实施方式，提供了具有直接淀积到衬底上的多晶硅层的太阳能电池。衬底可以由低温材料或者具有相对低的软化点的材料形成。一方面，在淀积处理之前或之后，衬底可能不够平坦，从而满足通常的半导体和/或平板装置制造标准。另一方面，在把多晶硅层淀积到衬底上之前，衬底可能具有相当大量的杂质。在淀积多晶硅层之前，衬底被加热，使得杂质扩散出衬底。在加热衬底之后，多晶硅层可以直接淀积到衬底的上表面上，而不需要布置在多晶硅层与衬底之间的插入层。另选地，可以应用后加热清洁处理，以从衬底清除已经被加热处理驱逐出衬底的杂质。在另一种实施方式中，一个或多个密封层可以淀积到衬底上以及衬底与多晶硅层之间，以防止衬底中的更多杂质扩散出衬底并进入多晶硅层。多晶硅层可以制造成可能不需要后光刻处理的光生伏打电池或模块、二极管类型的光电传感器等的一部分。
图1是根据一种实施方式的半导体装置的衬底100的透视图。衬底100可以是用于半导体装置的支撑表面。例如，衬底100可以支撑在衬底100的上表面102上淀积或以别的方式形成的半导体装置，例如光生伏打电池或模块、光电传感器的二极管。衬底100具有与上表面102相对的下表面104，及使表面102、104相互连接的相对边缘106、108和相对边缘 110、112。衬底100在室温(例如，21摄氏度)可能具有平的或者主要是平的表面。例如，衬底100在室温下可能不具有凹的或凸的表面。另选地，衬底100可以具有不平整的、波浪形或者弓形形状，使得衬底100的上表面低的部分(例如，上表面凹谷中的最低点)和衬底100的上表面的上部(例如，上表面的峰中的最高点)之间的差超过用于蚀刻淀积在衬底100之上的层的光刻处理的限制。在另一个例子中，衬底100在室温下以及在把衬底100加热到高于一个温度(例如衬底100的软化点或者玻璃转变温度)之前可以具有平的或者主要是平的表面，但是在加热衬底100之后，衬底100具有不平整或者波浪形的形状，甚至在返回室温之后也保持这种不平整的形状。具有不平形状(例如凹或凸形状)的衬底100的形状在这里可以称为非平面的形状。通过“凹”或者“凸”，意味着衬底100的整体或整块形状，而不只是衬底100相对小的一部分，是弯曲的或者弓形的。
在一种实施方式中，衬底100是具有相对低的软化点的材料。软化点代表在没有外力施加到衬底100的情况下衬底100软化或者改变衬底100的一个或多个维度的温度。衬底100的软化点可以根据标题为“Standard Test for Softening Point of Glass”的ASTM标准C338-93 (在2008年重新审批)来确定。例如，衬底100的软化点可以通过用形成衬底100的材料制作一个圆形纤维样本来确定，所述样本具有大约0.65毫米的直径和大约235毫米的长度。样本的至少一部分在以每分钟4到6摄氏度的速率增加的温度下加热。例如，可以加热样本的从其一端沿该样本长度延伸到100毫米的部分。软化点可以标识为样本在其自身重量下以每分钟至少I毫米的速率伸长的温度，如在ASTM标准338-93中所描述的。在一种实施方式中，衬底100具有低于600摄氏度的软化点。另选地，衬底100可能具有更高的软化点，例如低于730摄氏度、低于750摄氏度或者低于850摄氏度。衬底100可能由于衬底100中杂质114的存在而具有相对低的软化点。衬底100可以由包括显著数量杂质114的相对便宜的材料形成，如果杂质114扩散到淀积到衬底100上的晶体硅(例如，多晶硅)层302 (图3中所示)中，那么所述杂质会不利地影响位于衬底100上的半导体装置的性能。衬底100可以由在相对低的温度软化(例如，变得更有弹性、更易变形，或者如由一种或多种技术所测量的，例如Vicat软化点)和/或具有相对低玻璃转变温度(Tg)的材料形成。玻璃转变温度(Tg)是形成玻璃的液体变成玻璃的温度。玻璃转变温度(Tg)可以通过在ASTM标准中阐述的一种或多种测试方法来确定，例如ASTM标准E2602-09(“StandardTest Method for the Assignment of the Glass Transition Temperature by ModulatedTemperature Differential Scanning Calorimetry，，)。ASTM 标准 E2602-09 描述了用于识别材料的玻璃转变温度(Tg)的几种测试方法，例如通过使用差示扫描量热法、热力学分析或者动态力学分析。在一种实施方式中，衬底100具有低于600摄氏度的玻璃转变温度(Tg)0
衬底100中可能存在显著数量的杂质114。例如，衬底100可以由在衬底100中具有显著数量金属(例如钠(Na))的材料形成。金属可以是杂质114，如果允许其扩散到多晶硅层302 (图3中所示)中的话，将不利地影响包括多晶硅层302的半导体装置。在另一种实施方式中，衬底100可以由金属形成。例如，衬底100可以包括或者由金属(例如镍、不锈钢、铝或钛)或者包括镍、不锈钢、铝或钛的金属合金形成。在另一种实施方式中，衬底可以由在高温处理步骤中可能或者可能不改变平坦度的任何其它材料(例如陶瓷材料)形成。图2是根据一种实施方式的加热室200的图。加热室200是作为可以用于加热衬底100的装置的一个例子示出的。在把多晶硅层302 (图3中所示)淀积到衬底100上之前，把衬底100放置到加热室200中。加热室200包括内部隔间202，衬底100就放置到该隔间中。内部隔间202可以包括由石英或者不会化学反应或扩散到衬底100中的其它类型材料形成的支撑204。几盏灯206放置在衬底100之上并产生提高内部隔间202内和衬底100的温度的热量。灯206可以由电阻元件(例如电线)形成，电流跨该电阻元件施加。灯206的电阻使得灯206由于电流通过灯206而产生热量。衬底100被灯206加热，从衬底100中驱逐出杂质114。随着衬底100的温度升高，衬底100中的杂质114可能扩散通过衬底100。例如，当衬底100的热能由于灯206所生成的热量而增加时，位于衬底100中的钠离子可能朝着上表面102、下表面104和/或边缘106、108、110、112 (图1中所示)中的一个或多个移动。衬底100以足够高的温度被加热，使得大部分杂质114都通过表面102、104和/或边缘106、108、110、112扩散出衬底100。在一种实施方式中，衬底100被加热到超过衬底100的软化点和/或玻璃转变温度(Tg)的温度设定点。该温度设定点可以是内部隔间202内的空间或气体的温度。另选地，该温度设定点可以是衬底100的温度。衬底100可以加热到高于软化点和/或玻璃转变温度(Tg)但是在软化 点和/或玻璃转变温度(Tg)的10%、20%、30%、40%、50%等内的温度设定点。随着加热衬底100的温度升高，杂质114可以以更快的速率扩散出衬底100。衬底100可以在温度设定点被加热持续停留时间(dwell time)。所述停留时间代表衬底100在该温度设定点被加热的时段。停留时间可以基于衬底100中杂质114的量。具有较大量杂质114的衬底100的停留时间可以比具有较少量杂质114的衬底100的停留时间长。仅仅是作为例子，由具有重量13%的氧化钠(Na2O)的玻璃形成的衬底100的停留时间比由具有重量10%的氧化钠(Na2O)的玻璃形成的衬底100的停留时间长。停留时间可以充分长，使得衬底100中杂质的重量百分比减少至少预定的阈值百分比，例如50%、75%、90%,95%或者99%。例如，停留时间可以足够长，使得原本具有重量10%的氧化钠(Na2O)的衬底100在温度设定点加热停留时间后衬底100中99%的钠都扩散出衬底100。停留时间可以基于温度设定点。如上所述，某些杂质114在更高的温度可能扩散出衬底100。因此，停留时间可以对较低的温度设定点增加而对较高的温度设定点减少。一旦衬底100已经加热，衬底100中的至少一些杂质114就可以从衬底100中驱逐出去。衬底100可以进行下一个处理序列，并且可能需要从专门的加热室200中移除，并且多晶硅层302 (图3中所示)可以淀积到衬底100上。图3是根据一种实施方式的化学汽相淀积(CVD)室300的示意图。CVD室300可以用于把多晶硅层302淀积到衬底100上。CVD室300是封闭的，以允许在CVD室300的内部空间304中建立真空环境。CVD室可以配备有连接到射频(RF)源310或者远端等离子源的电极板306、308。衬底100定位在上下加热器之间。一种或多种淀积气体通过入口 314、316馈送到内部空间304中。例如，含氢的气体、含硅的气体、含硼的气体或者含磷的气体中的一种或多种可以通过入口 314、316馈送到室300中。淀积气体进入衬底100和加热器306、308之间的空间。加热器306、308的足够高的温度离子化或者“分解”淀积气体，产生离子化的气体。离子化的气体把材料淀积在衬底100上，在衬底100上生长膜和层，例如多晶硅层302。CVD室300的内部空间304可以在多晶硅层302的淀积过程中被加热到一个温度设定点。例如，内部空间304可以被加热，以辅助作为晶体或多晶层的层302的形成。总的来说，随着内部空间304的热量在硅层的淀积过程中增加，硅层可以变得更加晶态。在一种实施方式中，CVD室300的温度设定点在多晶硅层302的淀积过程中是至少450摄氏度。在另一种实施方式中，CVD室300的温度设定点在多晶硅层302的淀积过程中是至少500摄氏度。另选地，用于多晶硅层302淀积的温度设定点可以是至少550或者至少600摄氏度。在另一种实施方式中，用于多晶硅层302淀积的温度设定点是至少1000摄氏度。用于淀积多晶硅层302的温度设定点可以足够高，以便在层302中提供硅的多晶结构，而又可以足够低，以防止衬底100中显著数量的剩余杂质114扩散出衬底100并进入多晶硅层302。例如，衬底100可以在小于为了除去至少一些杂质114而加热衬底100的温度设定点的温度设定点被加热。在一种实施方式中，衬底100在PECVD室300中以低于衬底100的软化点和/或玻璃转变温度(Tg)的温度设定点加热。在所说明的实施方式中，多晶硅层302是作为直接淀积到衬底100的上表面102上的硅膜形成的。例如，多晶硅层302可以直接淀积到上表面102上，使得多晶硅层302与上表面102邻接，而不需要设置在多晶硅层302与衬底100之间的任何插入或中间层。多晶硅层302可以包括一 个或多个掺杂半导体材料的结或区域，例如用于光生伏打装置的掺杂硅膜、用于晶体管装置的掺杂源极和/或漏极区域等的P-N、N-P、N-1-P或P-1-N结堆叠。图4是根据另一种实施方式、在PECVD室300中的衬底100的示意图。代替直接把多晶硅层302淀积到衬底100上(如图3所示)，密封层或者阻挡层400可以在淀积多晶硅层302之前淀积到衬底100上。例如，密封层或者阻挡层400可以利用PECVD室300直接淀积到衬底100的上表面102上，而多晶硅层302可以直接淀积到密封层400上。在一种实施方式中，密封层400是包括一个或多个氮化物膜的氮化物层。例如，密封层400可以包括或者由氮化硅(Si3N4)形成。另选地，密封层400可以包括位于氮化物层相对侧的氧化物层堆叠，对于氧化物-氮化物-氧化物层，也称为ONO层。氧化物层中的第一层可以直接淀积到衬底100的上表面102上，氮化物层在该第一氧化物层之上，第二氧化物层在氮化物层顶上。多晶硅层302可以淀积到第二氧化物层上。氧化物层可以由二氧化硅(SiO2)形成或者包括二氧化硅，而氮化物层可以包括氮化硅(Si3N4)或者由氮化硅(Si3N4)形成。但是，其它的氧化物和氮化物也在这里所述的一种或多种实施方式的范围之内。在一种实施方式中，阻挡层包括一个或多个导电膜。例如，阻挡层可以包括氮化钛、由氮化钛形成或者淀积在氮化钛上面。密封层或阻挡层400淀积到衬底100上，以密封或者阻止衬底100中某些不期望的杂质114进入衬底100和/或提供一个或多个缓冲膜，该缓冲膜在衬底100与淀积在衬底和层400之上的一个或多个层之间提供过渡。密封层或阻挡层400防止杂质114在多晶硅层302的后续热处理步骤中扩散出衬底100。例如，密封层400可以淀积成防止在多晶硅层302的淀积过程中和/或在多晶硅层302上附加层的淀积、多晶硅层302或淀积在多晶硅层302之上的其它层的结晶、多晶硅层302或淀积在多晶硅层302之上的其它层的离子植入等过程中在衬底100加热的过程中杂质114扩散到多晶硅层302中。这些附加的热处理步骤在多晶硅层302淀积到密封层400上之后发生，并且可能在足够高的温度发生，这种足够高的温度会使杂质114另外地扩散出衬底100并进入多晶硅层302。密封层400充当屏障，防止杂质114扩散到多晶硅层302中。各种类型的装置都可以利用衬底100和多晶硅层302形成。例如，固态晶体管装置、二极管、光生伏打装置(例如，太阳能电池)等都可以由衬底100和多晶硅层302形成并包括衬底100和多晶娃层302。在一种实施方式中,包括把入射光转换成电流的一个或多个太阳能电池的光生伏打装置是由淀积在衬底100上的层形成的，其中多晶硅层302包括该光生伏打装置用于把入射光转换成电流的有源层的至少一部分。图7是根据一种实施方式、制造包括多晶硅层302的半导体装置的方法700的流程图。在702，提供衬底100 (图1所示)。如上所述，衬底100可以由具有相对低的软化点和/或玻璃转变温度(Tg)的材料形成。例如，衬底100的软化点和/或玻璃转变温度(Tg)可以比制造包括衬底100的半导体装置中所涉及的一个或多个处理步骤的温度低。在704，加热衬底100 (图1所示)。衬底100被加热，使得衬底100中的杂质114(图1所示)扩散出衬底100。衬底100可以在高于衬底的软化点和/或玻璃转变温度(Tg)的温度加热。在一种实施方式中，方法700的流程从704前进到708。在708，多晶硅层302(图3所示)淀积到衬底100 (图1所示)上。如上所述，多晶硅层302可以直接淀积到衬底100的上表面102 (图1所示)上，而不需要在多晶硅层302与衬底100之间的任何插入层。多晶硅层302的淀积可能涉及把衬底100加热到比衬底100软化点和/或玻璃转变温度(Tg)低或者凉的温度。在704中从衬底驱逐出杂质114 (图1所示)可以防止在多晶硅层302的淀积过程中杂质114扩散到多晶硅层302中。另选地，多晶硅层302可以在大于衬底100的软化点和/或玻璃转变温度(Tg)的温度淀积。在一种实施方式中，多晶硅层302 (图3所示)是以多晶或微晶状态淀积的。例如，多晶硅层302可以不是在非晶状态下淀积，然后被加热以形成多晶或微晶结构。相反，多晶硅层302可以在非晶状态下淀积，然后被加热以形成多晶或微晶结构。在另一种实施方式中，方法700的流程从704前进到706，然后从706前进到708。在706，密封层400 (图4所示)淀积到衬底100 (图1所示)上。例如，密封层400可以直接淀积到衬底100的上表面102 (图1所示)上。密封层400把剩余的杂质114 (图1所示)密封在衬底100中，使得杂质114不会在后续的热处理步骤或过程中通过上表面102扩散出衬底100。方法700的流程可以从706前进到708，其中多晶硅层302 (图3所示)淀积到密封层400 (图4所示)上。例如，多晶硅层302可以淀积成使得密封层400布置在衬底100(图1所示)与多晶硅层302之间并且从衬底100延伸到多晶硅层302。应当理解， 以上描述意图是说明性的，而不是限制性的。例如，上述实施方式(和/或其各方面)可以彼此结合使用。此外，在不背离其范围的情况下，可以对在此所述主题的教导进行许多修改，以适应特定的情况或材料。在此所述各种部件的尺寸、材料类型、朝向及各种部件的数量与位置意图定义某些实施方式的参数，而不是要以任何方式来限制，而且仅仅是示例性的实施方式。通过回顾以上描述，在所述权利要求主旨与范围内的许多其它实施方式和修改对于本领域技术人员将是显而易见的。因此，在此所述主题的范围应当参考所附权利要求及这些权利要求被赋予权利的等价物的全部范围一起来确定。在所附权利要求中，术语“包括”和“其中”用作对应术语“包含”和“在其中”的简单说法等价物。此夕卜，在所附权利要求中，术语“第一”、“第二”和“第三”等仅仅是用作标记，而不是要对它们的对象施加数值要求。另外，除非这种权利要求限制明确地使用短语“用于…的器件”加上功能的陈述而没有另外的结构，否则以下权利要求的限制不是以器件加功能的格式撰写的而，且不是要基于 35U.S.C.§112第6段来解释。
权利要求
1.一种用于制造在光生伏打装置中使用的半导体装置的方法，所述方法包括: 提供衬底，所述半导体装置要布置在所述衬底上； 将所述衬底加热到超过所述衬底的软化点的第一温度；以及 将多晶硅层淀积到所述衬底上。
2.如权利要求1所述的方法，其中提供衬底包括提供凸衬底或者凹衬底。
3.如权利要求1所述的方法，其中加热包括将所述衬底保持在第一温度持续一停留时间，所述停留时间是将杂质驱逐出所述衬底的足够长的持续时间。
4.如权利要求1所述的方法，其中加热包括将所述衬底加热到高于600摄氏度。
5.如权利要求1所述的方法，其中所述衬底是由包括钠的玻璃形成的。
6.如权利要求1所述的方法，其中所述衬底是由金属形成的。
7.如权利要求1所述的方法，其中淀积包括在比所述第一温度冷的第二温度淀积所述多晶娃层。
8.如权利要求1所述的方法，其中淀积包括在没有布置在所述多晶硅层与所述衬底之间的插入层的情况下将所述多晶硅层直接淀积到所述衬底的上表面上。
9.如权利要求1所述的方法，还包括在所述衬底上淀积密封层，以及淀积所述多晶硅层包括在所述密封层上淀积所述多晶硅层。·
10.如权利要求9所述的方法，其中所述密封层包括氮化物材料。
11.一种半导体装置，包括: 衬底，在室温下和在高于600摄氏度的温度加热该衬底之前具有非平面的形状，或者在被加热到高于600摄氏度的温度并返回室温之后具有非平面的形状；以及 多晶硅层，布置在所述衬底的上表面上，使得所述多晶硅层与所述衬底邻接。
12.如权利要求11所述的半导体装置，其中所述衬底是由包括钠的玻璃形成的。
13.如权利要求11所述的半导体装置，其中所述衬底是由金属形成的。
14.如权利要求11所述的半导体装置，其中在没有布置在所述多晶硅层与所述衬底之间的插入层的情况下，所述多晶硅层直接与所述衬底邻接。
15.如权利要求11所述的半导体装置，还包括布置在所述衬底与所述多晶硅层之间的密封层。
16.如权利要求15所述的半导体装置，其中所述密封层包括氮化物材料。
17.如权利要求11所述的半导体装置，其中所述半导体材料是包括所述多晶硅层的晶体管或光生伏打装置中的至少一种。
全文摘要
本发明涉及半导体装置及制造半导体装置的方法。一种用于制造半导体装置的方法包括提供半导体装置要布置在其上面的衬底，把衬底加热到超过衬底的软化点或玻璃转变温度中至少一个的第一温度，以及把多晶硅层淀积到衬底上。一种半导体装置包括具有至少一个小于600摄氏度的软件点Ts的衬底和位于衬底上表面上使得其与衬底邻接的多晶硅层。
文档编号H01L31/0352GK103247713SQ201310025920
公开日2013年8月14日 申请日期2013年1月24日 优先权日2012年2月14日
发明者J·王 申请人:吉富机械设备有限公司