专利名称：半导体器件的制造方法
技术领域：
本发明涉及集成电路制造工艺技术领域，特别涉及一种半导体器件的制造方法。
背景技术：
高压集成电路广泛应用于平板显示、通讯电路及汽车电路等多个领域。在高压集成电路中，由低压逻辑部分产生控制信号来控制高压部分工作，其输出通过包含高压器件的高压驱动电路提升到一个高电压水平。通常，高压集成电路上集成有高压器件和低压器件，高压器件需要采用厚栅氧工艺实现栅源耐压，而低压器件则可以采用薄栅氧工艺。传统的高压互补金属氧化物半导体(High-voltage Complementary Metal Oxide Semiconductor,简称 HV CMOS)的栅氧厚度大约在IOOnm左右，而低压互补金属氧化物半导体(Low-voltage Complementary MetalOxide Semiconductor,简称LV CMOS)的栅氧厚度则在2.5nm左右。因此,需要特殊的工艺才能将HV CMOS的厚栅氧和LV CMOS薄栅氧集成在一起。利用娃的选择氧化(Local Oxidation of Silicon, LC0S)原理,借助氮化娃作为硬掩模板是一种行之有效的集成不同厚度栅氧的方法。在传统工艺中，以氮化硅为掩膜实现了硅的选择氧化，在这种工艺中，除了形成有源晶体管的区域以外，在其它所有重掺杂硅区上均生长一层厚的氧化层，称为隔离或场氧化层。而在传统工艺中由于AA(Active Area)与STI交界处存在梯度，使得在干法刻蚀氮化硅后会在交界处形成类似于侧墙的氮化硅残留，而氮化硅的残留不仅会增加后续工艺的缺陷，还会使得其下的垫氧化层难以去除，从而导致栅氧形成之后AA边缘形成尖角，最终降低了器件的击穿电压，影响器件GOI可靠性测试性能。
发明内容
本发明的目的在于提供一种半导体器件的制造方法，以解决现有技术中氮化硅残留的问题，以改善高压半导体器件的栅氧形貌，从而提高压半导体器件的可靠性能。为解决上述技术问题，本发明提供一种半导体器件的制造方法，包括:步骤一:提供一衬底，所述衬底包括高压器件区域和低压器件区域，所述高压器件区域和低压器件区域由浅沟槽隔开，在所述衬底上形成覆盖高压器件区域和低压器件区域的衬垫氧化层，在所述衬垫氧化层和浅沟槽上形成硬掩膜层；步骤二:采用干法刻蚀去除高压器件区域上的部分所述硬掩膜层；步骤三:采用第一清洗液去除所述高压器件区域和浅沟槽交叠部分的部分厚度的浅沟槽，以使残留在高压器件区域和浅沟槽交界处的硬掩膜层暴露出来；步骤四:采用第二清洗液去除残留在高压器件区域和浅沟槽交界处的硬掩膜层。可选的，所述硬掩膜层为氮化硅。可选的，所述第一清洗液为氢氟酸。可选 的，所述第一清洗液为氢氟酸和氟化氨的混合液。
可选的，所述第一清洗液为氢氟酸和磷酸的混合液。可选的，所述第一清洗液为氢氟酸、氟化氨和磷酸的混合液。可选的，所述第二清洗液为磷酸。可选的，所述衬垫氧化层的厚度为90 Λ 140 Α,所述硬掩膜层的厚度为250A~400 A0可选的，在所述步骤三中，去除的浅沟槽的厚度为IOOA 300 L.
可选的，在所述步骤四中的清洗时间为I分钟 3分钟。可选的，所述半导体器件的制造方法还包括:步骤五:采用第一刻蚀液去除位于高压器件区域上的衬垫氧化层，暴露出衬底表面；步骤六:在所述高压器件区域暴露出的衬底表面上形成高压栅氧层。可选的，所述高压栅氧层的厚度为90nm llOnm。本发明半导体器件的制造方法，包括步骤一:提供一衬底，所述衬底包括高压器件区域和低压器件区域，所述高压器件区域和低压器件区域由浅沟槽隔开，在所述衬底上形成覆盖高压器件区域和低压器件区域的衬垫氧化层，在所述衬垫氧化层和浅沟槽上形成硬掩膜层；步骤二:采用干法刻蚀去除高压器件区域上的部分所述硬掩膜层；步骤三:采用第一清洗液去除所述高压器件区域和浅沟槽交叠部分的部分厚度的浅沟槽，以使残留在高压器件区域和浅沟槽交界处的硬掩膜层暴露出来；步骤四:采用第二清洗液去除残留在高压器件区域和浅沟槽交界处的硬掩膜层。通过上述步骤三，可以将残留在高压器件区域和浅沟槽交界处的硬掩膜层暴露出来，并且通过步骤四将残留的硬掩膜层去除。因为残留的硬掩膜层被去除干净，在后续去除衬垫氧化层后，其暴露出的是表面均一的衬底，因此在其上形成的栅氧不会因为表面不平整而出现尖角，从而改善了高压器件栅氧层的形貌，并提高了高压半导体器件的可靠性能。
图1为本发明一实施例的半导体器件的制造方法的流程图；图2至图7为本发明一实施例的半导体器件的制造方法各步骤器件剖面图。
具体实施例方式以下结合附图和具体实施例对本发明提出半导体器件的制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。图1为本发明一实施例的半导体器件的制造方法的流程图。下面结合附图1至附图7详细说明本发明一实施例的半导体器件的制造方法的各个步骤。步骤一:如 图2所示提供一衬底100 ；所述衬底100包括高压器件区域101和低压器件区域102，所述高压器件区域101和低压器件区域102由浅沟槽103隔开，在所述衬底101上形成有覆盖所述高压器件区域101和低压器件区域102的衬垫氧化层104，在所述衬垫氧化层104和浅沟槽103上形成有硬掩膜层105。其中，所述高压器件区域101与所述浅沟槽103部分重叠。所述衬垫氧化层104的厚度为90A 140 A,所述硬掩膜层105为氮化硅，所述硬掩膜层105的厚度为250 A -400 A。步骤二:如图3所示，采用干法刻蚀去除高压器件区域101上的部分所述硬掩膜层105 ；具体来说，采用干法刻蚀去除高压器件区域101上的部分所述硬掩膜层105，暴露出部分浅沟槽103和衬垫氧化层104的表面，所述浅沟槽103和衬垫氧化层104均为氧化硅。因为氧化硅和氮化硅具有比较高的选择比，因此在刻蚀硬掩膜层105的氮化硅时，所述浅沟槽103和衬垫氧化层104并不会被刻蚀。但是因为沟槽103和衬垫氧化层104交界处存在一定的梯度，因此在本步骤中，刻蚀去除部分硬掩膜层105时，在高压器件区域101和浅沟槽103交界处会残留一部分类似侧墙的残留硬掩膜层105a。步骤三:如图4所示，采用第一清洗液去除所述高压器件区域101和浅沟槽103交叠部分的部分厚度的浅沟槽103，以使残留在高压器件区域101和浅沟槽103交界处的残留硬掩膜层105a暴露出来；第一清洗液可以选用对氧化硅刻蚀性较好而对氮化硅刻蚀性较差的刻蚀液，以使在刻蚀浅沟槽103的同时，并不损伤在低压器件区域102上的硬掩膜层105。具体来说，第一清洗液可以选用氢氟酸、氢氟酸和氟化氨的混合液、氢氟酸和磷酸的混合液或者氢氟酸、氟化氨和磷酸的混合液。优选的，在步骤三中，刻蚀去除的浅沟槽103的厚度为100人 300 A ,同时也有接近厚度的衬垫氧化层104被去除，以使残留的硬掩膜层105a被充分暴露出来。步骤四:如图5所示，采用第二清洗液去除残留在高压器件区域101和浅沟槽103交界处的残留硬掩膜层105a ；具体来说，第二清洗液可以选用对氮化硅刻蚀性较好，而对氧化硅刻蚀性较差的刻蚀液，例如磷酸。因为去除残留硬掩膜层105a层时，同时会损伤到低压器件区域102上的硬掩膜层105，因此步骤四的清洗时间不宜过长，以正好去除残留硬掩膜层105a为宜，可以根据硬掩膜层105的厚度以及残留硬掩膜层105a的大小综合考量清洗时间。优选的，在所述步骤四中的清洗时间为I分钟 3分钟。步骤五:如图6所示，采用第一刻蚀液去除位于高压器件区域101上的衬垫氧化层104，暴露出衬底100表面；具体来说，采用第一刻蚀液去除位于高压器件区域101上的衬垫氧化层104和部分浅沟槽103，暴露出部分衬底100和浅沟槽103表面。所述第一刻蚀液可以与所述第一清洗液为同种药液。经过步骤 五的刻蚀后，在所述高压器件区域101内为表面均匀平整的衬底100和浅沟槽103的表面。
步骤六:如图7所示，在所述高压器件区域101暴露出的衬底100表面上形成高压栅氧层106。所述高压栅氧层106作为承压层，其厚度越厚，以其为栅氧层的高压器件的耐压能力越高。通常，所述高压栅氧层的厚度为90nm llOnm。综上所述，在本发明半导体器件的制造方法，包括步骤一:提供一衬底，所述衬底包括高压器件区域和低压器件区域，所述高压器件区域和低压器件区域由浅沟槽隔开，在所述衬底上形成覆盖高压器件区域和低压器件区域的衬垫氧化层，在所述衬垫氧化层和浅沟槽上形成硬掩膜层；步骤二:采用干法刻蚀去除高压器件区域上的部分所述硬掩膜层；步骤三:采用第一清洗液去除所述高压器件区域和浅沟槽交叠部分的部分厚度的浅沟槽，以使残留在高压器件区域和浅沟槽交界处的硬掩膜层暴露出来；步骤四:采用第二清洗液去除残留在高压器件区域和浅沟槽交界处的硬掩膜层。通过上述步骤三和步骤四，可以将残留在高压器件区域和浅沟槽交界处的残留完全去除，以使在后续形成高压栅氧层前，高压器件区域内的衬底表面均匀清洁，因此在其上形成的栅氧不会因为表面不平整而出现尖角，从而改善了高压器件栅氧层的形貌，并提高了高压半导体器件的可靠性能。上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领 域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
权利要求
1.一种半导体器件的制造方法，包括: 步骤一:提供一衬底，所述衬底包括高压器件区域和低压器件区域，所述高压器件区域和低压器件区域由浅沟槽隔开，在所述衬底上形成覆盖高压器件区域和低压器件区域的衬垫氧化层，在所述衬垫氧化层和浅沟槽上形成硬掩膜层； 步骤二:采用干法刻蚀去除高压器件区域上的部分所述硬掩膜层； 步骤三:采用第一清洗液去除所述高压器件区域和浅沟槽交叠部分的部分厚度的浅沟槽，以使残留在高压器件区域和浅沟槽交界处的硬掩膜层暴露出来； 步骤四:采用第二清洗液去除残留在高压器件区域和浅沟槽交界处的硬掩膜层。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述硬掩膜层为氮化硅。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，所述第一清洗液为氢氟酸。
4.如权利要求2所述的半导体器件的制造方法，其特征在于，所述第一清洗液为氢氟酸和氟化氨的混合液。
5.如权利要求2所述的半导体器件的制造方法，其特征在于，所述第一清洗液为氢氟酸和磷酸的混合液。
6.如权利要求2所述的半导体器件的制造方法，其特征在于，所述第一清洗液为氢氟酸、氟化氨和磷酸的混合液。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第二清洗液为磷酸。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，所述衬垫氧化层的厚度为90人 140 A,所述硬掩膜层的厚度为250 A 400人。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤三中，去除的浅沟槽的厚度为100人 300 A,,
10.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤四中的清洗时间为I分钟 3分钟。
11.如权利要求1所述的半导体器件的制造方法，其特征在于，还包括: 步骤五:采用第一刻蚀液去除位于高压器件区域上的衬垫氧化层，暴露出衬底表面； 步骤六:在所述高压器件区域暴露出的衬底表面上形成高压栅氧层。
12.如权利要求1 1所述的半导体器件的制造方法，其特征在于，所述高压栅氧层的厚度为 90nm IlOnm0
全文摘要
本发明提供了一种半导体器件的制造方法，包括步骤一提供一衬底，衬底包括高压器件区域和低压器件区域，高压器件区域和低压器件区域由浅沟槽隔开，在所述衬底上形成覆盖高压器件区域和低压器件区域的衬垫氧化层，在所述衬垫氧化层和浅沟槽上形成硬掩膜层；步骤二采用干法刻蚀去除高压器件区域上的部分硬掩膜层；步骤三采用第一清洗液去除高压器件区域和浅沟槽交叠部分的部分厚度的浅沟槽，以使残留在高压器件区域和浅沟槽交界处的硬掩膜层暴露出来；步骤四采用第二清洗液去除残留在高压器件区域和浅沟槽交界处的硬掩膜层。采用上述半导体器件的制造方法，可以有效改善了高压器件栅氧层的形貌，从而提高高压半导体器件的可靠性能。
文档编号H01L21/311GK103227111SQ20131012210
公开日2013年7月31日 申请日期2013年4月9日 优先权日2013年4月9日
发明者马旭, 周维, 曹亚民 申请人:上海华力微电子有限公司