降低键合多结太阳能电池GaAs/InP界面电学损耗的方法与流程

本发明涉及一种降低键合多结太阳能电池GaAs/InP界面电学损耗的方法。

背景技术：

传统三结GaInP/InGaAs/Ge太阳能电池为晶格匹配体系，其子电池带隙分布与太阳光谱并不匹配，目前其转换效率已经接近理论极限值。为了进一步提高GaAs多结叠层太阳能电池的转换效率，需要采用与太阳光谱更加匹配的材料体系。由带隙为1.9eV（GaInP）、1.4eV（GaAs）、1eV（InGaAsP）和0.7eV（InGaAs）四个子电池组成的四结电池，其带隙分布与太阳光谱完全匹配，其理论效率可以显著提升。然而，InGaAsP/InGaAs子电池与GalnP/GaAs电池存在高达3.8%的晶格失配，要通过分子束外延（MBE)和金属有机物化学气相沉积（MOCVD）技术为主的外延生长比较困难，由晶格失配所产生的应变能导致大量线位错和面缺陷的出现，从而严重影响电池材料质量。

半导体键合技术不受晶格匹配要求的局限，在多结太阳能电池中，可以根据能带匹配原则选择子电池材料，从而使得整个电池与太阳光谱更加匹配，获得效率的提升。具体来说，在GaAs衬底上生长晶格匹配的GalnP/GaAs子电池，而在InP衬底上生长晶格匹配的InGaAsP/InGaAs子电池。之后，通过半导体键合技术将两个子电池集成起来，从而获得叠层多结电池。Spectrolab公司已经制备了键合四结太阳能电池，在AM0条件下的效率达到了33.5%。该键合四结电池中间存在一个GaAs/InP键合界面，起到上下两个电池之间的电学串联导通作用，其界面电阻率大小直接影响到整个四结电池的电学损耗。

目前已经有GaAs/InP晶片键合的报道，在参考文献1中，主要围绕如何在300度以下温度实现GaAs和InP的键合，属于键合机械强度方面的范畴。在参考文献2中的键合方法也没有涉及界面电学性质报道。如何降低GaAs/InP界面电阻率，从而降低键合四结电池的整体串联电阻及损耗，对于提升其最终转换效率具有重要意义，这也是本发明的出发点和本质特征。

现有技术文献

参考文献1：“用于多结太阳电池的GaAs/InP晶片低温直接键合方法”（中国科学院半导体所，申请号：201010128380.9）

参考文献2：“磷化铟和砷化镓材料的直接键合方法”（中国科学院上海微系统与信息技术研究所，申请号：200410052711.X）

技术实现要素：

本发明的目的在于提供一种有效降低键合多结太阳能电池GaAs/InP界面电学损耗的方法。与以往GaAs/InP键合工艺方法报道显著不同的是，本发明从设计源头出发，首先对GaAs和InP键合接触层进行厚度和掺杂设计，之后再对键合工艺参数进行优化，最后进行退火，由此能够得到电阻率低达0.26Ω•cm²的GaAs/InP样品。

本发明提供的降低键合多结太阳能电池GaAs/InP界面电学损耗的方法，包括如下步骤：

步骤1：通过外延生长，将作为键合接触层的GaAs层制备在GaAs衬底上，并将作为另一键合接触层的InP层制备在InP衬底上，其中，GaAs层的掺杂元素采用C；

步骤2，分别对通过步骤1得到的GaAs和InP晶片的表面进行表面清洗和氧化物去除，使得处理过的GaAs和InP晶片的表面获得粗糙度小于0.5nm的平整表面；

步骤3，将GaAs和InP晶片叠合，并在键合温度400~450℃、压力2~12Mpa的条件下键合，其中，在达到键合温度之前，对叠合后的晶片组施加350~450N的预键合压力；

步骤4，在真空气氛下对样品进行退火处理，最终得到GaAs/InP键合样品。

在上述降低键合多结太阳能电池GaAs/InP界面电学损耗的方法中，在步骤1中，优选的是，InP衬底和GaAs衬底的厚度为300~350um，InP层的厚度为25~40nm，GaAs层的厚度为30~50nm。

在上述降低键合多结太阳能电池GaAs/InP界面电学损耗的方法中，在步骤2中，所述的氧化物去除在GaAs晶片的情况下优选先采用HF去除10~15s，再采用体积比例1：3：20的HCl：H₂O₂：H₂O溶液去除30s。

在上述降低键合多结太阳能电池GaAs/InP界面电学损耗的方法中，在步骤2中，所述的氧化物去除在InP晶片的情况下优选先采用去除HF10~15s，再采用体积比例1：10：100的NH₄OH：H₂O₂：H₂O溶液去除30~60s。在上述降低键合多结太阳能电池GaAs/InP界面电学损耗的方法中，在步骤3中，所述叠合优选在N₂气吹干之后再进行。

在上述降低键合多结太阳能电池GaAs/InP界面电学损耗的方法中，在步骤3中，优选在叠合后键合开始前对晶片组进行加热预处理。

本发明的特有的技术特征在于：采用C代替常规的Zn作为p型掺杂剂，由于C的扩散系数低，在高温下不容易扩散，有利于获得设计的性能。并通过在GaAs和InP键合接触层形成粗糙度小于0.5nm的平整表面，达成实现成功键合的必要条件。采用优化的键合工艺，可以在400~450℃的条件下获得键合样品，由于该温度远低于外延生长时的温度，因此不会影响材料的质量和器件的性能。

本发明的优点是：从设计源头出发，设计出合理的键合接触层结构参数，再结合优化的表面处理、键合工艺及退火工艺参数，得到了GaAs/InP键合界面电阻率0.26Ω•cm²的良好结果。该键合方法可以应用于键合多结太阳能电池、III-V族LED器件和GaAs基光电子器件等。

附图说明

图1是本发明所涉及的键合多结太阳能电池中GaAs/InP界面示意图。

图2是本发明所涉及的一个具体实施方式GaAs/InP键合样品示意图。

图3是依据本发明获得的GaAs/InP键合界面电学测试图。

附图标记说明

1为GaInP/GaAs子电池；2为p+GaAs层；3为n+InP层；4为GaInAsP/InGaAs子电池；5为键合界面。

具体实施方式

下面结合附图进一步阐述本发明。本发明所涉及的键合多结太阳能电池GaAs/InP键合界面如图1所示。该键合多结太阳能电池是由GaInP/GaAs子电池1、GaInAsP/InGaAs子电池4两个子电池通过半导体键合技术结合成一个整体电池的，其中键合界面5处为由p+GaAs层2和n+InP层3形成的GaAs/InP界面，起到上下两个子电池之间的电学导通作用。以下具体阐述有效降低GaAs/InP界面电学损耗的方法。

1）键合层设计与MOCVD外延生长

本发明所涉及的GaAs/InP键合样品示意图如图2所示，可以清楚地看到，将作为GaAs层的p+GaAs：C制备在GaAs衬底上，作为InP层的n+InP：Si制备在InP衬底上。采用该结构作为研究对象的优点是可以直接测试键合界面的性质，排除了GaInAsP/InGaAs、GaInP/GaAs子电池的影响。

在键合之前，需要对形成键合接触面的GaAs层和InP层进行厚度和掺杂设计。

对本发明涉及的GaAs衬底和InP衬底的厚度、掺杂浓度并没有特别限定。只要是通常使用的厚度和掺杂浓度即可。例如，在该结构具体采用的是(001)晶面的n型InP衬底和p型GaAs衬底的情况下，其掺杂浓度可以约为（1~4）×10¹⁸cm^-3，厚度为300~350um。衬底厚度如果太薄，容易在实验过程中破裂，因此优选在300um以上；而太厚则造成成本增加此外，因此优选在350um以下。掺杂浓度特别低时会增加衬底的电阻率，电学导通性能变差，通常选择10¹⁸cm^-3量级即可。

对本发明涉及的作为GaAs层的重掺杂的p+GaAs键合接触层的厚度和掺杂浓度没有特别限定，例如重掺杂的p+GaAs键合接触层的厚度可以为30~50nm，浓度为2×10¹⁹cm^-3。该层厚度太薄生长上难以控制，因此优选在30nm以上；如果太厚则会使生长成本增加，因此优选50nm以下。该层的掺杂浓度需要大于1×10¹⁹cm^-3，以使得键合界面具有较低的面电阻率，而过高的掺杂浓度实际生长难以实现。

关于p型掺杂元素，本发明中，采用C代替常规的Zn作为p型掺杂剂是本发明的一个重要特点。这是由于C的扩散系数低，在键合以及退火中的高温下不容易扩散，有利于获得设计的性能。

对本发明涉及的n型掺杂元素没有特别限定，只要是通常使用的掺杂元素即可，例如可以使用Si。

对本发明涉及的作为InP层的重掺杂的n+InP键合接触层的厚度和掺杂浓度没有特别限定，例如重掺杂的n+InP键合接触层的厚度可以为25~40nm，掺杂浓度可以为7×10¹⁸cm^-3。该层厚度太薄生长上难以控制，因此优选在25nm以上；如果太厚除了使生长成本增加外，由于InP的禁带宽度（1.35eV）小于GaAs(1.42eV), 在键合结构电池中，InP层会吸收一部分能量在1.35~1.42eV之间的光子，对电池效率有一定损耗，因此优选40nm以下。该层的掺杂浓度需要大于5×10¹⁸cm^-3，以使得键合界面具有较低的面电阻率，而过高的掺杂浓度实际生长难以实现。

对在GaAs和InP衬底上外延生长作为键合接触层的GaAs层和InP层方法没有特别限定，只要是通常使用的方法即可。例如，可以具体采用金属有机物化学气相沉积(MOCVD)外延生长方法在GaAs和InP衬底上生长键合接触层。采用三甲基镓和三甲基铟分别作为镓源和铟源，采用AsH3和PH3分别作为砷源和磷源。C的掺杂源选用四氯化碳，Si的掺杂源为硅烷。

在外延生长例如MOCVD外延生长完成后，将GaAs和InP外延片解理成15mm×15mm方形或者其他尺寸的样品，然后进行下一步处理。

2）表面清洗和氧化物去除

对进行了外延生长的GaAs和InP晶片进行表面清洗的方法没有特别限定，只要是在表面清洗中通常使用的方法即可。例如可以采用CMP表面处理法、等离子体表面处理法等、或者采用化学方法进行表面处理。所述化学方法例如可以采用以乙醇、丙酮和三氯乙烯溶液依次超声处理的方法，对进行了外延生长的GaAs和InP晶片的表面进行有机清洗，每步3min，重复两遍。采用化学方法可以避免使用昂贵的仪器，节约成本。

对氧化物去除的方法没有特别限定，只要是能够获得表面粗糙度小于0.5nm的平整表面的方法即可。表面粗糙度小于0.5nm是实现成功键合的必要条件。其机理尚不十分清楚，一般认为，键合界面原子间的短程力随匹配表面间的距离减小而急剧增加，两个表面原子的距离必须低于临界值时范德华力才能有效，即两个匹配的表面必须有足够的平整度才能发生键合，表面粗糙度越小越利于键合。

在本发明中，获得表面粗糙度小于0.5nm的方法如下：首先，采用HF去除GaAs和InP晶片表面的氧化物，时间为10~15s。接着，对于GaAs晶片的表面，采用HCl：H₂O₂：H₂O溶液（自制，体积比例1：3：20，室温25℃）进一步去除无机杂质，时间为30s；对于InP晶片的表面，采用NH₄OH：H₂O₂：H₂O溶液（自制，体积比例1：10：100，室温25℃）来处理，时间为30~60s。最后，采用去离子水清洗3min。

在本发明中，表面粗糙度的是通过下述方法测试的：采用原子力显微镜对其表面粗糙度进行测试。测试采用敲击模式，测试范围为20×20um，每个样品测三次，求平均值。

3）晶片叠合与键合

GaAs和InP的晶片叠合可以在N₂气吹干之后完成。为了尽量减小洁净间杂质颗粒对待键合面的影响，在去离子水或者无水乙醇溶液等有机溶液中将通过步骤2得到的GaAs和InP晶片进行叠合。叠合时，首先将InP外延片正面（带InP层的一面）朝上放到溶液中，之后将GaAs外延片正面（带GaAs层的一面）朝下轻轻放到InP外延片上，注意两个外延片的解理边夹角控制在0到5°之间。对叠合时候放置的顺序没有限定，也可以先将GaAs外延片放入，再放入InP外延片。只要保证GaAs层与InP层相对即可。叠合完成后将其放入键合机中进行键合工艺。

以下对键合工艺进行说明。

在键合开始前，可以对叠合好的样品进行加热预处理，在低于键合温度的较低的温度条件下例如110~130℃的条件下处理25~35分钟，以去除键合界面的水汽和其他残余杂质。对该温度条件没有特别限定。如果过低，则可能无法完全去除水汽和其他残余杂质，影响键合效果；如果温度过高，则在去除水汽和其他残余杂质之前就发生键合，影响键合效果。该加热预处理是可选的。

接着，施加350~450N的预键合压力，并对上下基板进行升温，直至达到键合温度。通过施加该预键合压力，能够保证GaAs和InP外延片在升温过程中不发生偏移。所述的键合温度如果太低，则GaAs与InP之间难以形成共价键，导致键合不牢固甚至不能够发生键合。与此相反，如果键合温度太高，虽然有利于键合，但是会带来GaAs和InP外延层中掺杂原子的高温扩散问题，有可能导致电性能变差。本发明对各种实验条件进行筛选，结果将键合温度降低到450℃以下，能够在400~450℃的范围内实现良好的键合，这也是本发明能够获得较低电学损耗的关键之一。

当温度达到键合温度时，将压力增大至键合压力，并保持一定的键合时间，然后降温。取出样品。键合时间保持50~90分钟左右。然后降温至100℃以下。取出样品。通过筛选，发现2~12Mpa为适合在该键合温度下的键合压力。如果键合压力过大，有可能损坏晶片。如果键合压力过小，可能达不到键合的效果。对键合时间没有特别限定，可以采用通常的键合时间例如50~90分钟左右。对降温达到的温度也没有特别限制，大致低于100℃能够从炉中取出即可。此外，对于升温和降温速度也没有特别限制，可以采用通常的升降温速率，例如可以将升温速率控制在5~10℃/分钟、降温速率控制在10~15℃/分钟。

采用该优化的键合工艺，能够在400~450℃这样的较低温度的条件下获得键合样品，并且其强度能够满足后续器件工艺要求。此外，由于该温度远低于外延生长时的温度，因此较少影响材料的质量和器件的性能。

4）退火处理

键合工艺之后，立即将样品放到退火炉中，在真空气氛下对样品进行退火处理。对退火处理的条件没有特别限定，只要是在退火处理中通常使用的工艺条件就没有特别限定。例如，可以在样品放入后对退火炉进行抽真空，当压力达到0.1Pa以下时对样品开始加热。所采用的退火温度可以为430~450℃，退火时间可以为2~5小时。退火完成后，自然冷却降温后取出样品。

实施例

以下通过实施例和比较例对本发明进行进一步详细的说明。但本发明不受这些实施例和比较例的限定。

实施例1：

1）键合层设计与MOCVD外延生长

采用的是(001)晶面的n型InP衬底和p型GaAs衬底，其掺杂浓度为2×10¹⁸cm^-3，厚度为325um。采用C作为p型掺杂剂。重掺杂的p+GaAs键合接触层的厚度为40nm，浓度为2×10¹⁹cm^-3。采用Si作为n型掺杂剂。重掺杂的n+InP键合接触层的厚度为30nm，掺杂浓度为7×10¹⁸cm^-3。

采用金属有机物化学气相沉积(MOCVD)外延生长方法在GaAs和InP衬底上生长键合接触层。采用三甲基镓和三甲基铟分别作为镓源和铟源，采用AsH₃和PH₃分别作为砷源和磷源。C的掺杂源选用四氯化碳，Si的掺杂源为硅烷。

在外延生长例如MOCVD外延生长完成后，将GaAs和InP外延片解理成15mm×15mm方形。

2）表面清洗和氧化物去除

表面清洗：以乙醇、丙酮和三氯乙烯溶液依次对上述15mm×15mm的样品进行超声处理，每步3min，重复两遍。

氧化物去除：首先，采用HF去除GaAs和InP晶片表面的氧化物，时间为10~15s。接着，对于GaAs晶片的表面，采用HCl：H₂O₂：H₂O溶液（自制，体积比例1：3：20，室温25℃）进一步去除无机杂质，时间为30s；对于InP晶片的表面，采用NH₄OH：H₂O₂：H₂O溶液（自制，体积比例1：10：100，室温25℃）来处理，时间为40s。最后，采用去离子水清洗3min。

通过原子力显微镜进行测定，获得了表面粗糙度为0.45nm的平整表面。

3）晶片叠合与键合

将GaAs和InP的晶片用N₂气吹干。在去离子水中将通过步骤2得到的GaAs和InP晶片进行叠合。两个外延片的解理边夹角控制在0到5°之间。叠合完成后将其放入键合机中进行键合工艺。

键合工艺：

在键合开始阶段，对叠合好的样品在120℃的条件下处理30分钟。接着，施加约400N的键合压力，并对上下基板进行升温。当温度达到键合温度430℃时，键合压力增大到6 Mpa，键合时间保持60分钟左右。然后降温至室温。其中，升温速率控制在8℃/分钟，降温速率控制在13℃/分钟。

4）退火处理

键合工艺之后，立即将样品放到退火炉中，对退火炉进行抽真空，当压力达到0.1Pa以下时对样品开始加热。退火温度为450℃，退火时间为3小时。退火完成后，自然冷却降温后取出样品，得到样品A1。

实施例2~5

除了将键合工艺中的键合温度分别变更为500、450、400、350℃以外，其他与实施例1同样地进行，得到样品A2~A5。

实施例6~9

除了将键合工艺中的键合压力分别变更为0.5、2、12、20Mpa以外，其他与实施例1同样地进行，得到样品A6~A9。

比较例1

除了将键合接触层即p+GaAs层2的掺杂元素由C改为Zn之外，其他与实施例1同样地进行，得到样品B1。

比较例2

除了在氧化物去除中形成表面粗糙度为1.1nm的表面之外，其他与实施例1同样地进行，得到样品B2。样品B2未键合成功，两个外延片分开。

对实施例和比较例中制备的样品进行测试。将测试结果记录于表1。

电流-电压（I-V）特性的测试方法

为了进行电流-电压（I-V）特性的测试，在n型InP上蒸镀AuGeNi/Au电极，p型GaAs蒸镀TiPdAg/Ag电极，之后分别在380和430℃温度下合金处理以获得良好的欧姆接触，最后将样品划片成（7~10）×（7~10） mm大小。采用Keithley 2400多功能表和自制的探针台，对样品进行I-V测试。

图3为是依据本发明的实施例1获得的GaAs/InP键合界面电学测试图。横坐标为电压，纵坐标为电流。从图中可以清楚地看出，GaAs/InP键合界面I-V特性呈现类似电阻的直线，表明界面无势垒的形成。从图中的斜率（0.35Ω）和该样品面积（0.75cm²）可得到界面电阻率为0.26Ω•cm²。键合界面电阻率小于1Ω•cm²时所引起的效率损失在0.5%以下，表明本发明方法用于键合级联多结太阳能电池可以显著降低界面电学损耗。

通过如下标准对测试结果进行评价：

优良：界面电阻率小于0.5Ω•cm²；合格：界面电阻率在0.5和1Ω•cm²之间；不合格：界面电阻率大于1Ω•cm²，或者界面有势垒。

表1 实验结果对比表

从表1的实验结果看出：实施例2~实施例5（A2~A5）表明通过本发明，可以实现在400~450℃下进行键合而获得优良的电学特性；实施例6~实施例9（A6~A9）表明本发明适合的压力为2~12Mpa，如果超出该范围，则会使得界面电阻率增加。将比较例1（B1）和实施例1（A1）进行对比，发现Zn掺杂未能达到本发明的效果；将比较例2（B2）和实施例1（A1）进行对比，发现表面粗糙度是达成本发明的必要条件，过大的粗糙度将无法进行有效的键合。