静电防护装置制造方法
【专利摘要】本发明公开一种静电防护装置，其包含：一基底具有一第一导电型态，一掺杂阱具有一第二导电型态并且设置于基底中，一第一掺杂区具有第一导电型态并且设置于掺杂阱中，一第二掺杂区具有第一导电型态并且设置基底中，其中部分第二掺杂区位在掺杂阱中，剩余部分的第二掺杂区不接触掺杂阱，一正面端点电性连结第一掺杂区以及一反面端点位于基底的一反面。
【专利说明】静电防护装置
【技术领域】
[0001]本发明涉及一种静电防护装置。特定言之，本发明涉及一种具有相等的正负钳制电压(clamp voltage)的静电防护装置。
【背景技术】
[0002]静电防护是目前各种精密半导体集成电路设计制造中相当重要的一个环节。由于元件尺寸的大幅缩小，集成电路的密度不断地提高，对于静电力的侵入，一般的微小结构的元件都难以抵挡，极易遭受破坏。
[0003]静电放电破坏的产生，可能肇因于许多因素，而且往往很难避免。电子元件或系统在制造、组装、测试、存放等的过程中，静电会累积在人体、仪器、储放设备等之中，甚至在电子元件本身也会累积静电，而人们在不知情的情况下，使这些物体相互接触，因而形了一条放电路径，使得电子元件或系统遭到静电放电的肆虐。
[0004]因此，如何防止静电力的伤害或是提供足以将静电力排放的设计，便为提升产品可靠度与提高良率的重要工作。
【发明内容】
[0005]为解决上述问题，本发明提出的静电防护装置，其包含:一基底具有一第一导电型态，一掺杂讲具有一第二导电型态并且设置于基底中，一第一掺杂区具有第一导电型态并且设置于掺杂阱中，一第二掺杂区具有第一导电型态并且设置于基底中，其中部分第二掺杂区位在掺杂阱中，剩余部分的第二掺杂区不接触掺杂阱，一正面端点电性连结第一掺杂区以及一反面端点位于基底的一反面。
[0006]本发明的静电防护装置，其具有相等的正负钳制电压，进而得到令人满意的静电放电防护效果。
【专利附图】
【附图说明】
[0007]图1至图3为本发明的静电防护装置制造方法的示意图；
[0008]图4为图2的上视图的一较佳实施例；
[0009]图5为根据本发明的较佳实施例所绘示的第一掺杂区的上视图；
[0010]图6为根据本发明的较佳实施例所绘示的第二掺杂区的上视图；
[0011]图7为图2的上视图的另一较佳实施例；
[0012]图8为根据本发明的较佳实施例所绘示的次掺杂区的上视图；
[0013]图9绘示本发明静电防护装置的等效电路图；
[0014]图10绘示本发明静电防护装置的电流-电压曲线图。
[0015]主要元件符号说明
[0016]10基底12正面
[0017]14反面16絶缘结构
[0018]18主动区域20掺杂阱
[0019]22第一掺杂区24第二掺杂区
[0020]26介电层28正面端点
[0021]30导电插塞32导电垫
[0022]34反面端点100静电防护装置
[0023]124次掺杂区
【具体实施方式】
[0024]图1至图3为本发明的静电防护装置制造方法的示意图。如图1所示，首先提供一基底10具有一第一导电型态，基底10通常为一半导体基材,例如娃,第一导电型态可以为P型或是N型，基底10具有一正面12和一反面14。接着在基底10的正面12中形成一絶缘结构16，以于基底10上定义出一主动区域18，絶缘结构16可以为浅沟槽隔离(STI)或场氧化层(Fox)等，整体包围作为电绝缘之用。然后在基底10的主动区域18中形成一掺杂阱20，掺杂阱20具有第二导电型态与第一导电型态相异，第二导电型态可以为N型或是P型，举例而言，当第一导电型态为P型时，第二导电型态则为N型；相反地，当第一导电型态为N型时，第二导电型态则为P型。在下文的实施例以第一导电型态为P型，第二导电型态为N型为例。
[0025]如图2所不,进行一掺质注入制作工艺，同时形成一第一掺杂区22和一第二掺杂区24,第一掺杂区22和第二掺杂区24皆具有第一导电型态,也就是说第一掺杂区22和第二掺杂区24的导电型态与基底10相同，掺杂区的形成方法为本技术人士所熟知，在此不多作赘述，并且因为第一掺杂区22和第二掺杂区24在同一步骤形成，所以第一掺杂区22和第二掺杂区24的掺质浓度本质上会相同，其中第一掺杂区22和第二掺杂区24的掺质浓度，可以介于E14原子数/平方厘米(公分)至E15原子数/平方厘米之间。第一掺杂区22位在基底10的主动区域18中的掺杂阱20内，较佳者，第一掺杂区22完全在掺杂阱20中，被掺杂阱20包围，第二掺杂区24同样位在基底10的主动区域18中，并且第二掺杂区24具有一第一部分A位在掺杂阱20中且与掺杂阱20重叠，一第二部分B的第二掺杂区24则不接触掺杂阱20，换句话说，第二掺杂区24同时重叠部分的掺杂阱20以及基底10的一区域C，而前述基底10的区域C中没有设置掺杂阱20，另外第一掺杂区22和第二掺杂区24互相不接触。
[0026]如图3所不,形成一介电层26覆盖基底10的正面12,然后形成一正面端点28贯穿介电层26并且电性连结第一掺杂区22，正面端点28较佳包含一导电插塞30位在介电层26中和一导电垫32位在介电层26上。之后再于基底10的反面14形成一反面端点34,反面端点34可以为一导电垫。至此，本发明的静电防护装置100业已完成。
[0027]请参阅图2，本发明的静电防护装置包含基底10具有一第一导电型态，基底10通常为一半导体基材，例如硅，第一导电型态可以为P型或是N型，其中基底10的掺质浓度较佳介于E14原子数/平方厘米至E15原子数/平方厘米之间，基底10具有一正面12和一反面14。一絶缘结构设16置于基底10的正面12，以定义出一主动区域18，絶缘结构16可以为浅沟槽隔离(STI)或场氧化层(Fox)等，整体包围作为电绝缘之用。一掺杂阱20设置于基底10的主动区域18中，掺杂阱20具有第二导电型态与第一导电型态相异，第二导电型态可以为P型或是N型，其中掺杂阱的掺质浓度较佳介于E12原子数/平方厘米至E15原子数/平方厘米之间，举例而言，当第一导电型态为P型时，第二导电型态则为N型；相反地，当第一导电型态为N型时，第二导电型态则为P型。在下文的实施例以第一导电型态为P型，第二导电型态为N型为例。
[0028]图4为根据本发明的第一较佳实施例所绘示的图2的上视图，请同时参阅图2和图4，第一掺杂区22具有第一导电型态并且设置于掺杂阱20中，较佳者，第一掺杂区22完全在掺杂阱20中，被掺杂阱20包围。第二掺杂区24具有第一导电型态，同样位在基底10的主动区域18，并且第二掺杂区24具有一第一部分A位在掺杂阱20中，一第二部分B的第二掺杂区24则不接触掺杂阱20，换句话说，第二掺杂区24同时重叠部分的掺杂阱20以及基底10的一区域C，而前述基底10的区域C中没有设置掺杂阱20，另外第一掺杂区22和第二掺杂区24互相不接触，第二掺杂区24为上没有直接外接导线。另外，由于第一掺杂区22和第二掺杂区24皆为第一导电型态，所以第一掺杂区22和第二掺杂区24与基底10的导电型态相同，第二掺杂区24的深度可以比掺杂阱20深或是比掺杂阱20浅，可视产品的需求调整。
[0029]另外，第一掺杂区22的上视图可以如图4中所示的为圆形，但不限于此，图5为根据本发明的较佳实施例所绘示的第一掺杂区的上视图，图5包含了三种实施例，如实施例(a)、实施例(b)和实施例(C)，分别表示不同的第一掺杂区22形状，如实施例(a)所示，第一掺杂区22的形状可以为矩形，如实施例(b)所示，第一掺杂区22的形状可以为八角形，如实施例(c)所示，第一掺杂区22的形状可以为椭圆形，当然根据图5所做的均等变化与修饰，所得的第一掺杂区22的形状，皆应属本发明的涵盖范围。
[0030]另外，第二掺杂区24的上视图可以如图4中所示的为封闭环状，在图4中是以一圆环为例，但不限于此，图6为根据本发明的较佳实施例所绘示的第二掺杂区的形状，图6包含了四种实施例，如实施例(a)、实施例(b)、实施例(C)和实施例(d)，分别表示不同的第二掺杂区24形状，如实施例(a)所示，第二掺杂区24的形状可以为矩形环，如实施例(b)所示，第二掺杂区24的形状可以为八角形环，如实施例(c)所示，第二掺杂区24的形状可以为跑道形环，如实施例(d)所示，第二掺杂区24的形状可以为椭圆形环，当然根据图6所做的均等变化与修饰，所得的第二掺杂区的形状，皆应属本发明的涵盖范围。
[0031]图7为根据本发明的第二较佳实施例所绘示的图2的上视图，请同时参阅图2、图4和图7，和图4不同的是图7中的第二掺杂区24另包含至少一个次掺杂区124设置于第一掺杂区22的一侧，但不限于此，次掺杂区124的数量可以大于一个，围绕第一掺杂区22，而且次掺杂区124不互相接触，举例而言，第二掺杂区24可以包含两个次掺杂区124，分别位在第一掺杂区22的两侧，并且次掺杂区124互不接触，根据其它较佳实施例。次掺杂区124皆具有第一导电型态，同样位在基底10的主动区域18中，并且各个次掺杂区124具有一第一部分D位在掺杂阱20中，一第二部分E的次掺杂区124则不接触掺杂阱20。
[0032]另外，两个次掺杂区124上视图可以如图7中所示的为矩形，但不限于此。图8为根据本发明其它较佳实施例所绘示的次掺杂区的形状，图8包含了三种实施例，如实施例(a)、实施例(b)和实施例(C)，分别表示不同的次掺杂区124的上视图，如实施例(a)所示，两个次掺杂区124的形状可以皆为圆形，如实施例(b)所示，两个次掺杂区124的形状可以皆为八角形，如实施例(c)所示，两个次掺杂区124可以皆为椭圆形，根据图8所做的均等变化与修饰，所得的第二掺杂区的形状，皆应属本发明的涵盖范围再者。另外，两个次掺杂区124，可以各自选择不同的形状，例如一个次掺杂区124为圆形，另一个次掺杂区124则为矩形。图7中的第一掺杂区22不限于圆形，可以更换成图5中所示的其它形状。
[0033]请参阅图3，本发明的静电防护装置100另包含一介电层26覆盖基底10的正面12,—正面端点28贯穿介电层26并且电性连结第一掺杂区22,正面端点28较佳包含一导电插塞30位在介电层26中和一导电垫32位在介电层12上,一反面端点34位在基底10的反面14，反面端点34可以为一导电垫，正面端点28通常会电性连结一被本发明的静电防护装置所保护的元件(图未示)。
[0034]图9例示本发明静电防护装置的等效电路图。图10绘示本发明静电防护装置的电流-电压曲线图。请同时参阅图3和图9，在第一导电型态为P型，第二导电型态为N型的情况下，二极管Dl形成于第一掺杂区22和掺杂阱20之间，二极管D2形成于第二掺杂区24和掺杂阱20之间，其它如正面端点28、反面端点34、基底10等电流路径上的元件的电阻，会形成一等效电阻R。
[0035]如图9和图10所示，静电防护装置100具有一正钳制电压(positive clampvoltage) Vl和一负钳制电压(negative clamp voltage) V2,正钳制电压Vl等于二极管Dl的顺向偏压(forward voltage)加上二极管D2的崩溃电压(break down voltage),再加上等效电阻R所造成的电压降(voltage drop) 0负钳制电压V2等于二极管D2的顺向偏压加上二极管Dl的崩溃电压，再加上等效电阻R所造成的电压降，值得注意的是:本发明的静电防护装置100，其正钳制电压Vl等于负钳制电压V2。
[0036]请同时参阅图9和图10，当正面端点28接收到正电脉冲，并且使得正面端点28和反面端点34之间的电压差的数值大于正钳制电压Vl的数值时，正电电流Ip就会由正面端点28，流经二极管Dl和二极管D2，经过基底10，最后由反面端点34流出。相反的，当正面端点28接收到负电脉冲，并且使得正面端点28和反面端点34之间的电压差的数值大于负钳制电压V2的数值时，正电电流In会由反面端点34，经过基底10，流经二极管D2和二极管Dl，最后由正面端点28流出。
[0037]本发明利用调整第二掺杂区和掺杂阱重叠的大小，以及调控第二掺杂区和掺杂阱的掺质浓度，可以使得静电防护装置具有相同的正钳制电压数值和负钳制电压数值。
[0038]以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
【权利要求】
1.一种静电防护装置，包含: 基底，具有第一导电型态； 掺杂阱，具有第二导电型态并且设置于该基底中； 第一掺杂区，具有该第一导电型态并且设置于该掺杂阱中； 第二掺杂区，具有该第一导电型态并且设置于该基底中，其中部分该第二掺杂区位在该掺杂阱中，剩余部分的该第二掺杂区不接触该掺杂阱； 正面端点，电性连结该第一掺杂区；以及 反面端点，位于该基底的一反面。
2.如权利要求1所述的静电防护装置，其中该第二掺杂区同时重叠部分的该掺杂阱以及该基底的一区域，该区域中没有设置该掺杂阱。
3.如权利要求1所述的静电防护装置，其中该第一掺杂区完全位在该掺杂阱内。
4.如权利要求1所述的静电防护装置，其中该第一掺杂区的形状包含圆形、矩形、椭圆形或八角形。
5.如权利要求1所述的静电防护装置，其中该第二掺杂区的形状是封闭环状。
6.如权利要求5所述的静电防护装置，其中该第二掺杂区的形状包含圆环、矩形环、椭圆形环、八角形环或跑道形环。
7.如权利要求1所述的静电防护装置，其中该第二掺杂区另包含二个次掺杂区，设置于该第一掺杂区的相对两侧，并且该多个次掺杂区互不接触。
8.如权利要求7所述的静电防护装置，其中各该次掺杂区的形状包含圆形、矩形、椭圆形或八角形。
9.如权利要求1所述的静电防护装置，其中该第一导电型态为P型，并且该第二导电形态为N型。
10.如权利要求1所述的静电防护装置，其中该第一导电型态为N型，并且该第二导电形态为P型。
11.如权利要求1所述的静电防护装置，其中该基底具有一掺质浓度，该掺质浓度介于E14原子数/平方厘米至E15原子数/平方厘米之间。
12.如权利要求1所述的静电防护装置，其中该掺杂阱具有一掺质浓度，该掺质浓度介于E12原子数/平方厘米至E15原子数/平方厘米之间。
13.如权利要求1所述的静电防护装置，其中该第二掺杂区具有一掺质浓度，该掺质浓度介于E14原子数/平方厘米至E15原子数/平方厘米之间。
14.如权利要求1所述的静电防护装置，另包含一絶缘结构设置于该基底中，以定义出一主动区域。
15.如权利要求14所述的静电防护装置，其中该掺杂阱、该第一掺杂区和该第二掺杂区设置于该主动区域中。
【文档编号】H01L29/06GK104299965SQ201310295650
【公开日】2015年1月21日 申请日期:2013年7月15日 优先权日:2013年7月15日
【发明者】郑朝华, 陈伟斯 申请人:联华电子股份有限公司