半导体装置制造方法
半导体装置制造方法
【专利摘要】一种半导体装置，具备：第3电极，一端位于源极电极（19）侧，另一端位于N型漂移层（10）；以及浮动电极（17），一端位于源极电极（19）侧，另一端位于N型漂移层（10）；其特征在于，设浮动电极（17）与漏极电极（18）间的电容为Cfd、浮动电极（17）与源极电极（19）间的电容为Cfs、漏极电极（18）与源极电极（19）间的电压为Vds、浮动电极（17）的阈值电压为Vth时，漏极电极（18）与源极电极（19）间的电压BV0＝（（Cfs+Cfd）/Cfd）×Vth小于没有浮动电极（17）而全是栅极电极（16）的情况下发生雪崩击穿的耐压BV1，在截止状态时，若向浮动电极（17）施加超过Vth的电压，则在包围浮动电极（17）的第1绝缘膜（14）的侧部形成反转层。
【专利说明】半导体装置
[0001] 本申请以日本专利申请2013-94678号（申请日：2013年4月26日）为基础申请并 享受其优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
【技术领域】
[0002] 本发明的实施方式涉及半导体装置。
【背景技术】
[0003] 近年来，M0SFET (金氧半场效晶体管，Metal-Oxide-Semiconductor Field Effect Transistor)除了在大电流、高耐压的开关电源市场之外，在以笔记本型PC为代表的移动 体通信设备等的节能用开关市场中的使用也急剧增加。由于在电源管理电路或锂离子电池 的安全电路等中使用，所以设计为实现能够以电池电压直接驱动的低电压驱动化、低导通 电阻化及高耐压特性等。
[0004] 这些器件有时也用于马达控制等，所以要求以电感性负载进行开关的能力。在 电感性负载的开关动作断开时，在感应电动势的影响所引起的浪涌电压超过M0SFET的耐 压的情况下，存在发生雪崩击穿的问题。作为解决该问题的手段，例如已知有源钳位电路。 该有源钳位电路是如下的电路：在栅极?漏极之间配置元件的额定电压以上的耐压的二 极管，在电感性负载的开关动作断开时，在漏极电压上升而成为雪崩状态之前，连接在栅 极?漏极之间的二极管击穿，由此，栅极的电压上升而沟道导通。
【发明内容】
[0005] 本发明所要解决的课题是，提供一种能够避免雪崩击穿的半导体装置。
[0006] 为了达成上述课题，实施方式的半导体装置具备：第1导电型的第1半导体层；第 1电极，与所述第1半导体层电连接；第2导电型的第2半导体层，设置在与所述第1电极 相反的一侧；第2导电型的第3半导体层，与所述第2半导体层相接，选择性地设置在与所 述第1半导体层相反的一侧；第1导电型的第4半导体层，与所述第2半导体层相接，选择 性地设置在与所述第1半导体层相反的一侧；第2电极，与所述第3及第4半导体层电连 接；第3电极，一端位于所述第2电极侧，另一端位于所述第1半导体层；浮动电极，一端位 于所述第2电极侧，另一端位于所述第1半导体层；第1绝缘膜，设置在所述第3电极及所 述浮动电极的周围；以及第2绝缘膜，与所述第3电极及所述浮动电极相接，设置在与所述 第1电极相反的一侧。
[0007] 此外，该半导体装置的特征在于，设所述浮动电极与所述第1电极间的电容为 Cfd、所述浮动电极与所述第2电极间的电容为Cfs、所述第1电极与所述第2电极间的电压 为Vds、所述浮动电极的阈值电压为Vth时，所述第1电极与所述第2电极间的电压BV0 = ((Cfs + Cfd) / Cfd) XVth，小于没有所述浮动电极而全是所述第3电极的情况下发生雪 崩击穿的耐压BV1，在截止状态时，若向所述浮动电极施加超过阈值电压Vth的电压，则在 包围所述浮动电极的第1绝缘膜的侧部流动电子电流。
【专利附图】
【附图说明】
[0008] 图1是第1实施方式的半导体装置的剖视图。
[0009] 图2是第2实施方式的半导体装置的剖视图。
[0010] 图3是第3实施方式的半导体装置的剖视图。
[0011] 图4是第4实施方式的半导体装置的剖视图。
【具体实施方式】
[0012] 以下参照【专利附图】
【附图说明】实施方式的半导体装置。另外，在实施例中，以第1导电型为N 型、第2导电型为P型进行说明，但是也可以将两者互换而实施。作为N型杂质层，在使用 N、N +的记号的情况下，设该层中的N型杂质浓度按照N < N +的顺序由低到高。对于P型 杂质层也是同样的。另外，本实施方式不限定本发明。
[0013] (第1实施方式）
[0014] 参照图1说明第1实施方式的半导体装置。图1是第1实施方式的半导体装置1 的剖视图。半导体装置1具有：N型漂移层10 (第1半导体层)、P型基极层11 (第2半导体 层)、P+型接触层12 (第3半导体层)、N+型源极层13 (第4半导体层)、栅极绝缘膜14 (第 1绝缘膜)、层间绝缘膜15 (第2绝缘膜)、栅极电极16 (第3电极)、浮动电极17、漏极电极 18 (第1电极)、及源极电极19 (第2电极)。
[0015] 漏极电极18与N型漂移层10相接而电连接地设置。P型基极层11与N型漂移层 10相接而设置在与漏极电极18相反的一侧。P+型接触层12与P型基极层11相接而设置 在与N型漂移层10相反的一侧。N+型源极层13以夹着P+型接触层12的方式，与P型基 极层11相接而选择性地设置。源极电极19与P+型接触层12及N+型源极层13相接而设 置。
[0016] N型漂移层10例如能够使用硅（Si)、碳化硅（SiC)及氮化镓（GaN)等。源极电极 19和漏极电极18例如由多晶硅构成。
[0017] 栅极电极16及浮动电极17的一端位于源极电极19侧、另一端位于N型漂移层10 而设置。浮动电极17相对于栅极电极16以间隔1条等方式规则地配置。第1绝缘膜包围 栅极电极16及浮动电极17而设置。
[0018] 此外，在栅极电极16及浮动电极17的侧部设有P型基极层11，在一端区域设有 N+型源极层13。
[0019] 栅极绝缘膜14例如能够使用通过CVD (化学气相沉积，Chemical Vapor D印osition)或热氧化等形成的氧化硅，但是也可以使用氮化硅（SiN)、氧化铝（A120 3)、氧 化铪（Hf02)、氧化锆（Zr02)等的绝缘膜。栅极电极16及浮动电极17例如使用P型或N型 的多晶硅。也可以使用多晶硅以外的导电率高的材料。
[0020] 层间绝缘膜15以覆盖栅极电极16或浮动电极17的上部的方式设置。层间绝缘 膜15例如可以使用与栅极绝缘膜14相同的氧化硅，但是也可以使用其他SiN等的绝缘膜。
[0021] 源极电极19与P+型接触层12、N+型源极层13及层间绝缘膜15相接而设置在与 P型基极层11相反的一侧。源极电极19通过层间绝缘膜15与栅极电极16及浮动电极17 绝缘。源极电极19与N +型源极层13电连接，与P型基极层11经由P+型接触层12电连 接。通过P+型接触层12,能够降低接触电阻，但是也可以不形成该层而通过将源极电极19 和P型基极层11直接接合来电连接。
[0022] 源极电极19例如使用P型或N型的多晶硅。也可以使用多晶硅以外的导电率高 的材料。
[0023] 将浮动电极17与漏极电极18之间的电容设为Cfd、将浮动电极17与源极电极19 之间的电容设为Cfs、将源极电极19与漏极电极18之间的电压设为Vds时，浮动电极17的 电位Vfs通过下式（1)表示。
[0024] Vfs = (Cfd/ (Cfs+Cfd)) XVds · · ·(〇
[0025] 设浮动电极17的阈值电压为Vth时，成为下式（2)。
[0026] Vfs = Vth · · · (2)
[0027] 这时，设源极电极19与漏极电极18之间的电压为BV0时，通过下式（3)表示。
[0028] BVO = ((Cfs + Cfd) /Cfd) XVth · · · (3)
[0029] 设没有浮动电极17而全是栅极电极16的情况下发生雪崩击穿的耐压设为BV1 时，以满足下式（4)的方式设计各层的材料、厚度、形状。
[0030] BVO < BV1 · · · (4)
[0031] 接下来说明半导体装置1的动作。
[0032] 半导体装置1例如在相对于源极电极19向漏极电极18施加正电位的状态下，向 栅极电极16施加比阈值电压更大的正电压时，在包围栅极电极16的第1绝缘膜14的侧部 形成反转层。由此，半导体装置1成为导通状态，流动电子电流。该电子电流经由N+型源 极层13、形成于P型基极区域11的N型反转层（即半导体装置1的沟道)、N型漂移层10， 从源极电极19流向漏极电极18。
[0033] 这时，在包围浮动电极17的第1绝缘膜14的侧部不形成反转层，电子电流不从源 极电极19向漏极电极18流动。
[0034] 接着，通过使栅极电极16的施加电压为零或施加负电压，包围栅极电极16的第1 绝缘膜14的侧部的反转层消失，来自源极电极19的电子电流被切断，半导体装置1成为截 止状态。负载为电感器的情况下，使半导体装置1为截止状态时，成为相对于源极电极19 向漏极电极18施加正电位的状态，所以在半导体装置1中没有浮动电极17的情况下，可能 会由于N型漂移层10与P型基极层11的PN接合而发生绝缘破坏(雪崩击穿)。
[0035] 接下来说明半导体装置1的效果。
[0036] 根据本实施方式，设浮动电极17与漏极电极18之间的电容为Cfd、浮动电极17与 源极电极19之间的电容为Cfs、浮动电极17的阈值电压为Vth时，在包围浮动电极17的第 1绝缘膜14的侧部形成有反转层时的、源极电极19与漏极电极18间的电压BV0通过前述 的式（3)表不。
[0037] 设没有浮动电极17而全是栅极电极16的情况下发生雪崩击穿的耐压为BV1时， 半导体装置1被设计为满足前述的式（4)，所以在半导体装置1为截止状态时，若向浮动电 极17施加超过阈值电压Vth的电压，则如前述那样，仅在包围浮动电极17的第1绝缘膜14 的侧部形成反转层，在半导体装置1中流动电子电流。这时，在包围栅极电极16的第1绝 缘膜14的侧部不形成反转层。
[0038] 该电子电流经由包围浮动电极17的第1绝缘膜14侧部的N +型源极层13、形成 于P型基极区域11的N型反转层（即半导体装置1的沟道)、N型漂移层10,从源极电极19 流向漏极电极18,能够避免发生雪崩击穿。
[0039](第2实施方式）
[0040] 以下，使用图2说明第2实施方式。另外，关于第2实施方式，对于与第1实施方 式相同的部分省略说明，仅说明不同点。
[0041] 图2是第2实施方式的半导体装置2的剖视图。半导体装置2与第1实施方式的 半导体装置1的不同点在于，在N型漂移层10与漏极电极18之间，设置有N型杂质浓度比 N型漂移层10更高的N+型漏极层10b (第5半导体层）。N+型漏极层10b例如可以使用硅 (Si)、碳化硅（SiC)及氮化镓（GaN)等。上述层构造可以通过在N+型漏极层10b上依次进 行外延生长、或利用使用了离子注入的杂质扩散等来形成。关于其他构造，与第1实施方式 的半导体装置1相同。
[0042] 说明半导体装置2的动作。
[0043] 半导体装置2的动作与半导体装置1相同。
[0044] 说明半导体装置2的效果。
[0045] 半导体装置2的效果为，通过将N型漂移层10的一部分作为杂质浓度高的N+型 漏极层l〇b，能够降低导通电阻。此外，使半导体装置2成为截止状态时，通过在漏极电极 18与源极电极19之间施加的电压，在N型漂移层10与P型基极层11的界面附近形成耗尽 层，但是N型漂移层10的杂质浓度与半导体装置1相同，所以耗尽层宽度不变化，能够在维 持高耐压的同时，实现导通电阻的降低。
[0046] (第3实施方式）
[0047] 以下，使用图3说明第3实施方式。另外，关于第3实施方式，对于与第1实施方 式相同的部分省略说明，仅说明不同点。
[0048] 图3是第3实施方式的半导体装置3的剖视图。半导体装置3与第1实施方式的 半导体装置1的不同点在于，设置有源极电极19a。
[0049] 栅极电极16、源极电极19a、浮动电极17相互隔着栅极绝缘膜14而不电连接，但 是源极电极19a与源极电极19电连接。栅极电极16、源极电极19a、浮动电极17例如使用 P型或N型的多晶硅。也可以使用多晶硅以外的导电率高的材料。
[0050] 关于其他构造，与第1实施方式的半导体装置1相同。
[0051] 说明半导体装置3的动作。
[0052] 半导体装置3的动作为，在导通状态下，在包围栅极电极16的第1绝缘膜14的侧 部形成反转层而流动电子电流。该电子电流经由N +型源极层13、形成于P型基极区域11 的N型的反转层（即半导体装置1的沟道)、N型漂移层10,从源极电极19流向漏极电极18。 这时，在包围浮动电极17的第1绝缘膜14的侧部不形成反转层。
[0053] 使半导体装置3成为截止状态时，在包围栅极电极16的第1绝缘膜14的侧部及 包围浮动电极17的第1绝缘膜14的侧部不形成反转层，不从源极电极19向漏极电极18 流动电子电流。
[0054] 此外，通过在源极电极19a与漏极电极18之间施加的电压，从N型漂移层10与P 型基极层11的界面朝向N型漂移层10形成耗尽层。
[0055] 源极电极19a相对于漏极电极18为负电位，N型漂移层10与漏极电极18为同电 位，载流子主要是电子。因此，在源极电极19a附近，电子被排出而耗尽化，从N型漂移层10 与栅极绝缘膜14的界面朝向N型漂移层10形成耗尽层。即，在N型漂移层10中，从P型 基极层11侧以及2个源极电极19a侧面、共3个方向形成耗尽层。
[0056] 这样，通过形成源极电极19a，如上述那样相对于N型漂移层10从3个方向形成耗 尽层，其结果，能够提高半导体装置3的耐压。
[0057] 如上述那样，半导体装置3也通过控制栅极电极16的电压，在导通状态和截止状 态之间切换动作。
[0058] 说明半导体装置3的效果。
[0059] 半导体装置3的效果与半导体装置1相同。即，源极电极19与漏极电极18间的 电压BV0与没有浮动电极17而全是栅极电极16的情况下发生雪崩击穿的耐压BV1被设计 为满足前述的式（4)，所以在半导体装置3为截止状态时，若向浮动电极17施加超过阈值电 压Vth的电压，则在包围浮动电极17的第1绝缘膜14的侧部形成反转层，在半导体装置3 中流动电子电流。这时，在包围栅极电极16的第1绝缘膜14的侧部不形成反转层。
[0060] 该电子电流经由包围浮动电极17的第1绝缘膜14侧部的N+型源极层13、形成于 P型基极区域11的N型反转层（即半导体装置1的沟道)、N型漂移层10,从源极电极19流 向漏极电极18,能够避免发生雪崩击穿。
[0061] 进而，在本实施例中，通过形成源极电极19a，在半导体装置3为截止状态时，通过 在源极电极19a与漏极电极18之间施加的电压，从N型漂移层10与P型基极层11的界面 朝向N型漂移层10地形成耗尽层。
[0062] 此外，源极电极19a相对于漏极电极18为负电位，N型漂移层10与漏极电极18为 同电位，载流子主要是电子。因此，在源极电极19a附近，电子被排出而耗尽化，所以从N型 漂移层10与栅极绝缘膜14的界面朝向N型漂移层10也形成耗尽层。
[0063] 即，在N型漂移层10中，从P型基极层11侧和2个源极电极19a的侧面、共3个 方向形成耗尽层。其结果，能够提高半导体装置3的耐压。
[0064] (第4实施方式）
[0065] 以下，使用图4说明第4实施方式。另外，对于第4实施方式，对于与第3实施方 式相同的部分省略说明，仅说明不同点。
[0066] 图4是第4实施方式的半导体装置4的剖视图。半导体装置4与第3实施方式的 半导体装置3的不同点在于，在N型漂移层10与漏极电极18之间，设置有N型杂质浓度比 N型漂移层10更高的N+型漏极层10b (第5半导体层）。N+型漏极层10b例如可以使用硅 (Si)、碳化硅（SiC)及氮化镓（GaN)等。上述层构造可以通过在N+型漏极层10b上依次进 行外延生长、或利用使用了离子注入的杂质扩散等来形成。关于其他构造，与第3实施方式 的半导体装置3相同。
[0067] 说明半导体装置4的动作。
[0068] 半导体装置4的动作与半导体装置3相同。
[0069] 说明半导体装置4的效果。
[0070] 半导体装置4的效果为，通过将N型漂移层10的一部分作为杂质浓度高的N+型 漏极层l〇b，能够降低导通电阻。此外，使半导体装置4成为截止状态时，通过在漏极电极 18与源极电极19、19a之间施加的电压，在N型漂移层10与P型基极层11的界面附近，从 P型基极层11侧和2个源极电极19a侧面、共3个方向形成耗尽层，但是N型漂移层10的 杂质浓度与半导体装置3相同，所以耗尽层宽度不变化，能够在维持高耐压的同时，实现导 通电阻的降低。
[0071] 以上说明了本发明的几个实施方式，但是这些实施方式只是作为例子提出，不意 图限定发明的范围。这些新的实施方式可以通过其他各种方式来实施，在不脱离发明的主 旨的范围内，能够进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围和 主旨中，也包含在权利要求所记载的发明及其均等范围内。
【权利要求】
1. 一种半导体装置，其特征在于，具备： 第1导电型的第1半导体层； 第1电极，与所述第1半导体层电连接； 第2导电型的第2半导体层，设置在与所述第1电极相反的一侧； 第2导电型的第3半导体层，与所述第2半导体层相接，选择性地设置在与所述第1半 导体层相反的一侧； 第1导电型的第4半导体层，与所述第2半导体层相接，选择性地设置在与所述第1半 导体层相反的一侧； 第2电极，与所述第3及第4半导体层电连接； 第3电极，一端位于所述第2电极侧，另一端位于所述第1半导体层； 浮动电极，一端位于所述第2电极侧，另一端位于所述第1半导体层； 第1绝缘膜，设置在所述第3电极及所述浮动电极的周围；以及 第2绝缘膜，与所述第3电极及所述浮动电极相接，设置在与所述第1电极相反的一 侧； 该半导体装置，在截止状态下向所述第1电极与所述第2电极之间施加了电压时，在包 围浮动电极的第1绝缘膜的侧部流动电子电流。
2. 如权利要求1所述的半导体装置，其特征在于， 设所述浮动电极与所述第1电极之间的电容为Cfd、所述浮动电极与所述第2电极之间 的电容为Cfs、所述第1电极与所述第2电极之间的电压为Vds、所述浮动电极的阈值电压 为Vth、没有所述浮动电极而全是所述第3电极的情况下发生雪崩击穿的耐压为BV1时， 所述第1电极与所述第2电极间的电压BVO =((Cfs + Cfd) / Cfd)XVth，小于BV1。
3. 如权利要求1或2所述的半导体装置，其特征在于， 杂质浓度比所述第1半导体层高的第1导电型的第5半导体层被设置在所述第1导电 型的第1半导体层与所述第1电极之间。
4. 一种半导体装置，其特征在于，具备： 第1导电型的第1半导体层； 第1电极，与所述第1半导体层电连接； 第2导电型的第2半导体层，设置在与所述第1电极相反的一侧； 第2导电型的第3半导体层，与所述第2半导体层相接，选择性地设置在与所述第1半 导体层相反的一侧； 第1导电型的第4半导体层，与所述第2半导体层相接，选择性地设置在与所述第1半 导体层相反的一侧； 第2电极，与所述第3及第4半导体层电连接； 第2电极，一端位于所述第2电极侧，另一端位于所述第1半导体层； 第3电极，一端位于所述第2电极侧，另一端位于所述第1半导体层； 浮动电极，一端位于所述第2电极侧，另一端位于所述第1半导体层； 第1绝缘膜，设置于所述第2电极、所述第3电极及所述浮动电极的周围；以及 第2绝缘膜，与所述第2电极、所述第3电极、及所述浮动电极相接，设置在与所述第1 电极相反的一侧； 该半导体装置，在截止状态下向所述第1电极与所述第2电极之间施加了电压时，在包 围浮动电极的第1绝缘膜的侧部流动电子电流。
5. 如权利要求4所述的半导体装置，其特征在于， 设所述浮动电极与所述第1电极之间的电容为Cfd、所述浮动电极与所述第2电极之间 的电容为Cfs、所述第1电极与所述第2电极间的电压为Vds、所述浮动电极的阈值电压为 Vth、没有所述浮动电极而全是所述第3电极的情况下发生雪崩击穿的耐压为BV1时， 所述第1电极与所述第2电极之间的电压BVO = ((Cfs + Cfd) / Cfd) XVth，小于 BV1。
6. 如权利要求4或5所述的半导体装置，其特征在于， 杂质浓度比所述第1半导体层高的第1导电型的第5半导体层被设置在所述第1导电 型的第1半导体层与所述第1电极之间。
【文档编号】H01L29/40GK104124269SQ201310356402
【公开日】2014年10月29日 申请日期:2013年8月15日 优先权日:2013年4月26日
【发明者】川口雄介 申请人:株式会社东芝
【专利摘要】一种半导体装置，具备：第3电极，一端位于源极电极（19）侧，另一端位于N型漂移层（10）；以及浮动电极（17），一端位于源极电极（19）侧，另一端位于N型漂移层（10）；其特征在于，设浮动电极（17）与漏极电极（18）间的电容为Cfd、浮动电极（17）与源极电极（19）间的电容为Cfs、漏极电极（18）与源极电极（19）间的电压为Vds、浮动电极（17）的阈值电压为Vth时，漏极电极（18）与源极电极（19）间的电压BV0＝（（Cfs+Cfd）/Cfd）×Vth小于没有浮动电极（17）而全是栅极电极（16）的情况下发生雪崩击穿的耐压BV1，在截止状态时，若向浮动电极（17）施加超过Vth的电压，则在包围浮动电极（17）的第1绝缘膜（14）的侧部形成反转层。
【专利说明】半导体装置
[0001] 本申请以日本专利申请2013-94678号（申请日：2013年4月26日）为基础申请并 享受其优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
【技术领域】
[0002] 本发明的实施方式涉及半导体装置。
【背景技术】
[0003] 近年来，M0SFET (金氧半场效晶体管，Metal-Oxide-Semiconductor Field Effect Transistor)除了在大电流、高耐压的开关电源市场之外，在以笔记本型PC为代表的移动 体通信设备等的节能用开关市场中的使用也急剧增加。由于在电源管理电路或锂离子电池 的安全电路等中使用，所以设计为实现能够以电池电压直接驱动的低电压驱动化、低导通 电阻化及高耐压特性等。
[0004] 这些器件有时也用于马达控制等，所以要求以电感性负载进行开关的能力。在 电感性负载的开关动作断开时，在感应电动势的影响所引起的浪涌电压超过M0SFET的耐 压的情况下，存在发生雪崩击穿的问题。作为解决该问题的手段，例如已知有源钳位电路。 该有源钳位电路是如下的电路：在栅极?漏极之间配置元件的额定电压以上的耐压的二 极管，在电感性负载的开关动作断开时，在漏极电压上升而成为雪崩状态之前，连接在栅 极?漏极之间的二极管击穿，由此，栅极的电压上升而沟道导通。
【发明内容】
[0005] 本发明所要解决的课题是，提供一种能够避免雪崩击穿的半导体装置。
[0006] 为了达成上述课题，实施方式的半导体装置具备：第1导电型的第1半导体层；第 1电极，与所述第1半导体层电连接；第2导电型的第2半导体层，设置在与所述第1电极 相反的一侧；第2导电型的第3半导体层，与所述第2半导体层相接，选择性地设置在与所 述第1半导体层相反的一侧；第1导电型的第4半导体层，与所述第2半导体层相接，选择 性地设置在与所述第1半导体层相反的一侧；第2电极，与所述第3及第4半导体层电连 接；第3电极，一端位于所述第2电极侧，另一端位于所述第1半导体层；浮动电极，一端位 于所述第2电极侧，另一端位于所述第1半导体层；第1绝缘膜，设置在所述第3电极及所 述浮动电极的周围；以及第2绝缘膜，与所述第3电极及所述浮动电极相接，设置在与所述 第1电极相反的一侧。
[0007] 此外，该半导体装置的特征在于，设所述浮动电极与所述第1电极间的电容为 Cfd、所述浮动电极与所述第2电极间的电容为Cfs、所述第1电极与所述第2电极间的电压 为Vds、所述浮动电极的阈值电压为Vth时，所述第1电极与所述第2电极间的电压BV0 = ((Cfs + Cfd) / Cfd) XVth，小于没有所述浮动电极而全是所述第3电极的情况下发生雪 崩击穿的耐压BV1，在截止状态时，若向所述浮动电极施加超过阈值电压Vth的电压，则在 包围所述浮动电极的第1绝缘膜的侧部流动电子电流。
【专利附图】
【附图说明】
[0008] 图1是第1实施方式的半导体装置的剖视图。
[0009] 图2是第2实施方式的半导体装置的剖视图。
[0010] 图3是第3实施方式的半导体装置的剖视图。
[0011] 图4是第4实施方式的半导体装置的剖视图。
【具体实施方式】
[0012] 以下参照【专利附图】
【附图说明】实施方式的半导体装置。另外，在实施例中，以第1导电型为N 型、第2导电型为P型进行说明，但是也可以将两者互换而实施。作为N型杂质层，在使用 N、N +的记号的情况下，设该层中的N型杂质浓度按照N < N +的顺序由低到高。对于P型 杂质层也是同样的。另外，本实施方式不限定本发明。
[0013] (第1实施方式）
[0014] 参照图1说明第1实施方式的半导体装置。图1是第1实施方式的半导体装置1 的剖视图。半导体装置1具有：N型漂移层10 (第1半导体层)、P型基极层11 (第2半导体 层)、P+型接触层12 (第3半导体层)、N+型源极层13 (第4半导体层)、栅极绝缘膜14 (第 1绝缘膜)、层间绝缘膜15 (第2绝缘膜)、栅极电极16 (第3电极)、浮动电极17、漏极电极 18 (第1电极)、及源极电极19 (第2电极)。
[0015] 漏极电极18与N型漂移层10相接而电连接地设置。P型基极层11与N型漂移层 10相接而设置在与漏极电极18相反的一侧。P+型接触层12与P型基极层11相接而设置 在与N型漂移层10相反的一侧。N+型源极层13以夹着P+型接触层12的方式，与P型基 极层11相接而选择性地设置。源极电极19与P+型接触层12及N+型源极层13相接而设 置。
[0016] N型漂移层10例如能够使用硅（Si)、碳化硅（SiC)及氮化镓（GaN)等。源极电极 19和漏极电极18例如由多晶硅构成。
[0017] 栅极电极16及浮动电极17的一端位于源极电极19侧、另一端位于N型漂移层10 而设置。浮动电极17相对于栅极电极16以间隔1条等方式规则地配置。第1绝缘膜包围 栅极电极16及浮动电极17而设置。
[0018] 此外，在栅极电极16及浮动电极17的侧部设有P型基极层11，在一端区域设有 N+型源极层13。
[0019] 栅极绝缘膜14例如能够使用通过CVD (化学气相沉积，Chemical Vapor D印osition)或热氧化等形成的氧化硅，但是也可以使用氮化硅（SiN)、氧化铝（A120 3)、氧 化铪（Hf02)、氧化锆（Zr02)等的绝缘膜。栅极电极16及浮动电极17例如使用P型或N型 的多晶硅。也可以使用多晶硅以外的导电率高的材料。
[0020] 层间绝缘膜15以覆盖栅极电极16或浮动电极17的上部的方式设置。层间绝缘 膜15例如可以使用与栅极绝缘膜14相同的氧化硅，但是也可以使用其他SiN等的绝缘膜。
[0021] 源极电极19与P+型接触层12、N+型源极层13及层间绝缘膜15相接而设置在与 P型基极层11相反的一侧。源极电极19通过层间绝缘膜15与栅极电极16及浮动电极17 绝缘。源极电极19与N +型源极层13电连接，与P型基极层11经由P+型接触层12电连 接。通过P+型接触层12,能够降低接触电阻，但是也可以不形成该层而通过将源极电极19 和P型基极层11直接接合来电连接。
[0022] 源极电极19例如使用P型或N型的多晶硅。也可以使用多晶硅以外的导电率高 的材料。
[0023] 将浮动电极17与漏极电极18之间的电容设为Cfd、将浮动电极17与源极电极19 之间的电容设为Cfs、将源极电极19与漏极电极18之间的电压设为Vds时，浮动电极17的 电位Vfs通过下式（1)表示。
[0024] Vfs = (Cfd/ (Cfs+Cfd)) XVds · · ·(〇
[0025] 设浮动电极17的阈值电压为Vth时，成为下式（2)。
[0026] Vfs = Vth · · · (2)
[0027] 这时，设源极电极19与漏极电极18之间的电压为BV0时，通过下式（3)表示。
[0028] BVO = ((Cfs + Cfd) /Cfd) XVth · · · (3)
[0029] 设没有浮动电极17而全是栅极电极16的情况下发生雪崩击穿的耐压设为BV1 时，以满足下式（4)的方式设计各层的材料、厚度、形状。
[0030] BVO < BV1 · · · (4)
[0031] 接下来说明半导体装置1的动作。
[0032] 半导体装置1例如在相对于源极电极19向漏极电极18施加正电位的状态下，向 栅极电极16施加比阈值电压更大的正电压时，在包围栅极电极16的第1绝缘膜14的侧部 形成反转层。由此，半导体装置1成为导通状态，流动电子电流。该电子电流经由N+型源 极层13、形成于P型基极区域11的N型反转层（即半导体装置1的沟道)、N型漂移层10， 从源极电极19流向漏极电极18。
[0033] 这时，在包围浮动电极17的第1绝缘膜14的侧部不形成反转层，电子电流不从源 极电极19向漏极电极18流动。
[0034] 接着，通过使栅极电极16的施加电压为零或施加负电压，包围栅极电极16的第1 绝缘膜14的侧部的反转层消失，来自源极电极19的电子电流被切断，半导体装置1成为截 止状态。负载为电感器的情况下，使半导体装置1为截止状态时，成为相对于源极电极19 向漏极电极18施加正电位的状态，所以在半导体装置1中没有浮动电极17的情况下，可能 会由于N型漂移层10与P型基极层11的PN接合而发生绝缘破坏(雪崩击穿)。
[0035] 接下来说明半导体装置1的效果。
[0036] 根据本实施方式，设浮动电极17与漏极电极18之间的电容为Cfd、浮动电极17与 源极电极19之间的电容为Cfs、浮动电极17的阈值电压为Vth时，在包围浮动电极17的第 1绝缘膜14的侧部形成有反转层时的、源极电极19与漏极电极18间的电压BV0通过前述 的式（3)表不。
[0037] 设没有浮动电极17而全是栅极电极16的情况下发生雪崩击穿的耐压为BV1时， 半导体装置1被设计为满足前述的式（4)，所以在半导体装置1为截止状态时，若向浮动电 极17施加超过阈值电压Vth的电压，则如前述那样，仅在包围浮动电极17的第1绝缘膜14 的侧部形成反转层，在半导体装置1中流动电子电流。这时，在包围栅极电极16的第1绝 缘膜14的侧部不形成反转层。
[0038] 该电子电流经由包围浮动电极17的第1绝缘膜14侧部的N +型源极层13、形成 于P型基极区域11的N型反转层（即半导体装置1的沟道)、N型漂移层10,从源极电极19 流向漏极电极18,能够避免发生雪崩击穿。
[0039](第2实施方式）
[0040] 以下，使用图2说明第2实施方式。另外，关于第2实施方式，对于与第1实施方 式相同的部分省略说明，仅说明不同点。
[0041] 图2是第2实施方式的半导体装置2的剖视图。半导体装置2与第1实施方式的 半导体装置1的不同点在于，在N型漂移层10与漏极电极18之间，设置有N型杂质浓度比 N型漂移层10更高的N+型漏极层10b (第5半导体层）。N+型漏极层10b例如可以使用硅 (Si)、碳化硅（SiC)及氮化镓（GaN)等。上述层构造可以通过在N+型漏极层10b上依次进 行外延生长、或利用使用了离子注入的杂质扩散等来形成。关于其他构造，与第1实施方式 的半导体装置1相同。
[0042] 说明半导体装置2的动作。
[0043] 半导体装置2的动作与半导体装置1相同。
[0044] 说明半导体装置2的效果。
[0045] 半导体装置2的效果为，通过将N型漂移层10的一部分作为杂质浓度高的N+型 漏极层l〇b，能够降低导通电阻。此外，使半导体装置2成为截止状态时，通过在漏极电极 18与源极电极19之间施加的电压，在N型漂移层10与P型基极层11的界面附近形成耗尽 层，但是N型漂移层10的杂质浓度与半导体装置1相同，所以耗尽层宽度不变化，能够在维 持高耐压的同时，实现导通电阻的降低。
[0046] (第3实施方式）
[0047] 以下，使用图3说明第3实施方式。另外，关于第3实施方式，对于与第1实施方 式相同的部分省略说明，仅说明不同点。
[0048] 图3是第3实施方式的半导体装置3的剖视图。半导体装置3与第1实施方式的 半导体装置1的不同点在于，设置有源极电极19a。
[0049] 栅极电极16、源极电极19a、浮动电极17相互隔着栅极绝缘膜14而不电连接，但 是源极电极19a与源极电极19电连接。栅极电极16、源极电极19a、浮动电极17例如使用 P型或N型的多晶硅。也可以使用多晶硅以外的导电率高的材料。
[0050] 关于其他构造，与第1实施方式的半导体装置1相同。
[0051] 说明半导体装置3的动作。
[0052] 半导体装置3的动作为，在导通状态下，在包围栅极电极16的第1绝缘膜14的侧 部形成反转层而流动电子电流。该电子电流经由N +型源极层13、形成于P型基极区域11 的N型的反转层（即半导体装置1的沟道)、N型漂移层10,从源极电极19流向漏极电极18。 这时，在包围浮动电极17的第1绝缘膜14的侧部不形成反转层。
[0053] 使半导体装置3成为截止状态时，在包围栅极电极16的第1绝缘膜14的侧部及 包围浮动电极17的第1绝缘膜14的侧部不形成反转层，不从源极电极19向漏极电极18 流动电子电流。
[0054] 此外，通过在源极电极19a与漏极电极18之间施加的电压，从N型漂移层10与P 型基极层11的界面朝向N型漂移层10形成耗尽层。
[0055] 源极电极19a相对于漏极电极18为负电位，N型漂移层10与漏极电极18为同电 位，载流子主要是电子。因此，在源极电极19a附近，电子被排出而耗尽化，从N型漂移层10 与栅极绝缘膜14的界面朝向N型漂移层10形成耗尽层。即，在N型漂移层10中，从P型 基极层11侧以及2个源极电极19a侧面、共3个方向形成耗尽层。
[0056] 这样，通过形成源极电极19a，如上述那样相对于N型漂移层10从3个方向形成耗 尽层，其结果，能够提高半导体装置3的耐压。
[0057] 如上述那样，半导体装置3也通过控制栅极电极16的电压，在导通状态和截止状 态之间切换动作。
[0058] 说明半导体装置3的效果。
[0059] 半导体装置3的效果与半导体装置1相同。即，源极电极19与漏极电极18间的 电压BV0与没有浮动电极17而全是栅极电极16的情况下发生雪崩击穿的耐压BV1被设计 为满足前述的式（4)，所以在半导体装置3为截止状态时，若向浮动电极17施加超过阈值电 压Vth的电压，则在包围浮动电极17的第1绝缘膜14的侧部形成反转层，在半导体装置3 中流动电子电流。这时，在包围栅极电极16的第1绝缘膜14的侧部不形成反转层。
[0060] 该电子电流经由包围浮动电极17的第1绝缘膜14侧部的N+型源极层13、形成于 P型基极区域11的N型反转层（即半导体装置1的沟道)、N型漂移层10,从源极电极19流 向漏极电极18,能够避免发生雪崩击穿。
[0061] 进而，在本实施例中，通过形成源极电极19a，在半导体装置3为截止状态时，通过 在源极电极19a与漏极电极18之间施加的电压，从N型漂移层10与P型基极层11的界面 朝向N型漂移层10地形成耗尽层。
[0062] 此外，源极电极19a相对于漏极电极18为负电位，N型漂移层10与漏极电极18为 同电位，载流子主要是电子。因此，在源极电极19a附近，电子被排出而耗尽化，所以从N型 漂移层10与栅极绝缘膜14的界面朝向N型漂移层10也形成耗尽层。
[0063] 即，在N型漂移层10中，从P型基极层11侧和2个源极电极19a的侧面、共3个 方向形成耗尽层。其结果，能够提高半导体装置3的耐压。
[0064] (第4实施方式）
[0065] 以下，使用图4说明第4实施方式。另外，对于第4实施方式，对于与第3实施方 式相同的部分省略说明，仅说明不同点。
[0066] 图4是第4实施方式的半导体装置4的剖视图。半导体装置4与第3实施方式的 半导体装置3的不同点在于，在N型漂移层10与漏极电极18之间，设置有N型杂质浓度比 N型漂移层10更高的N+型漏极层10b (第5半导体层）。N+型漏极层10b例如可以使用硅 (Si)、碳化硅（SiC)及氮化镓（GaN)等。上述层构造可以通过在N+型漏极层10b上依次进 行外延生长、或利用使用了离子注入的杂质扩散等来形成。关于其他构造，与第3实施方式 的半导体装置3相同。
[0067] 说明半导体装置4的动作。
[0068] 半导体装置4的动作与半导体装置3相同。
[0069] 说明半导体装置4的效果。
[0070] 半导体装置4的效果为，通过将N型漂移层10的一部分作为杂质浓度高的N+型 漏极层l〇b，能够降低导通电阻。此外，使半导体装置4成为截止状态时，通过在漏极电极 18与源极电极19、19a之间施加的电压，在N型漂移层10与P型基极层11的界面附近，从 P型基极层11侧和2个源极电极19a侧面、共3个方向形成耗尽层，但是N型漂移层10的 杂质浓度与半导体装置3相同，所以耗尽层宽度不变化，能够在维持高耐压的同时，实现导 通电阻的降低。
[0071] 以上说明了本发明的几个实施方式，但是这些实施方式只是作为例子提出，不意 图限定发明的范围。这些新的实施方式可以通过其他各种方式来实施，在不脱离发明的主 旨的范围内，能够进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围和 主旨中，也包含在权利要求所记载的发明及其均等范围内。
【权利要求】
1. 一种半导体装置，其特征在于，具备： 第1导电型的第1半导体层； 第1电极，与所述第1半导体层电连接； 第2导电型的第2半导体层，设置在与所述第1电极相反的一侧； 第2导电型的第3半导体层，与所述第2半导体层相接，选择性地设置在与所述第1半 导体层相反的一侧； 第1导电型的第4半导体层，与所述第2半导体层相接，选择性地设置在与所述第1半 导体层相反的一侧； 第2电极，与所述第3及第4半导体层电连接； 第3电极，一端位于所述第2电极侧，另一端位于所述第1半导体层； 浮动电极，一端位于所述第2电极侧，另一端位于所述第1半导体层； 第1绝缘膜，设置在所述第3电极及所述浮动电极的周围；以及 第2绝缘膜，与所述第3电极及所述浮动电极相接，设置在与所述第1电极相反的一 侧； 该半导体装置，在截止状态下向所述第1电极与所述第2电极之间施加了电压时，在包 围浮动电极的第1绝缘膜的侧部流动电子电流。
2. 如权利要求1所述的半导体装置，其特征在于， 设所述浮动电极与所述第1电极之间的电容为Cfd、所述浮动电极与所述第2电极之间 的电容为Cfs、所述第1电极与所述第2电极之间的电压为Vds、所述浮动电极的阈值电压 为Vth、没有所述浮动电极而全是所述第3电极的情况下发生雪崩击穿的耐压为BV1时， 所述第1电极与所述第2电极间的电压BVO =((Cfs + Cfd) / Cfd)XVth，小于BV1。
3. 如权利要求1或2所述的半导体装置，其特征在于， 杂质浓度比所述第1半导体层高的第1导电型的第5半导体层被设置在所述第1导电 型的第1半导体层与所述第1电极之间。
4. 一种半导体装置，其特征在于，具备： 第1导电型的第1半导体层； 第1电极，与所述第1半导体层电连接； 第2导电型的第2半导体层，设置在与所述第1电极相反的一侧； 第2导电型的第3半导体层，与所述第2半导体层相接，选择性地设置在与所述第1半 导体层相反的一侧； 第1导电型的第4半导体层，与所述第2半导体层相接，选择性地设置在与所述第1半 导体层相反的一侧； 第2电极，与所述第3及第4半导体层电连接； 第2电极，一端位于所述第2电极侧，另一端位于所述第1半导体层； 第3电极，一端位于所述第2电极侧，另一端位于所述第1半导体层； 浮动电极，一端位于所述第2电极侧，另一端位于所述第1半导体层； 第1绝缘膜，设置于所述第2电极、所述第3电极及所述浮动电极的周围；以及 第2绝缘膜，与所述第2电极、所述第3电极、及所述浮动电极相接，设置在与所述第1 电极相反的一侧； 该半导体装置，在截止状态下向所述第1电极与所述第2电极之间施加了电压时，在包 围浮动电极的第1绝缘膜的侧部流动电子电流。
5. 如权利要求4所述的半导体装置，其特征在于， 设所述浮动电极与所述第1电极之间的电容为Cfd、所述浮动电极与所述第2电极之间 的电容为Cfs、所述第1电极与所述第2电极间的电压为Vds、所述浮动电极的阈值电压为 Vth、没有所述浮动电极而全是所述第3电极的情况下发生雪崩击穿的耐压为BV1时， 所述第1电极与所述第2电极之间的电压BVO = ((Cfs + Cfd) / Cfd) XVth，小于 BV1。
6. 如权利要求4或5所述的半导体装置，其特征在于， 杂质浓度比所述第1半导体层高的第1导电型的第5半导体层被设置在所述第1导电 型的第1半导体层与所述第1电极之间。
【文档编号】H01L29/40GK104124269SQ201310356402
【公开日】2014年10月29日 申请日期:2013年8月15日 优先权日:2013年4月26日
【发明者】川口雄介 申请人:株式会社东芝
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1