集成式双向超低电容tvs器件及其制造方法
【专利摘要】本发明提供了一种集成式双向超低电容TVS器件及制造方法，包括：提供第一导电类型衬底；其上形成第一导电类型外延层；在第一导电类型外延层上形成第二导电类型外延层，形成二极管D2；形成隔离结构，并形成第一区域、第二区域及第三区域；在第一区域中形成第一导电类型隔离，其与第一导电类型衬底相连；在第三区域中形成第二导电类型阱；在第一区域中形成第二导电类型注入区，其与第一导电类型隔离相连，形成二极管Z1；在第二区域及第二导电类型阱中均形成第一导电类型注入区，形成二极管D1及二极管Z2；形成第一金属线及第二金属线，分别连接二极管Z1及二极管D1，二极管D1及二极管Z2。从而避免了封装上的缺陷，提高了器件质量。
【专利说明】集成式双向超低电容TVS器件及其制造方法
【技术领域】
[0001]本发明涉及半导体制造【技术领域】，特别涉及一种集成式双向超低电容TVS器件及其制造方法。
【背景技术】
[0002]相对于单向超低电容TVS器件，双向超低电容TVS器件由于具有正、反两个方向的常规电性1-V曲线(见图1)基本对称的特征，从而在实际应用中，能同时保护电路的两个方向，所以应用范围更广。通常的，双向超低电容TVS器件中电源对地的电容可以达到小于
0.3pF，而正、反两个方向的ESD能力都可以达到大于8kV。目前市场上的双向超低电容TVS器件的结构大致有三类。
[0003]第一类是将两组分离的、性能完全一样的单向超低电容TVS器件按照图2的方式串联。由于电源和地两端完全对称，可以实现双向超低电容性能。但这个结构存在以下不足:
[0004]1、需要两组芯片串联，成本较高；
[0005]2、对于较小的封装体，两组芯片无法同时封装；
[0006]3、电流流经电源和地两端时，由于需要经过三个二极管，功耗较大，容易降低器件的峰值电流能力。
[0007]第二类是直接将一个两通道的单向超低电容TVS器件的通道端引出，分别当做电源端和地端(见图3)，由于两个通`道端完全对称，可以实现双向超低电容性能，但这个结构存在以下不足:
[0008]1、两个通道端必须同时从正面引出，从而导致芯片面积较大，一方面成本较高，另一方面不适合较小的封装体；
[0009]2、封装时两个通道端必须各打一根金属线，成本较高；
[0010]3、电流流经通道两端(电源和地两端)时，由于需要经过三个二极管，功耗较大，容易降低器件的峰值电流能力。
[0011]第三类是将两组单向超低电容TVS器件按照图4的方式并联而成，从电源Vcc对地GND的1-V曲线来看，正、反向特性基本对称，但系统线路的电容却远远低于相同电压的普通双向TVS 二极管的电容。
[0012]由两组单向超低电容TVS器件组合而成的双向超低电容TVS器件，其电源Vcc对
地GND的电容值Ct可以表示为:
【权利要求】
1.一种集成式双向超低电容TVS器件的制造方法，其特征在于，包括: 提供第一导电类型衬底； 在所述第一导电类型衬底上形成第一导电类型外延层； 在所述第一导电类型外延层中形成第二导电类型埋层； 在所述第一导电类型外延层上形成第二导电类型外延层，所述第一导电类型外延层与第二导电类型外延层构成二极管D2 ； 形成隔离结构，所述隔离结构贯穿所述第二导电类型外延层，并在所述第二导电类型外延层中形成第一区域、第二区域及第三区域； 在所述第一区域中形成第一导电类型隔离，且所述第一导电类型隔离与所述第一导电类型衬底相连； 在所述第三区域中形成第二导电类型阱； 在所述第一区域中形成第二导电类型注入区，所述第二导电类型注入区与所述第一导电类型隔离相连，所述第二导电类型注入区与所述第一导电类型隔离构成二极管Zl ； 在所述第二区域及第二导电类型阱中均形成第一导电类型注入区，其中，所述第二区域中的第一导电类型注入区与第二导电类型外延层构成二极管Dl，所述第二导电类型阱中的第一导电类型注入区与第二导电类型阱构成二极管Z2 ； 形成第一金属线及第二金属线，其中，所述第一金属线连接所述二极管Zl及二极管D1，所述第二金属线连接所述二极管Dl及二极管Z2。
2.如权利要求1所述的集成式双向超低电容TVS器件的制造方法，其特征在于，所述第一导电类型为P型、所述第二导电类型为N型；或者所述第一导电类型为N型、所述第二导电类型为P型。
3.如权利要求1或2所述的集成式双向超低电容TVS器件的制造方法，其特征在于，所述第一导电类型衬底的电阻率为0.005 Ω.cm~0.2 Ω.cm。
4.如权利要求1或2所述的集成式双向超低电容TVS器件的制造方法，其特征在于，所述第一导电类型外延层的电阻率为2.0 Ω.cm~4.0 Ω.cm，所述第一导电类型外延层的厚度为 6.0 μ m ~14.0 μ m。
5.如权利要求1或2所述的集成式双向超低电容TVS器件的制造方法，其特征在于，通过如下工艺在所述第一导电类型外延层中形成第二导电类型埋层: 在所述第一导电类型外延层中注入锑离子，所述锑离子的注入剂量为2.0E15~6.0E15 ； 对所述锑离子执行退火工艺，所述退火工艺的温度为1200°C~1250°C ;所述退火工艺的时间为2.0h~6.0h。
6.如权利要求1或2所述的集成式双向超低电容TVS器件的制造方法，其特征在于，所述第二导电类型外延层的电阻率为25 Ω.cm~35 Ω.cm,所述第二导电类型外延层的厚度为 6.0 μ m ~12.0 μ m。
7.如权利要求1或2所述的集成式双向超低电容TVS器件的制造方法，其特征在于，所述隔离结构通过如下工艺形成: 形成沟槽，所述沟槽贯穿所述第二导电类型外延层，所述沟槽的深度为ΙΟμπι~20 μ m、截面宽度为1.5ym~3.0ym;在所述沟槽中填充多晶硅。
8.如权利要求1或2所述的集成式双向超低电容TVS器件的制造方法，其特征在于，通过如下工艺在所述第一区域中形成第一导电类型隔离: 在所述第一区域中注入硼离子，所述硼离子的注入剂量为2.0E14~4.5E15 ； 对所述硼离子执行退火工艺，所述退火工艺的温度为1200°C~1250°C ;所述退火工艺的时间为2.0h~6.0h。
9.如权利要求1或2所述的集成式双向超低电容TVS器件的制造方法，其特征在于，通过如下工艺在所述第一区域中形成第二导电类型注入区: 在所述第一区域中注入磷离子，所述磷离子的注入剂量为1.0E15~1.0E16 ； 对所述磷离子执行第一次退火工艺，所述第一次退火工艺的温度为1100°C~1200°C ；所述第一次退火工艺的时间为IOs~20s ； 对所述磷离子执行第二次退火工艺，所述第二次退火工艺的温度为800°C~900°C ;所述第二次退火工艺的时间为30min~60min。
10.如权利要求1或2所述的集成式双向超低电容TVS器件的制造方法，其特征在于，通过如下工艺在所述第二区域及第二导电类型阱中均形成第一导电类型注入区: 在所述第二区域及第二导电类型阱中均注入硼离子，所述硼离子的注入剂量为1.0E15 ~1.0E16 ； 对所述硼离子执行第一次退火工艺，所述第一次退火工艺的温度为1100°C~1200°C ；所述第一次退火工艺的时间为IOs~20s ； 对所述硼离子执行第二次退火工艺，所述第二次退火工艺的温度为800°C~900°C ;所述第二次退火工艺的时间为30min~60min。
11.如权利要求1或2所述的集成式双向超低电容TVS器件的制造方法，其特征在于，所述第一导电类型衬底为地端，所述第二金属线与电源端连接。
12.—种如权利要求1~11中任一项所述的集成式双向超低电容TVS器件的制造方法所形成的集成式双向超低电容TVS器件，其特征在于，包括: 第一导电类型衬底； 形成于所述第一导电类型衬底上的第一导电类型外延层； 形成于所述第一导电类型外延层中的第二导电类型埋层； 形成于所述第一导电类型外延层上的第二导电类型外延层，所述第一导电类型外延层与第二导电类型外延层构成二极管D2 ； 隔离结构，所述隔离结构贯穿所述第二导电类型外延层，并在所述第二导电类型外延层中形成了第一区域、第二区域及第三区域； 形成于所述第一区域中的第一导电类型隔离，所述第一导电类型隔离与所述第一导电类型衬底相连； 形成于所述第三区域中的第二导电类型阱； 形成于所述第一区域中的第二导电类型注入区，所述第二导电类型注入区与所述第一导电类型隔离相连，所述第二导电类型注入区与所述第一导电类型隔离构成二极管Zl ； 形成于所述第二区域及第二导电类型阱中的第一导电类型注入区，其中，所述第二区域中的第一导电类型注入区与第二导电类型外延层构成二极管Dl，所述第二导电类型阱中的第一导电类型注入区与第二导电类型阱构成二极管Z2 ;及连接所述二极管Zl及二极管Dl的第一金属线，连接所述二极管Dl及二极管Z2的第二金属线。.
【文档编号】H01L21/265GK103474428SQ201310422927
【公开日】2013年12月25日 申请日期:2013年9月16日 优先权日:2013年9月16日
【发明者】张常军, 王平 申请人:杭州士兰集成电路有限公司