薄膜晶体管和有机发光二极管显示器的制造方法

薄膜晶体管和有机发光二极管显示器的制造方法
【专利摘要】本发明提供了一种薄膜晶体管和一种有机发光二极管显示器。薄膜晶体管包括从显示器的扫描线延伸并且具有边缘的栅电极和将栅电极的所述边缘连接到扫描线的连接线。
【专利说明】薄膜晶体管和有机发光二极管显示器

【技术领域】
[0001] 所描述的技术总体涉及一种薄膜晶体管和一种有机发光二极管显示器，更具体地 讲，涉及一种包括具有边缘的栅电极的薄膜晶体管和一种包括该薄膜晶体管的有机发光二 极管显示器。

【背景技术】
[0002] 显示装置是一种显示图像的装置，近来，对有机发光二极管显示器的关注已经增 加。
[0003] 由于有机发光二极管显示器具有自发射特性并且不需要单独的光源，因此与例如 液晶显示装置不同，有机发光二极管显示器的厚度和重量能够减小。另外，有机发光二极管 显不器具有商品质的特征和特性，诸如低功耗、商壳度和商响应速度。
[0004] 通常，有机发光二极管显示器包括：栅极布线，位于基板上并且包括在一个方向上 延伸的扫描线；数据布线，在与栅极布线交叉的方向上延伸；多个薄膜晶体管，分别与栅极 布线和数据布线连接；对应的有机发光二极管，与每个薄膜晶体管连接。
[0005] 近来，有机发光二极管显示器中使用的像素包括一个或多个薄膜晶体管，薄膜晶 体管包括从一条或多条扫描线延伸的多个栅电极，从而防止泄露。
[0006] 然而，在相关领域中的包括多个栅电极的薄膜晶体管中，多个栅电极之中的一个 或多个栅电极在与扫描线延伸并形成边缘的方向不同的方向上延伸，结果，从外部流入经 过扫描线的静电集中在一个或多个栅电极的边缘处，因此，问题在于，与栅电极边缘相邻的 绝缘层可能更容易会破裂。
[0007] 该【背景技术】部分中公开的以上信息只是为了增强对所描述技术的背景的理解，因 此，它可以包含没有形成在本国中本领域的普通技术人员已知的现有技术的信息。


【发明内容】

[0008] 所描述的技术致力于提供一种薄膜晶体管和一种包括该薄膜晶体管的有机发光 二极管显示器，其防止或减少了由于来自外部的静电导致的与栅电极边缘相邻的绝缘层出 现的破裂。
[0009] -个示例性实施例提供了一种薄膜晶体管，所述薄膜晶体管包括：栅电极，从显示 器的扫描线延伸并且具有边缘；连接线，将栅电极的所述边缘连接到扫描线。
[0010] 所述薄膜晶体管还可以包括：有源图案，与栅电极对应地设置在显示器的与栅电 极所处的层不同的层上，有源图案包括第一导电区、第一沟道区、第二导电区、第二沟道区 和第三导电区，第一沟道区与第一导电区相邻，第二导电区与第一导电区分隔开并且使第 一沟道区处于二者之间，第二沟道区与第一沟道区分隔开使第二导电区处于二者之间，第 三导电区与第二导电区分隔开使第二沟道区处于二者之间。栅电极可以包括：第一栅极区， 设置在有源图案上并且横跨第一沟道区；第二栅极区，设置在有源图案上并且横跨第二沟 道区，所述其中，边缘是第一栅极区的一部分或第二栅极区的一部分，并且连接线可以将所 述边缘连接到显示器的扫描线并且与第一栅极区、第二栅极区和扫描线一起围绕第二导电 区。
[0011] 显示器的扫描线、第一栅极区、第二栅极区和连接线可以以闭环形式延伸。
[0012] 栅电极可以与第二导电区不叠置。
[0013] 第一导电区、第二导电区和第三导电区可以包括导电材料，并且第一沟道区和第 二沟道区可以包括半导体材料。
[0014] 可以在第一导电区、第二导电区和第三导电区中掺杂离子。
[0015] 第二导电区可以具有一个或多个曲线。
[0016] 另一个示例性实施例提供了一种有机发光二极管显示器，所述有机发光二极管显 示包括：基板；有机发光二极管，位于基板上；薄膜晶体管，与有机发光二极管连接，其中， 薄膜晶体管包括从显示器的扫描线延伸并且具有边缘的栅电极以及将栅电极的所述边缘 连接到扫描线的连接线。
[0017] 显示器的有机发光二极管可以包括：第一电极，连接到薄膜晶体管；有机发射层， 位于第一电极上；第二电极，位于有机发射层上。
[0018] 根据本发明的示例性实施例，能够提供防止或减少了由于来自外部的静电导致的 与栅电极的边缘相邻的绝缘层的破裂的薄膜晶体管和包括该薄膜晶体管的有机发光二极 管显示器。

【专利附图】

【附图说明】
[0019] 图1是示出根据本公开的第一示例性实施例的有机发光二极管显示器的示图。
[0020] 图2是示出图1中示出的像素部分的布局图。
[0021] 图3是对图2中的A部分放大的示图。
[0022] 图4是沿着图3的IV-IV线截取的剖视图。
[0023] 图5是示出根据第二示例性实施例的有机发光二极管显示器的像素的布局图。
[0024] 图6是对图5中的B部分放大的示图。
[0025] 图7是沿着图6的VII-VII线截取的剖视图。

【具体实施方式】
[0026] 在下面的详细描述中，只是以举例说明的方式示出和描述了某些示例性实施例。 如本领域的技术人员将认识到的，在不脱离本发明的精神或范围的情况下，可以用各种不 同的方式来修改所描述的实施例。
[0027] 因此，附图和描述将被视为本质上是说明性的而非限制性的。在整个说明书中，类 似的参考标号始终表示类似的元件。
[0028] 另外，在示例性实施例中，由于类似的参考标号表示具有相同或相似构造的类似 元件，因此代表性地描述第一示例性实施例，并且在其它示例性实施例中，将只描述与第一 示例性实施例不同的构造或部分。
[0029] 另外，附图中示出的每个构造的尺寸和厚度是为了理解并便于描述而任意示出 的，但本发明不限于此。
[0030] 在附图中，为了清晰起见，夸大了层、膜、面板、区域等的厚度。在附图中，为了理解 并便于描述，夸大了一些层和区域的厚度。应该理解，当元件诸如层、膜、区域或基板被称为 "在"另一个元件"上"时，该元件可以直接在所述另一元件上，或者还可以存在中间元件。
[0031] 另外，除非明确地相反描述，否则词语"包括"及其变型形式将被理解为意指包括 所述元件但不排除任何其它元件。另外，在说明书中，词语"在.....上"是指位于对 象部分的上方或下方，但不一定是指基于重力方向位于对象部分上侧的上方。
[0032] 下文中，将参照图1至图4描述根据第一示例性实施例的有机发光二极管显示器。 下文中，薄膜晶体管分别是指下面描述的各种晶体管之中的第三薄膜晶体管和第四薄膜晶 体管，栅电极分别是指下面描述的各种栅电极之中的第三栅电极和第四栅电极，扫描线分 别是指第一扫描线和第二扫描线，连接线分别是指第一连接线和第二连接线。
[0033] 图1是示出根据第一示例性实施例的有机发光二极管显示器的示图。
[0034] 如图1中所示，根据第一示例性实施例的有机发光二极管显示器1000包括栅极驱 动器⑶1、栅极布线GW、发光控制驱动器⑶2、数据驱动器DD、数据布线DW和像素 PE。
[0035] 响应于从外部控制电路(未示出）例如时序控制器或其它控制器供应的控制信号， 栅极驱动器⑶1向栅极布线GW中包括的第一扫描线SCl-SCn-Ι和第二扫描线SC2-SCn顺 序地施加扫描信号。然后，通过扫描信号选择像素 PE以顺序地接收数据信号。
[0036] 栅极布线GW位于基板SUB上并且在第一方向上延伸。栅极布线GW包括第一扫描 线(例如，线SCn-Ι)、发光控制线El-En、第二扫描线(例如，线SCn)、初始功率线Vinit和下 面将描述的第二电容器电极CE2。第一扫描线SCn-Ι与栅极驱动器GDI连接，并且从栅极驱 动器GDI接收扫描信号。发光控制线En与发光控制驱动器GD2连接，并且从发光控制驱动 器GD2接收发光控制信号。第二扫描线SCn与栅极驱动器GDI连接，并且从栅极驱动器GDI 接收扫描信号。初始功率线Vinit与栅极驱动器GDI连接，并且从栅极驱动器GDI接收初 始功率。第二电容器电极CE2与第一扫描线SCn-Ι分隔开并且在第一方向上延伸。
[0037] 如此，初始功率线Vinit、第一扫描线SCn-Ι、第二电容器电极CE2、第二扫描线SCn 和发光控制线En彼此分隔开并且在第一方向上延伸。另外，初始功率线Vinit、第一扫描线 SCn-Ι、第二电容器电极CE2、第二扫描线SCn和发光控制线En位于同一层上并且由同一材 料形成，并且可以通过一个工艺诸如光刻来形成。
[0038] 同时，在另一个示例性实施例中，初始功率线Vinit、第一扫描线SCn-Ι、第二电容 器电极CE2、第二扫描线SCn和发光控制线En位于不同的层上并且可以由不同的材料形成。
[0039] 另外，在第一示例性实施例中，初始功率线Vinit从栅极驱动器GDI接收初始功 率，但在另一个示例性实施例中，初始功率线Vinit与另一个额外元件连接，以从该额外元 件接收初始功率。
[0040] 响应于从外部诸如从时序控制器供应的控制信号，发光控制驱动器GD2向发光控 制线En顺序地供应发光控制信号。像素 PE的发射受发光控制信号的控制。
[0041] 也就是说，发光控制信号控制像素 PE的发射时间。然而，可以根据像素 PE的内部 结构省去发光控制驱动器GD2。
[0042] 同时，在另一个实施例中，发光控制驱动器⑶2可以与栅极驱动器⑶1 一体地形 成。
[0043] 响应于从外部诸如从时序控制器供应的控制信号，数据驱动器DD向数据布线DW 之中的数据线DAm供应数据信号。无论何时扫描信号被供应到第二扫描线SCn，供应到数据 线DAm的数据信号被供应到通过扫描信号选择的像素 PE。然后，像素 PE充入与数据信号对 应的电压并且发射亮度与该电压对应的光。
[0044] 数据布线DW位于栅极布线GW上方并且在与第一方向交叉的第二方向上延伸。数 据布线DW包括数据线DAl-DAm和驱动功率线ELVDDL。数据线(例如，线DAm)与数据驱动器 DD连接，并且从数据驱动器DD接收数据信号。驱动功率线ELVDDL与下面将描述的第一外 部电源ELVDD连接，并且从第一外部电源ELVDD接收驱动功率。
[0045] 像素 PE位于栅极布线GW和数据布线DW的交叉区域中，并且包括有机发光二极 管、多个薄膜晶体管和一个或多个电容器，其中，有机发光二极管用于发射具有与对应于数 据信号的驱动电流对应的亮度的光，多个薄膜晶体管用于控制流过有机发光二极管的驱动 电流。多个薄膜晶体管和一个或多个电容器分别连接到栅极布线GW和数据布线DW，并且有 机发光二极管与多个薄膜晶体管和一个或多个电容器连接。有机发光二极管连接在第一电 源ELVDD和第二电源ELVSS之间。
[0046] 图2是示出图1中示出的像素部分的布局图。图3是放大图2的A部分的示图。 图4是沿着图3的IV-IV线截取的剖视图。
[0047] 如图2至图4中所示，像素 PE包括像素电路，像素电路包括：有机发光二极管0LED (图4中示出），连接在第一电源ELVDD和第二电源ELVSS之间；六个薄膜晶体管，连接在有 机发光二极管0LED和第一电源ELVDD之间，用于控制供应到有机发光二极管0LED的驱动 功率；两个电容器。
[0048] 有机发光二极管0LED包括第一电极E1、位于第一电极E1上的有机发射层0L和 位于有机发射层0L上的第二电极E2。作为有机发光二极管0LED的阳极的第一电极E1通 过像素电路连接到与第一电源ELVDD连接的驱动功率线ELVDDL，作为有机发光二极管0LED 的阴极的第二电极E2连接到第二电源ELVSS。当从第一电源ELVDD经过像素电路供应驱动 功率并且从第二电源ELVSS供应公共功率时，有机发光二极管0LED的有机发射层0L发射 亮度与流过有机发光二极管0LED的驱动电流对应的光。
[0049] 像素电路包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四 薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第一电容器C1和第二电容器C2。
[0050] 第一薄膜晶体管T1连接在驱动功率线ELVDDL和有机发光二极管0LED的第一电 极E1之间，并且在像素 PE的发射时间段内，将来自第一电源ELVDD的与数据信号对应的驱 动功率供应到有机发光二极管0LED。第一薄膜晶体管T1用作像素 PE的驱动晶体管。第一 薄膜晶体管T1的第一栅电极G1分别连接到第一电容器C1的第一电容器电极CE1、第二电 容器C2、第三薄膜晶体管T3和第四薄膜晶体管T4,源电极分别连接到第二薄膜晶体管T2 和第五薄膜晶体管T5,漏电极分别与第三薄膜晶体管T3和第六薄膜晶体管T6连接。有机 发光二极管0LED的第一电极E1通过第六薄膜晶体管T6连接到第一薄膜晶体管T1。
[0051] 第二薄膜晶体管T2连接数据线DAm和第一薄膜晶体管T1，并且包括连接到第二扫 描线SCn的第二栅电极G2。当第二扫描线SCn供应扫描信号时，第二薄膜晶体管T2将数据 线DAm供应的数据信号传递到像素 PE中。第二薄膜晶体管T2用作像素 PE的开关晶体管。
[0052] 第三薄膜晶体管T3将第一薄膜晶体管T1的另一部分连接到第一栅电极G1，并且 包括连接到第二扫描线SCn的第三栅电极G3。当数据信号被供应到像素 PE时，第三薄膜晶 体管T3以二极管的形式连接第一薄膜晶体管T1，以补偿第一薄膜晶体管T1的阈值电压。 也就是说，第三薄膜晶体管T3用作像素 PE的补偿晶体管。
[0053] 第三薄膜晶体管T3包括有源图案AP、第三栅电极G3和第一连接线CL1。
[0054] 有源图案AP连接第一薄膜晶体管T1的第一栅电极G1和另一个部分，详细地讲， 连接第一电容器C1的第一电容器电极CE1和第一薄膜晶体管T1的有源层。
[0055] 有源图案AP包括在第二方向上顺序延伸的第一导电区C0A1、第一沟道区CHA1、第 二导电区C0A2、第二沟道区CHA2和第三导电区C0A3,第二方向是如图2中所示的设定方 向。
[0056] 第一导电区C0A1连接第一电容器电极CE1和第一沟道区CHA1，并且因离子被掺杂 到多晶硅中而具有导体特性。也就是说，第一导电区C0A1由导电材料形成。
[0057] 第一沟道区CHA1与第一导电区C0A1相邻以连接第一导电区C0A1和第二导电区 C0A2,并且含有作为半导体材料的多晶硅从而具有半导体特性。也就是说，第一沟道区CHA1 由半导体材料形成。
[0058] 第二导电区C0A2利用介于第二导电区C0A2和第一导电区C0A1之间的第一沟道 区CHA1与第一导电区C0A1分隔开，以连接第一沟道区CHA1和第二沟道区CHA2,并且第二 导电区C0A2因离子被掺杂在多晶硅中而具有导体特性。也就是说，第二导电区C0A2由导 电材料形成。
[0059] 第二沟道区CHA2利用介于第二沟道区CHA2和第一沟道区CHA1之间的第二导电 区C0A2与第一沟道区CHA1分隔开，以连接第二导电区C0A2和第三导电区C0A3,并且含有 作为半导体材料的多晶硅从而具有半导体特性。也就是说，第二沟道区CHA2由半导体材料 形成。
[0060] 第三导电区C0A3利用介于第三导电区C0A3和第二导电区C0A2之间的第二沟道 区CHA2与第二导电区C0A2分隔开，以连接第二沟道区CHA2和第一薄膜晶体管T1的有源 层，并且第三导电区C0A3因离子被掺杂在多晶硅中而具有导体特性。也就是说，第三导电 区C0A3由导电材料形成。
[0061] 第三栅电极G3和第一连接线CL位于在上述的有源图案AP上。
[0062] 第三栅电极G3与第二扫描线SCn连接并且不与有源图案AP的第二导电区C0A2 叠置，并且包括第一栅极区GA1和第二栅极区GA2,第一栅极区GA1和第二栅极区GA2含有 作为导电材料的金属。
[0063] 第一栅极区GA1位于第一沟道区CHA1上，以在第一方向上横跨第一沟道区CHA1。 第一栅极区GA1与第二栅极区GA2分隔开然后从第二扫描线SCn延伸，以沿着第一方向具 有边缘ED。
[0064] 第二栅极区GA2与第一栅极区GA1分隔开并且设置在第二沟道区CHA2上，并且在 第一方向上横跨第二沟道区CHA2。第二栅极区GA2沿着第一方向在第二扫描线SCn上延 伸。
[0065] 第一连接线CL1连接第三栅电极G3的第一栅极区GA1的边缘ED和第二扫描线 SCn。结果，第一连接线CL1以及第一栅极区GA1、第二栅极区GA2和第二扫描线SCn-起围 绕第二导电区C0A2。第一连接线CL1与第二导电区C0A2不叠置。
[0066] 第一连接线CL1和第三栅电极G3与第二扫描线SCn位于同一层上，并且第一连接 线CL1、第三栅电极G3和第二扫描线SCn -体地形成。可以通过使用光刻或类似工艺一次 性地形成第一连接线CL1、第三栅电极G3和第二扫描线SCn。
[0067] 另外，第一连接线CL1和第三栅电极G3与第二导电区C0A2不叠置。第二扫描线 SCn、第一栅极区GA1、第二栅极区GA2和第一连接线CL1以闭环形式延伸，以围绕第二导电 区 C0A2。
[0068] 如此，在第三薄膜晶体管T3中，第一连接线CL1连接第一栅极区GA1的边缘ED和 第二扫描线SCn。结果，尽管静电可以从外部流过第二扫描线SCn，但由于静电没有集中在 第一栅极区GA1的边缘ED处，而是替代地可以通过第一连接线CL1再次移动到第二扫描线 SCn，因此防止了与第三栅电极G3的边缘ED相邻的绝缘层容易破裂。
[0069] 第四薄膜晶体管T4连接初始功率线Vinit和第一薄膜晶体管T1的第一栅电极 G1。当在数据编程时间段之前的初始时间段内第一扫描线SCn-Ι供应扫描信号时，第四薄 膜晶体管T4将初始功率线Vinit供应的初始功率传递到像素 PE，以初始化第一薄膜晶体 管T1，从而当数据信号被输入到像素 PE时，在数据编程时间段内数据信号被更平稳地供应 到像素 PE。也就是说，第四薄膜晶体管T4用作像素 PE的开关晶体管。第四薄膜晶体管T4 包括有源图案AP、第四栅电极G4和第二连接线CL2。
[0070] 有源图案AP连接初始功率线Vinit和第一薄膜晶体管T1的第一栅电极G1，更详 细地，连接初始功率线Vinit和第一电容器C1的第一电容器电极CE1。
[0071] 有源图案AP包括在设定方向上顺序延伸的第一导电区C0A1、第一沟道区CHA1、第 二导电区C0A2、第二沟道区CHA2和第三导电区C0A3。
[0072] 第一导电区C0A1连接初始功率线Vinit和第一沟道区CHA1，并且因离子被掺杂到 多晶硅中而具有导体特性。也就是说，第一导电区C0A1由导电材料形成。
[0073] 第一沟道区CHA1与第一导电区C0A1相邻以连接第一导电区C0A1和第二导电区 C0A2,并且含有作为半导体材料的多晶硅从而具有半导体特性。也就是说，第一沟道区CHA1 由半导体材料形成。
[0074] 第二导电区C0A2利用介于第二导电区C0A2和第一导电区C0A1之间的第一沟道 区CHA1与第一导电区C0A1分隔开，以连接第一沟道区CHA1和第二沟道区CHA2,并且第二 导电区C0A2因离子被掺杂在多晶硅中而具有导体特性。也就是说，第二导电区C0A2由导 电材料形成。第二导电区C0A2具有一次弯曲形式，并且从第一沟道区CHA1弯曲一次并且 延伸到第二沟道区CH2。
[0075] 同时，在另一个示例性实施例中，第二导电区C0A2可以具有与整个像素 PE的设计 对应的弯曲两次或更多次的形式。
[0076] 第二沟道区CHA2利用介于第二沟道区CHA2和第一沟道区CHA1之间的第二导电 区C0A2与第一沟道区CHA1分隔开，以连接第二导电区C0A2和第三导电区C0A3,并且第二 沟道区CHA2含有作为半导体材料的多晶硅从而具有半导体特性。也就是说，第二沟道区 CHA2由半导体材料形成。
[0077] 第三导电区C0A3利用介于第三导电区C0A3和第二导电区C0A2之间的第二沟道 区CHA2与第二导电区C0A2分隔开，以连接第二沟道区CHA2和第一电容器C1的第一电容 器电极CE1，并且第三导电区C0A3因离子被掺杂在多晶硅中而具有导体特性。也就是说，第 三导电区C0A3由导电材料形成。
[0078] 第四栅电极G4和第二连接线CL2位于上述的有源图案AP上，使绝缘层处于二者 之间。
[0079] 第四栅电极G4与第一扫描线SCn-1连接，不与有源图案AP的第二导电区C0A2叠 置，并且包括第一栅极区GA1和第二栅极区GA2,第一栅极区GA1和第二栅极区GA2含有作 为导电材料的金属。
[0080] 第一栅极区GA1位于第一沟道区CHA1上，以在第二方向上横跨第一沟道区CHA1。 第一栅极区GA1在第二方向上延伸以与作为第一扫描线SCn-Ι的延伸方向的第一方向交 叉，从而在第二方向上具有边缘ED。
[0081] 第二栅极区GA2与第一栅极区GA1分隔开并且位于第二沟道区CHA2上，并且在 第一方向上横跨第二沟道区CHA2。第二栅极区GA2位于沿着第一方向延伸的第一扫描线 SCn-Ι 上。
[0082] 第二连接线CL2连接第四栅电极G4的第一栅极区GA1的边缘ED和第一扫描线 SCn-Ι。结果，第二连接线CL2与第一栅极区GA1、第二栅极区GA2和第一扫描线SCn-Ι -起 围绕第二导电区C0A2。第二连接线CL2不与第二导电区C0A2叠置。
[0083] 第二连接线CL2和第四栅电极G4与第一扫描线SCn-Ι位于同一层上。因此，第二 连接线CL2、第四栅电极G4和第一扫描线SCn-Ι -体地形成。可以通过使用光刻或类似工 艺同时形成第二连接线CL2、第四栅电极G4和第一扫描线SCn-1。
[0084] 另外，第二连接线CL2和第四栅电极G4不与第二导电区C0A2叠置。第一扫描线 SCn-Ι、第一栅极区GA1、第二栅极区GA2和第二连接线CL2以闭环形式延伸，从而围绕第二 导电区C0A2。
[0085] 如此，在第四薄膜晶体管T4中，第一连接线CL1连接第一栅极区GA1的边缘ED和 第一扫描线SCn-Ι。结果，尽管静电可以从外部流过第一扫描线SCn-Ι,但由于静电没有集 中在第一栅极区GA1的边缘ED，而是替代地可以通过第二连接线CL2再次移动到第一扫描 线SCn-Ι，因此防止了与第四栅电极G4的边缘ED相邻的绝缘层容易破裂。
[0086] 同时，在第一示例性实施例中，第三薄膜晶体管T3和第四薄膜晶体管T4位于像素 PE中，但在另一个示例性实施例中，与第三薄膜晶体管或第四薄膜晶体管具有相同形状的 薄膜晶体管可以替代地设置在栅极驱动器或数据驱动器中。
[0087] 第五薄膜晶体管T5连接驱动功率线ELVDDL和第一薄膜晶体管T1，并且包括与发 光控制线En连接的第五栅电极G5。在像素 PE的非发射时间段期间，第五薄膜晶体管T5中 断连接到第一电源ELVDD的驱动功率线ELVDDL与第一薄膜晶体管T1之间的连接，并且在 像素 PE的发射时间段期间，第五薄膜晶体管T5连接驱动功率线ELVDDL和第一薄膜晶体管 T1。也就是说，第五薄膜晶体管T5用作像素 PE的另一个开关晶体管。
[0088] 第六薄膜晶体管T6连接第一薄膜晶体管T1和有机发光二极管0LED的第一电极 E1，并且包括与发光控制线En连接的第六栅电极G6。在像素 PE的非发射时间段期间，第六 薄膜晶体管T6中断第一薄膜晶体管T1和有机发光二极管0LED之间的连接，并且在像素 PE 的发射时间段期间，第六薄膜晶体管T6连接第一薄膜晶体管T1和有机发光二极管0LED。 也就是说，第六薄膜晶体管T6用作像素 PE的另一个开关晶体管。
[0089] 另外，各个薄膜晶体管的第一栅电极G1、第二栅电极G2、第三栅电极G3、第四栅电 极G4、第五栅电极G5和第六栅电极G6位于同一层上，并且可以通过使用诸如光刻的单个工 艺同时被形成为栅极布线GW。
[0090] 第一电容器Cl在数据编程时间段内存储被供应到像素 PE的数据信号，并且将所 存储的数据信号保持一个帧，并且形成在与第一电源ELVDD连接的驱动功率线ELVDDL和连 接到初始功率线Vinit的第一薄膜晶体管T1的第一栅电极G1之间。第一电容器C1用作 存储电容器。
[0091] 第一电容器C1位于基板SUB上，并且包括第一电容器电极CE1和第二电容器电极 CE2,第一电容器电极CE1和第二电容器电极CE2彼此面对并且使第一绝缘层(未不出)处于 二者之间。
[0092] 第一电容器电极CE1通过第四薄膜晶体管T4与初始功率线Vinit连接，并且与有 源图案AP位于同一层上。
[0093] 第二电容器电极CE2与驱动功率线ELVDDL连接，并且与栅极布线GW位于同一层 上。第二电容器电极CE2横跨相邻的像素 PE并且在第一方向上延伸，如图1中所示。
[0094] 第二电容器C2补偿由于有机发光二极管显示器1000中的负载导致的压降，并且 形成在第一电容器C1的第一电容器电极CE1和第二扫描线SCn之间。也就是说，第二电容 器C2用作升压电容器，用来在当前扫描信号的电压电平改变时，尤其是在当前扫描信号的 供应被中断时，通过耦合作用增大第一薄膜晶体管T1的第一栅电极G1的电压来补偿由于 有机发光二极管显示器1000中的负载导致的压降。
[0095] 下文中，将描述像素 PE的操作。
[0096] 首先，在被设置为初始时间段的第一时间段内，通过第一扫描线SCn-Ι供应低电 平的前一扫描信号。然后，第四薄膜晶体管T4响应于低电平的前一扫描信号而导通，并且 通过第四薄膜晶体管T4将初始功率从初始功率线Vinit供应到第一薄膜晶体管T1，以初始 化第一薄膜晶体管T1。
[0097] 此后，在被设置为数据编程时间段的第二时间段内，通过第二扫描线SCn供应低 电平的当前扫描信号。然后，第二薄膜晶体管T2和第三薄膜晶体管T3响应于低电平的当 前扫描信号而导通。
[0098] 另外，第一薄膜晶体管T1通过第三薄膜晶体管T3以二极管连接状态导通，具体地 讲，由于在前一时间段期间第一薄膜晶体管T1被初始化，因此第一薄膜晶体管T1在正向方 向上为二极管连接。
[0099] 结果，数据线DAm供应的数据信号经过第二薄膜晶体管T2、第一薄膜晶体管T1和 第三薄膜晶体管T3,因此与数据信号和第一薄膜晶体管T1的阈值电压之差对应的电压被 存储在第一电容器C1中。
[0100] 此后，在当前扫描信号的电压电平变成高电平以结束当前扫描信号时，由于第二 电容器C2的耦合作用，使得供应到第一薄膜晶体管T1的第一栅电极G1的电压响应于当前 扫描信号的电压改变宽度而改变。在这种情况下，由于施加到第一薄膜晶体管T1的第一栅 电极G1的电压因第一电容器C1和第二电容器C2之间的电荷共享而改变，因此除了当前扫 描信号的电压改变宽度之外，施加到第一栅电极G1的电压的改变量还与第一电容器C1和 第二电容器C2之间的电荷共享值成比例地改变。
[0101] 此后，在被设置为发射时间段的第三时间段内，发射控制线En供应的发光控制信 号从高电平变成低电平。然后，在第三时间段内，第五薄膜晶体管T5和第六薄膜晶体管T6 因低电平的发光控制信号而导通。结果，在从第一电源ELVDD经由驱动功率线ELVDDL、第五 薄膜晶体管T5、第一薄膜晶体管T1、第六薄膜晶体管T6和有机发光二极管OLED通往第二 电源ELVSS的路径上供应驱动电流。
[0102] 驱动电流受第一薄膜晶体管T1的控制，并且第一薄膜晶体管T1产生大小与供应 到第一薄膜晶体管T1的第一栅电极G1的电压对应的驱动电流。在这种情况下，由于在第 二时间段内第一薄膜晶体管T1的阈值电压被存储在第一电容器C1中，因此在第三时间段 期间第一薄膜晶体管T1的阈值电压得以补偿。
[0103] 如此，即使根据第一示例性实施例的有机发光二极管显示器1000包括分别各自 具有双栅极区的第三薄膜晶体管T3的第三栅电极G3和第四薄膜晶体管T4的第四栅电极 G4,第一连接线CL1和第二连接线CL2也分别将第三栅电极G3的边缘ED和第四栅电极G4 的边缘ED与第二扫描线SCn和第一扫描线SCn-Ι连接。结果，即使静电从外部流过第二扫 描线SCn和第一扫描线SCn-1，由于静电没有集中在第三栅电极G3的边缘ED和第四栅电 极G4的边缘ED处，而是替代地分别通过第一连接线CL1和第二连接线CL2移动回到第二 扫描线SCn和第一扫描线SCn-Ι，因此防止了与第三栅电极G3的边缘ED和第四栅电极G4 的边缘ED相邻的绝缘层容易破裂。
[0104] 因此，提供了其中防止了第三栅电极G3和第四栅电极G4由于静电与其它元件发 生短路的第三薄膜晶体管T3和第四薄膜晶体管T4,结果，提供了对静电作用更具抵抗力的 有机发光二极管显示器1000。
[0105] 下文中，将参照图5至图7描述根据第二示例性实施例的有机发光二极管显示器。 下文中，连接线是指第三连接线和第四连接线。
[0106] 下文中，只抽取和描述与第一示例性实施例的特征有所区别或不同的特征，而被 省去描述的部分遵循第一示例性实施例或者与第一示例性实施例相似。另外，在第二示例 性实施例中，为了便于描述，将通过使用与第一不例性实施例中相同的参考标号来描述相 同或相似的构成元件。
[0107] 图5是示出根据第二示例性实施例的有机发光二极管显示器的像素的布局图。图 6是放大图5的B部分的示图。图7是沿着图6的VII-VII线截取的剖视图。
[0108] 第三薄膜晶体管T3包括有源图案AP、第三栅电极G3和第三连接线CL3。
[0109] 第三连接线CL3连接第三栅电极G3的第一栅极区GA1的边缘ED和第二扫描线 SCn。结果，第三连接线CL3与第一栅极区GA1、第二栅极区GA2和第二扫描线SCn -起围绕 第二导电区C0A2。第三连接线CL3与第二导电区C0A2不叠置。
[0110] 第三连接线CL3位于与第三栅电极G3和第二扫描线SCn所处的层不同的层上，并 且通过不同的接触孔CH将第三栅电极G3的边缘ED和第二扫描线SCn连接。
[0111] 在这个实施例中，在第三薄膜晶体管T3中，第三连接线CL3连接第一栅极区G1的 边缘ED和第二扫描线SCn。结果，尽管静电从外部流过第二扫描线SCn，但由于静电没有集 中在第一栅极区GA1的边缘ED处，而是替代地通过第三连接线CL3移动回到第二扫描线 SCn，因此防止了与第三栅电极G3的边缘ED相邻的绝缘层容易破裂。
[0112] 另外，因为第三连接线CL3与第三栅电极G3和第二扫描线SCn位于不同的层上， 并且因此可以对设置有第三连接线CL3的那部分进行三维设置，所以可以更加容易地设置 整个第三薄膜晶体管T3的布局以及设置在第三薄膜晶体管T3周围的其它构造。
[0113] 第四薄膜晶体管T4包括有源图案AP、第四栅电极G4和第四连接线CL4。
[0114] 第四连接线CL4连接第四栅电极G4的第一栅极区GA1的边缘ED和第一扫描线 SCn-Ι。结果，第四连接线CL4与第一栅极区GA1、第二栅极区GA2和第一扫描线SCn-Ι -起 围绕第二导电区C0A2。第四连接线CL4与第二导电区C0A2不叠置。
[0115] 第四连接线CL4位于与第四栅电极G4和第一扫描线SCn-Ι所处的层不同的层上， 并且通过不同的接触孔CH将第四栅电极G4的边缘ED和第一扫描线SCn-Ι连接。
[0116] 如此，在第四薄膜晶体管T4中，第四连接线CL4连接第一栅极区G1的边缘ED和 第一扫描线SCn-Ι。结果，尽管静电从外部流过第一扫描线SCn-Ι，但由于静电没有集中在 第一栅极区GA1的边缘ED处，而是替代地通过第四连接线CL4移动回到第一扫描线SCn-Ι， 因此防止了与第四栅电极G4的边缘ED相邻的绝缘层容易破裂。
[0117] 另外，因为第四连接线CL4与第四栅电极G4和第一扫描线SCn-Ι位于不同的层 上，所以可以对设置有第四连接线CL4的那部分进行三维设置，并且可以更加容易地设置 整个第四薄膜晶体管T4的布局以及设置在第四薄膜晶体管T4周围的其它构造。
[0118] 如此，即使根据第二示例性实施例的有机发光二极管显示器1002包括各自分别 具有双栅极区的第三薄膜晶体管T3的第三栅电极G3和第四薄膜晶体管T4的第四栅电极 G4,第三连接线CL3和第四连接线CL4也分别将第三栅电极G3的边缘ED和第四栅电极G4 的边缘ED与第二扫描线SCn和第一扫描线SCn-Ι连接。结果，即使静电从外部流过第二扫 描线SCn和第一扫描线SCn-Ι,由于静电没有集中在第三栅电极G3的边缘ED和第四栅电 极G4的边缘ED处，而是替代地分别通过第三连接线CL3和第四连接线CL4移动回到第二 扫描线SCn和第一扫描线SCn-Ι，因此防止了与第三栅电极G3的边缘ED和第四栅电极G4 的边缘ED相邻的绝缘层容易破裂。
[0119] 因此，提供了其中防止了第三栅电极G3和第四栅电极G4由于静电导致的与其它 元件发生短路的第三薄膜晶体管T3和第四薄膜晶体管T4,结果，提供了对静电作用更具抵 抗力的有机发光二极管显示器1002。
[0120] 另外，在根据第二示例性实施例的有机发光二极管显示器1002中，因为第三连接 线CL3与第三栅电极G3和第二扫描线SCn设置在不同的层上，所以可以对设置有第三连接 线CL3的那部分进行三维设置，并且可以更加容易地设置整个第三薄膜晶体管T3的布局和 设置在第三薄膜晶体管T3周围的其它构造。
[0121] 另外，在根据第二示例性实施例的有机发光二极管显示器1002中，因为第四连接 线CL4与第四栅电极G4和第一扫描线SCn-Ι设置在不同的层上，所以可以对设置有第四连 接线CL4的那部分进行三维设置，并且可以更加容易地设置整个第四薄膜晶体管T4的布局 以及设置在第四薄膜晶体管T4周围的其它构造。
[0122] 也就是说，由于第三连接线CL3和第四连接线CL4分别设置在与第三栅电极G3和 第四栅电极G4所处的层不同的层上，因此可以更加容易地设置整个像素 PX的构造。以此 方式，提供了可以通过更容易地减小每个像素 PE的尺寸而将更多的像素 PE设置在设定区 域中的高分辨率有机发光二极管显示器1002。
[0123] 虽然已经结合目前被视为是实际的示例性实施例的内容描述了本发明，但将理 解，本发明不限于所公开的实施例，而是相反，意图涵盖包括在权利要求书的精神和范围内 的各种修改和等同布置。
【权利要求】
1. 一种薄膜晶体管，所述薄膜晶体管包括： 栅电极，从显示器的扫描线延伸并且具有边缘；以及 连接线，将栅电极的所述边缘连接到扫描线。
2. 如权利要求1所述的薄膜晶体管，所述薄膜晶体管还包括： 有源图案，与栅电极对应地设置在显示器的与栅电极所处的层不同的层上，有源图案 包括第一导电区、第一沟道区、第二导电区、第二沟道区和第三导电区，第一沟道区与第一 导电区相邻，第二导电区利用处于第二导电区和第一导电区之间的第一沟道区与第一导电 区分隔开，第二沟道区利用处于第二沟道区和第一沟道区之间的第二导电区与第一沟道区 分隔开，第三导电区利用处于第三导电区和第二导电区之间的第二沟道区与第二导电区分 隔开， 其中，栅电极包括： 第一栅极区，设置在有源图案上并且横跨第一沟道区；和 第二栅极区，设置在有源图案上并且横跨第二沟道区，并且 其中，所述边缘是第一栅极区的一部分或第二栅极区的一部分，并且连接线将所述边 缘连接到显示器的扫描线并且与第一栅极区、第二栅极区和扫描线一起围绕第二导电区。
3. 如权利要求2所述的薄膜晶体管，其中，显示器的扫描线、第一栅极区、第二栅极区 和连接线以闭环形式延伸。
4. 如权利要求3所述的薄膜晶体管，其中，栅电极不与第二导电区叠置。
5. 如权利要求2所述的薄膜晶体管，其中，第一导电区、第二导电区和第三导电区包括 导电材料，并且第一沟道区和第二沟道区包括半导体材料。
6. 如权利要求2所述的薄膜晶体管，其中，在第一导电区、第二导电区和第三导电区中 惨杂尚子。
7. 如权利要求2所述的薄膜晶体管，其中，第二导电区具有一个或多个曲线。
8. -种有机发光二极管显示器，所述有机发光二极管显示器包括： 基板； 有机发光二极管，位于基板上；以及 薄膜晶体管，与有机发光二极管连接， 薄膜晶体管包括： 栅电极，从显示器的扫描线延伸并且具有边缘；和 连接线，将栅电极的所述边缘连接到扫描线。
9. 如权利要求8所述的有机发光二极管显示器，其中，有机发光二极管包括： 第一电极，连接到薄膜晶体管； 有机发射层，位于第一电极上；和 第二电极，位于有机发射层上。
【文档编号】H01L27/32GK104124279SQ201310492726
【公开日】2014年10月29日 申请日期:2013年10月18日 优先权日:2013年4月24日
【发明者】李善律, 安致旭 申请人:三星显示有限公司