半导体器件和制造半导体器件的方法

半导体器件和制造半导体器件的方法
【专利摘要】本公开涉及半导体器件和制造半导体器件的方法。改善了半导体器件的可靠性。半导体器件具有彼此电隔离的第一和第二金属板。在第一金属板上安装包括在其上形成的晶体管元件的第一半导体芯片。在第二金属板上安装包括在其上形成的二极管元件的第二半导体芯片。此外，半导体器件具有包括与第一或第二半导体芯片电耦合的多个引线的引线组。沿引线排列的X轴方向布置第一和第二金属板。此处，第一金属板中的第一半导体芯片的周围区域的面积设置得大于第二金属板中的第二半导体芯片的周围区域的面积。
【专利说明】半导体器件和制造半导体器件的方法
[0001]相关申请的交叉引用
[0002]2012年10月23日提交的日本专利申请N0.2012-233805的公开内容(包括说明书、附图和摘要)通过引用整体合并于此。
【技术领域】
[0003]本发明涉及半导体器件和半导体器件的制造技术。更特别地，本发明涉及可有效地应用于例如要安装在电源电路中的半导体器件的技术。
【背景技术】
[0004]日本未审专利公开N0.2008-177179 (专利文献I)描述了一种半导体模块，其中每个都包括形成在其中的晶体管的半导体芯片以及每个都包括形成在其中的二极管的半导体芯片单独安装在多个金属基板上，该多个半导体芯片通过金属基板和导线电耦合。
[0005]此外，日本未审专利公开N0.2010-177619 (专利文献2)描述了一种半导体器件，其中IGBT (芯片)和二极管(芯片)安装在同一引线框架上，并且在IGBT (芯片)和二极管(芯片)之间形成狭缝。
[0006]此外，日本未审专利公开N0.2008-16515(专利文献3)描述了一种结构，其中IGBT(芯片)和二极管(芯片)接合到Cu布线板,并且冷却生片(green sheet)结合到Cu布线板的与芯片接合表面相反的表面。
[0007]专利文献
[0008][专利文献I]日本未审专利公开N0.2008-177179
[0009][专利文献2]日本未审专利公开N0.2010-177619
[0010][专利文献3]日本未审专利公开N0.2008-16515

【发明内容】

[0011]本发明人已经对改善要安装到例如电源电路的半导体器件的性能的技术进行了研究。作为此工作的一部分，对将包括形成在其中的晶体管的半导体芯片和包括形成在其中的用于与晶体管一起执行开关操作的二极管的半导体芯片合并到一个封装中的技术进行了研究。结果，本发明人发现，在改善半导体器件的可靠性方面还有问题。
[0012]通过此说明书的描述以及各个附图，其他目标以及新颖的特点将变得显而易见。
[0013]在根据一实施例的半导体器件中，在用于在其上安装包括形成在其中的晶体管的第一半导体芯片的第一金属板中，该第一半导体芯片的周围区域被设置为大于用于在其上安装包括形成在其中的二极管的第二半导体芯片的第二金属板中的第二半导体芯片的周围区域。
[0014]根据一实施例，可以改善半导体器件的可靠性。
【专利附图】

【附图说明】[0015]图1是示出包括安装在其中的实施例的半导体器件的电源转换器件的电路配置的说明性视图；
[0016]图2是示出实施例的半导体器件的外观的平面图；
[0017]图3是示出图2所示的半导体器件的热辐射板安装表面一侧的平面图；
[0018]图4是图2所示的半导体器件的侧视图；
[0019]图5是示出其中图4所示的半导体器件被贴附有热辐射板并且安装在图1所示的电源转换器件的安装衬底上的状态的侧视图；
[0020]图6是示出透过图2所示的密封体看到的半导体器件的内部结构的透视放大平面图；
[0021]图7是沿图6的线A-A的放大截面图；
[0022]图8是沿图6的线B-B的放大截面图；
[0023]图9是沿图6的线C-C的放大截面图；
[0024]图10是示出图1所示的包括形成在其中的晶体管元件的半导体芯片的元件结构示例的放大截面图；
[0025]图11是示出图1所示出的包括形成在其中的二极管元件的半导体芯片的元件结构示例的放大截面图；
[0026]图12是示出从其去除了图6所示的半导体芯片、导电粘接剂材料和导线的金属板的平面配置的放大平面图；
[0027]图13是示出关于图12的研究示例的放大平面图；
[0028]图14是示出关于图12的另一研究示例的放大平面图；
[0029]图15是示出关于图12的修改示例的放大平面图；
[0030]图16是示出由本发明人对图12至15所示的金属板的热辐射特性进行的评估的结果的说明性视图；
[0031]图17是示出参考图1至12描述的半导体器件的制造步骤的概要的说明性视图；
[0032]图18是示出图17所示的引线框架提供步骤中所提供的引线框架的总体结构的平面图；
[0033]图19是图18所示的一器件区域的放大平面图；
[0034]图20是示出其中半导体芯片安装在图19所示的每个金属板的芯片安装部分上的状态的放大平面图；
[0035]图21是沿图20的线A-A的放大截面图；
[0036]图22是示出其中图20所示的半导体芯片和引线通过导线键合而电耦合的状态的放大平面图；
[0037]图23是沿图22的线A-A的截面图；
[0038]图24是沿图22的线B-B的截面图；
[0039]图25是示出其中在图22所示的器件区域中形成用于密封多个半导体芯片的密封体的状态的放大平面图；
[0040]图26是包括在其上形成的图25所示的密封体的整个引线框架的平面图；
[0041]图27是示出在沿图25的线A-A的放大截面中引线框架的器件区域布置在铸模中的状态的放大截面图；[0042]图28是示出其中已经切割了图26所示的系条(tie bar)的状态的平面图；
[0043]图29是示出其中已经对图28所示的引线框架进行切单了的状态的平面图；
[0044]图30是示出作为关于图2的修改示例的半导体器件的外观的平面图；
[0045]图31是示出图30所示的半导体器件的热辐射板安装表面一侧的平面图；
[0046]图32是图30所示的半导体器件的放大截面图；
[0047]图33是示出图1所示的功率因数校正电路的修改示例的电路框图；
[0048]图34是示出透过安装到图33所示的功率因数校正电路的半导体器件的密封体看到的半导体器件的内部结构的透视放大平面图；
[0049]图35是沿图34的线A-A的放大截面图；
[0050]图36是示出透过作为关于图6的修改示例的半导体器件的密封体看到的半导体器件的内部结构的透视放大平面图；
[0051]图37是示出透过作为关于图6的另一修改示例的半导体器件的密封体看到的半导体器件的内部结构的透视放大平面图；
[0052]图38是示出透过作为关于图6的再一修改示例的半导体器件的密封体看到的半导体器件的内部结构的透视放大平面图；
[0053]图39是沿图38的线A-A的放大截面图；
[0054]图40是示出透过作为关于图38的修改示例的半导体器件的密封体看到的半导体器件的内部结构的透明放大平面图；以及
[0055]图41是沿图40的线A-A的放大截面图。
【具体实施方式】
[0056](对描述形式、基本术语以及本发明中的方法的说明)
[0057]在本发明中，在下面对各实施例的描述中，如果需要的话，为了方便起见，描述可分成多个章节等。然而，除非另作说明，否则这些章节不是彼此独立的，而是作为单个示例的相应部分，并有关联，以便一个章节是另一章节的一部分的详细说明、另一章节的一部分或整体等的修改示例，而与描述顺序无关。此外，原则上，将省略相同部分的重复描述。但是，各实施例中的相应组成元件不是必需的，除非另作说明，或者除了数量在理论上受限的情况之外，并且除非从上下文显而易见。
[0058]类似地，在对各实施例等的描述中，对于材料、组分等而言，术语“X包括A”不排除包括A以外的元素的情况，除非另作说明，或除非从上下文显而易见。例如，对于成分，该术语用于涵盖“X包括A作为主要成分”等。例如，可自然地理解，此处使用的术语“硅构件”等不限于纯硅，而是还涵盖SiGe (硅锗)合金、包含硅作为主要成分的其他多元合金、以及包含添加物的其他构件等。但是，可自然地理解，假定此处所使用的术语镀金、Cu层、镀镍等不仅涵盖纯的构件，而且还涵盖包含金、Cu、镍等作为主要成分的构件，除非另作说明。
[0059]此外，当提及特定数值和数量时，除非另作说明，除了它们在理论上局限于数值之夕卜，除非从上下文显而易见地看出，否则每一个数值都可以是大于特定数值的数值，或可以是小于特定数值的数值。
[0060]此外，在本发明中，使用了术语“平面表面”或“侧表面”。在以半导体芯片的形成半导体元件的表面作为基准表面的情况下，与基准表面平行的表面被描述为平面表面。与平面表面相交的表面被描述为侧表面。此外，其中两个分隔开的平面表面在侧视图中连接的方向被描述为厚度方向。
[0061]但是，在本发明中，可以使用术语“顶表面”或“底表面”。然而，半导体封装的安装形式包括各种形式。相应地，例如，在安装半导体封装之后，顶表面可以置于底表面下面。在本发明中，半导体芯片的形成元件的表面一侧的平面表面被描述为顶表面，布置于顶表面的对面一侧的表面被描述为底表面。
[0062]此外，在实施例的相应的附图中，相同或类似的部分用相同或类似的参考编号和符号来表示，原则上，将不会重复地描述。
[0063]此外，在各个附图中，当阴影线等使附图复杂化，或当显然不同于间隙时，甚至在剖面中也可能省略阴影线。与此结合，当从描述等显而易见时，甚至对于二维封闭孔，也可能省略背景轮廓。此外，甚至不在剖面中，也可以添加阴影线或点图案，以便清楚地演示该部分不是间隙，或以便清楚地演示各区域之间的边界。
[0064](实施例)
[0065]在本实施例中，将通过以包括要安装在电源转换电路上的用于PFC (功率因数校正)电路的晶体管和二极管的半导体器件作为要安装在电源电路上的半导体器件的一个示例来进行描述。具体来说，在本实施例中所描述的电源转换电路将输入电源转换为三相AC电源，并将电力提供到负载(例如三相马达)一侧。
[0066]<电源转换设备>
[0067]图1是示出包括安装在其中的本实施例的半导体器件的电源转换设备的电路配置的说明性视图。图1所示的电源转换设备10具有电源转换电路，该电路整流从AC输入部件ACl输入的电功率，然后，在逆变器(逆变器电路)11处将电功率转换为三相AC电源，并将三相AC电源输出到负载12。作为耦合到电源转换设备10的负载12，可以提及要安装在诸如电冰箱或空调设备之类的家用电器上的马达，或工业马达。如此，电源转换设备10耦合到消耗大量电力的负载12，因此，由能够提供大量电力(例如，IA (安培)或更高(例如，几十安培)和大约600V (伏特))的电路组件形成。
[0068]例如，电源转换设备10中传递数十安培的大电流。因此，当电路的布线电阻或寄生电感大时，在马达启动或停止之时，需要防止元件被反向感应电压击穿。此外，例如，在其中传递大电流的多个元件被合并在一个封装中的情况下，需要可靠地将元件彼此绝缘，甚至在施加数百伏特的高电压的情况下。
[0069]在图1所示的逆变器11中，针对每个相位，配对的两个开关元件(开关晶体管)SI串联地耦合，以便输出三相AC电源。在图1所示的示例中，作为逆变器11的开关元件SI，使用例如IGBT (绝缘栅双极晶体管)。作为要安装到电源电路中的开关元件，除IGBT以外，还可以使用MOSFET (金属氧化物半导体场效应晶体管)。然而，如上所述，在用于向马达提供驱动电源的电源转换设备10的情况下，需要高达例如大约600V的击穿电压。因此，IGBT是特别优选的，因为由于ON电阻所造成的发热更有可能在实现较高击穿电压时得到抑制。
[0070]此外，逆变器11与控制设备MCU耦合。控制设备MCU由例如PWM (脉宽调制)电路形成。PWM电路比较三角波幅度和命令信号，并输出PWM信号(控制信号)。此外，将负载12的监测数据(例如，转速或温度)传输到控制设备MCU。控制设备MCU基于监测数据输出PWM信号。[0071]从控制设备MCU输出的PWM信号被输入到逆变器11的控制电路部件11a。在控制电路部件Ila中，形成了例如用于驱动的驱动电路，其用于响应于输入的控制信号来控制多个开关元件SI的栅电极的电势。逆变器11通过从控制设备MCU输出的控制信号来调整负载12的转速和输出转矩。
[0072]此外，整流器电路RCl、功率因数校正电路13、以及平滑电容器PC耦合在电源转换设备10的AC输入部件ACl和逆变器11之间。向AC输入部件ACl输入的电功率在未示出的滤波器电路中清除噪声成分，然后在整流器电路RCl中整流。在整流器电路RCl处转换为DC波形并输出的电功率通过功率因数校正电路13在包括平滑电容器PC的平滑电路中转换为平坦波形，并被提供给逆变器11。
[0073]平滑电容器PC布置在第一电源电势Vcc和第二电源电势GND之间。换言之，平滑电容器PC耦合到用于提供第一电源电势Vcc的第一电源端子和用于提供第二电源电势(基准电势)GND的第二电源端子。在图1所示的示例中，第二电源电势GND是地电势(O伏特)。然而，作为修改示例，可以使用比第一电源电势Vcc较低的电势来作为第二电源电势。
[0074]此外，在图1所示的示例中，功率因数校正电路13是用于输出比输入电压更高的电压的升压PFC电路。功率因数校正电路13包括感应器(线圈)LI作为升压线圈，以及晶体管元件Tl和二极管元件Dl作为开关元件。
[0075]二极管元件Dl和晶体管元件Tl在将被提供有第一电源电势Vcc的引线(端子或Vcc端子)VLl与将被提供有第二电源电势GND的引线(端子或GND端子)VL2之间串联地耦合。具体来说，二极管元件Dl的阴极电极Kl与引线VLl电耦合。晶体管元件Tl的发射电极El与引线VL2电耦合。
[0076]耦合到感应器LI的引线(端子、COM端子、或阳极-集电极引线)CL耦合在二极管元件Dl和晶体管元件Tl之间。具体来说，引线CL电耦合在二极管元件Dl的阳极电极Al和晶体管元件Tl的收集电极Cl之间。
[0077]此外，用于为开关操作提供驱动电势的控制设备13a耦合到晶体管元件Tl的栅电极G1。具体来说，用于从控制设备13a提供控制信号的输出信号线与耦合到晶体管元件Tl的栅电极Gl的引线(端子或栅极端子)GL电耦合。
[0078]来自整流器电路RCl的输出电流通过感应器LI流到二极管元件Dl或晶体管元件Tl。当晶体管元件Tl处于截止状态时，来自整流器电路RCl输出电流流过二极管元件D1。结果，对平滑电容器PC进行充电。当晶体管元件Tl处于导通状态时，来自整流器电路RCl的输出电流流过晶体管元件Tl。结果，二极管元件Dl被反向偏置。然后，来自平滑电容器PC的平滑化了的电流被提供给逆变器11。
[0079]换言之，电流响应于晶体管元件的ON-OFF操作(开关操作)而流过二极管元件Dl或晶体管元件Tl。开关操作可以使提供给逆变器11的电功率平滑化。换言之，二极管元件Dl和晶体管元件Tl互补地(交替地)操作，由此形成用于使提供给逆变器11的电功率平滑化的平滑电路。
[0080]当图1所示的电源转换设备10尺寸减小时，可以考虑形成电源转换设备的多个组件被包含在一个封装中的方法。此外，从改善电子组件的制造效率的观点来看，优选地，改善了电子组件的一般通用性，以便大量生产相同产品。如此，本发明人对下列配置进行了仔细研究:除了需要根据负载12 —侧的电源要求改变的电子组件诸如感应器LI和平滑电容器PC之外，还包括集成在一个封装中的二极管元件Dl和晶体管元件Tl的半导体器件I安装到电源转换设备10中。
[0081]〈半导体器件〉
[0082]图2是示出了本实施例的半导体器件的外观的平面图。图3是示出了图2所示的半导体器件的热辐射板安装表面一侧的平面图。此外，图4是图2所示的半导体器件的侧视图。再此外，图5是示出其中图4所示的半导体器件被贴附有热辐射板并且安装在图1所示的电源转换设备的安装衬底上的状态的侧视图。此外，图6是示出透过图2所示的密封体看到的半导体器件的内部结构的透视放大平面图。再此外，图7是沿图6的线A-A的放大截面图。图8是沿图6的线B-B的放大截面图。此外，图9是沿图6的线C-C的放大截面图。再此外，图10是示出图1所示的包括形成在其中的晶体管元件的半导体芯片的元件结构示例的放大截面图。此外，图11是示出图1所示的包括形成在其中的二极管元件的半导体芯片的元件结构示例的放大截面图。
[0083]顺便说明，在图7和8中，为了示出图6所示的引线VLI和引线CL的侧视形状，图7和8分别用虚线示出了引线CL的轮廓和引线VLl的轮廓。
[0084]如图2所示，半导体器件I是具有由树脂制成的密封体2以及多个引线3 (引线组)的半导体封装，引线3是从密封体2暴露的多个外部端子。密封体2由例如注入了硅填充物的环氧树脂制成。引线3由例如Cu (铜)、A1 (铝)或Fe-Ni (铁镍)合金制成。此外，引线3的表面应用有焊料镀膜，诸如锡铅镀、纯锡镀(其是无铅镀)、或锡-铋镀。
[0085]如图4所示，在侧视图中，密封体2具有顶表面(第一表面或主表面)2a、以及布置于顶表面2a的相反侧的底表面(第二表面、主表面、或热福射构件安装表面)2b。
[0086]此外，如图2和3所示，在平面图中，密封体2具有在X轴方向延伸的侧面(侧表面)2hl、在与X轴方向正交的Y轴方向延伸并与侧面(侧表面)2hl相交的侧面2h2、在Y轴方向延伸并且面向侧面(侧表面)2h2的侧面2h3、以及在X轴方向延伸并且面向侧面2hl的侧面(侧表面)2h4。
[0087]此外，如图2到5所示，由从密封体2暴露的多个引线3形成的引线组沿密封体2具有的各个侧面中的一个侧面(侧面2hl)布置。换言之，多个引线3 (其是半导体器件I的外部端子)集体地更靠近密封体2的侧面2hl布置。例如如图5所示，半导体器件I通过将以棒状延伸的多个引线3插入到安装衬底中，利用诸如焊料之类的粘接材料21来固定于安装衬底(主板)20上。换言之，密封体2的在侧面2hl —侧的侧表面充当半导体器件I的安装表面。因此，多个引线3集体地沿布置于安装表面一侧的侧面2hl排列，这允许安装衬底20和多个引线3之间容易的电耦合。
[0088]此外，在密封体2中，形成在厚度方向从图2所示的顶表面2a和图3所示的底表面2b中的一个表面朝向另一个表面穿透的通孔2th。如图5所不,通孔2th是用于固定半导体器件I和热辐射构件22的孔。当热辐射构件22附接到半导体器件I的热辐射构件安装表面上时，将紧固构件23插入到设置于密封体2中的通孔2th中，以紧固和固定密封体2和热辐射构件22。图5示出其中通过包括螺栓23a和螺母23b的对的紧固构件23实现抒紧和固定的不例。
[0089]在半导体器件I中，如上所述，多个外部端子(引线3)集体地排列在侧面2hl —侦U。然后，从减小布线电阻的观点来看首选的是，与多个引线3电耦合的各种内部组件接近于引线3地布置。另一方面，图5所示的用于固定热辐射构件22的通孔2th的位置最好是可以在密封体2的顶表面2a和底表面2b之间进行穿透的位置。因此，如图2所示，在平面视图中，通孔2th优选布置在与沿其布置多个引线3的侧面2hl相比更接近于侧面2h4的位置。这可以确保在侧面2hl附近安置各种内部组件的空间。
[0090]此外，如图2和3所示，包括多个引线3的引线组沿密封体2的侧面2hl排列。多个引线3分别沿X轴方向排列，并且沿与X轴方向正交的Y轴方向延伸。换言之，多个引线3沿X轴方向平行排列，多个引线3中的每一个都沿与X轴方向正交的Y轴方向从密封体2伸出。
[0091 ] 多个引线3包括被提供有图1所示的第一电源电势Vcc的引线(端子或Vcc端子)VLl以及将被提供有第二电源电势GND的引线(端子或GND端子)VL2。此外，多个引线3包括将要耦合到晶体管元件Tl的栅电极Gl的引线(端子或栅极端子)GL。再此外，多个引线3包括安置在二极管元件Dl和晶体管元件Tl之间并且耦合到感应器LI的引线(端子或COM端子)CL。
[0092]多个引线3与图6所示的半导体器件的内部组件电耦合。然而，在图2和3所示的示例中，多个引线3包括不与图1所示出的电路电耦合的引线NC。
[0093]如图6所示，半导体器件I具有在密封体2内的半导体芯片(晶体管芯片)4、半导体芯片(二极管芯片)5、用于在其上安装半导体芯片4的金属板6、以及用于在其上安装半导体芯片5的金属板7。金属板6和金属板7通过密封体2在其芯片安装表面一侧被密封，同时彼此电分隔。
[0094]如图9所不,半导体芯片4具有前表面4a和布置在前表面4a的相反侧的背表面4b,前表面4a包括形成在其上的发射电极垫4ep和栅电极垫4gp,背表面4b包括形成在其上的收集电极4cp。如图1所示，在半导体芯片4中形成晶体管元件Tl。晶体管元件Tl与图9所示的半导体芯片4的发射电极垫4印、栅电极垫4gp以及收集电极4cp电耦合。发射电极垫4ep和栅电极垫4gp各自都由例如铝(Al)合金形成。如图6所示，发射电极垫4印的面积比栅电极垫4gp的面积大，以减小晶体管元件的ON电阻。
[0095]图1所示的晶体管元件Tl例如是图10所示的IGBT元件(绝缘栅极双极晶体管元件)。图10示出具有沟槽栅极结构的η沟道型IGBT的元件结构。
[0096]在图10所示的ρ+型硅衬底30上方，形成了 η+型缓冲层31和η-型外延层32。在η-型外延层32的表面上，形成ρ+型扩散层33和η+型扩散层34。此外，在每个η+型扩散层34的一部分中，形成穿透η+型扩散层34和ρ+型扩散层33并且到达η-型外延层32的沟槽。在沟槽内，形成由二氧化硅膜形成的栅极绝缘膜35和由多晶硅膜形成的栅电极Gl0
[0097]ρ+型硅衬底30、η+型缓冲层31、η_型外延层32以及ρ+型扩散层33形成IGBT的ρηρ晶体管部分。ρ+型扩散层33、η+型扩散层34、栅极绝缘膜35以及栅电极Gl形成IGBT的MOSFET部分。在ρ+型硅衬底30的背表面上，形成收集电极Cl。在ρ+型扩散层33以及η+型扩散层34的相应顶部，形成发射电极Ε1。
[0098]在发射电极El的顶部部分上，形成覆盖ρ+型硅衬底30的最外表面的表面保护膜36。发射电极El由Al (铝)合金膜形成。表面保护膜36由例如聚酰亚胺树脂膜形成。发射电极El的没有用表面保护膜36覆盖的区域，即，在半导体芯片4的前表面4a上暴露的区域形成发射电极垫4印。此外，虽然未示出，但是栅电极Gl在与发射电极El相同的层与由Al合金薄膜形成的栅极引出电极耦合。栅极引出电极的没有用表面保护膜36覆盖的区域，即，在半导体芯片4的前表面4a上暴露的区域形成栅电极垫4gp。此外，在半导体芯片4的背表面4b上形成的收集电极Cl以一方式形成以便覆盖半导体芯片4的整个背表面4b，并且形成收集电极4cp。
[0099]在半导体芯片4中，在充当安装表面的背表面4b上形成收集电极4cp，在布置在背表面4b的对面一侧的前表面4a上形成发射电极垫4ep。换言之,半导体芯片4具有其中电流沿厚度方向流动的元件结构。
[0100]此外，如图9所示，半导体芯片5具有包括形成在其中的阳极电极垫5ap的前表面5a以及置于前表面5a的对面一侧并且包括形成在其中的阴极电极5kp的背表面5b。如图1所示，在半导体芯片5中，形成二极管元件Dl。二极管元件Dl与图9所示的半导体芯片5的阳极电极垫5ap和阴极电极5kp电f禹合。
[0101]图1所示的二极管元件Dl例如是如图11所示的IGBT元件(绝缘栅极双极二极管元件)。图11示出称为FRD (快速恢复二极管)的二极管的元件结构。
[0102]在图11所示的η+型硅衬底40上方，形成η-型外延层41。在η_型外延层41的表面上方，形成P+型扩散层42。此外，在ρ+型扩散层42的表面上方，形成阳极电极Al。在η+型娃衬底40的背表面上,形成阴极电极Kl。
[0103]在阳极电极Al的顶部部分上，形成覆盖η+型硅衬底40的最外表面的表面保护膜43。阳极电极Al由铝合金膜形成。表面保护膜43由例如聚酰亚胺树脂膜形成。阳极电极Al的没有用表面保护膜43覆盖的区域，即，在半导体芯片5的前表面5a上暴露的区域形成阳极电极垫5ap。在半导体芯片5的背表面5b上形成的阴极电极Kl以一方式形成以便覆盖半导体芯片5的整个背表面5b，并且形成阴极电极5kp。阳极电极垫5ap和阴极电极5kp各自都由例如Au (金)膜形成。
[0104]在半导体芯片5中，在充当安装表面的背表面5b处,形成阴极电极5kp,在置于背表面5b的对面一侧的前表面5a处，形成阳极电极垫5ap。换言之，半导体芯片5具有其中电流沿厚度方向流动的元件结构。
[0105]此外，如图6所示，在平面视图中，半导体芯片4和半导体芯片5各自都以四角形形状形成。在图6所示的示例中，半导体芯片4形成矩形，长边大约7mm，短边大约4mm。半导体芯片5形成矩形，长边大约4_，短边大约2_。此外，半导体芯片4和5每个的厚度是例如大约0.05mm到0.5mm。
[0106]此外，如图6所示，半导体芯片4和半导体芯片5安装在彼此电绝缘的金属板6和金属板7上方。如图7所示，半导体芯片4通过导电粘接剂材料SC安装在金属板6的芯片安装部分6cp上方,背表面4b面向金属板6的顶表面6a。导电粘接剂材料8C是用于电率禹合在半导体芯片4的背表面4b处形成的收集电极4cp和金属板6并且将半导体芯片4固定在金属板6的芯片安装部分6cp上的管芯粘结材料8。对于导电粘接剂材料8C，可以使用诸如Pb-Sn-Ag焊料或Sn-Sb焊料之类的焊料材料，或包括混合在树脂中的大量导电颗粒(金属颗粒)的导电树脂材料诸如Ag膏。
[0107]此外，如图8所示，半导体芯片5通过管芯粘结材料(导电粘接剂材料)8安装在金属板7的芯片安装部分7cb上方,背表面5b面向金属板7的顶表面7a。导电粘接剂材料8K是用于电耦合在半导体芯片5的背表面5b处形成的阴极电极5kp和金属板7并且将半导体芯片5固定在金属板7的芯片安装部分7cp上的管芯粘结材料8。作为导电粘接剂材料8K，与导电粘接剂材料8C相同，可以使用诸如Pb-Sn-Ag焊料或Sn-Sb焊料之类的焊料材料，或诸如Ag膏之类的包括混合在树脂中的大量导电颗粒(金属颗粒)的导电树脂材料。
[0108]此外，如图6和9所示，金属板6和金属板7沿X轴方向彼此相邻地安置。间隔GSP沿着Y轴方向安置在金属板6的侧面6h3和金属板7的侧面7h3之间。通过在金属板6和金属板7之间安置间隔GSP,可以电隔尚金属板6和7。再此外，通过如图9所不，将密封体2的一部分置于(嵌入)在间隔GSP中，可以可靠地绝缘金属板6和金属板7。
[0109]于是，金属板6和金属板7电隔离。结果，如图1所示，可以将不同的电势提供给二极管元件Dl的阴极电极Kl和晶体管元件Tl的发射电极El ;可以将相同电势提供给二极管元件Dl的阳极电极Al和晶体管元件Tl的收集电极Cl。
[0110]此外,如图6所不,金属板6具有在X轴方向延伸的侧面(侧表面)6hl、沿与X轴方向正交的Y轴方向延伸的侧面(侧表面)6h2、面向侧面6h2并且置于侧面6h2的内侧(在金属板7 —侧)的侧面(侧表面)6h3、以及面向侧面6hl的侧面(侧表面)6h4。侧面6h2和侧面6h3分别与侧面6hl相交。
[0111]此外，金属板7具有在X轴方向延伸的侧面(侧表面)7hl、在与X轴方向正交的Y轴方向延伸的侧面(侧表面)7h2、面向侧面7hl并且置于侧面7h2的内侧(在金属板6 —侧)的侧面(侧表面)7h3、以及面向侧面7hl的侧面(侧表面)7h4。侧面7h2和侧面7h3分别与侧面7hl相交。
[0112]此外，包括多个引线3的引线组沿Y轴方向以一方式排列以便面向金属板6和金属板7。换言之，多个引线3分别沿金属板6的侧面6hl或金属板7的侧面7hl在侧面6hl或侧面7hl —侧并排排列。
[0113]此处,在X轴方向，金属板6的芯片安装部分6cb布置于侧面6h2和侧面6h3之间。此外，金属板7的芯片安装部分7cb布置于侧面7h2和侧面7h3之间。
[0114]此外，在Y轴方向，金属板6的芯片安装部分6cb布置在与接近侧面6h4相比更接近于侧面6hl的一侧。换言之，在平面视图上，半导体芯片4布置在与接近于金属板6的侧面6h4相比更接近于侧面6hl的位置。金属板7的芯片安装部分7cb布置在与接近于侧面7h4相比更接近于侧面7hl的一侧。换言之，在平面视图上，半导体芯片5布置在与接近于金属板7的侧面7h4相比更接近于侧面7hl的位置。
[0115]换言之，在半导体器件I中，作为外部端子的多个引线3以及与多个引线3电耦合的半导体芯片4和5共同布置在金属板6的侧面6hl或金属板7的侧面7hl所布置在的一侦U。换言之，在半导体器件I中，作为外部端子的多个引线3以及与多个引线3电耦合的半导体芯片4和5共同布置在密封体2的侧面2hl —侧。
[0116]如此，形成半导体器件I中所包括的电子电路的组件共同设置得更接近于密封体2的一个侧面。这可以缩短用于在相应组件之间建立电耦合的距离，从而可以降低导电路径的阻抗分量。
[0117]此外，金属板6和金属板7沿X轴方向彼此相邻地安置。结果，半导体芯片4和半导体芯片5可以分别布置得接近于引线组。
[0118]此外，如图7和8所示，在侧视图(截面图)中，金属板6和7分别布置在密封体2的底表面2b—侧。另一方面,在侧视图中，引线3和金属板6或7布置在不同位置。多个引线3分别布置得与金属板6和7相比更接近于顶表面2a。换言之，在侧视图中，多个引线3分别置于密封体2的顶表面2a和底表面2b之间，并且布置得比金属板6和7更接近于顶表面2a。
[0119]如图7所示，多个引线3中的与金属板6 —体形成的引线CL经受弯曲并被提升到与引线VL2的导线耦合表面3Ba的高度相同的高度。而如图8所示，多个引线3中的与金属板7 —体形成的引线VLl经受弯曲并被提升到与引线CL的导线耦合表面3Ba的高度相同的高度。此外，虽然未示出，但是图6所示的多个引线3中的引线GL和引线NC也分别置于与其他引线3相同的高度(比金属板6和7更接近于顶表面2a)。
[0120]如上所述，在侧视图中，多个引线3以及金属板6和7置于不同高度。因此，甚至当在平面视图中多个引线3与金属板6和7之间的距离缩短的情况下，仍可以防止或抑制金属板6和7与多个引线3之间的短路。结果，在平面视图中，可以缩短多个引线3与金属板6和7之间的距离。因此，可以缩短多个引线3的相应的接合区域与半导体芯片4和5的电极垫之间的距离。换言之，可以缩短用于电耦合半导体芯片4和5与多个引线3的每一导电路径的距离。这可以降低导电路径的阻抗分量。
[0121]金属板6和7各自都是由例如Cu或Fe-Ni合金形成的金属基板，并且具有作为用于热辐射的头部(header)的作用。在图2到6所示的每一示例中，金属板6和7的每一部分都从密封体2的一个侧表面(更接近于侧面2h4的侧表面)向外突出。如图3所示，金属板6和7的相应底表面6b和7b从密封体2的底表面2b暴露。金属板6和7以及引线3每个的厚度是例如大约0.6mm。如此，充当热辐射头部的金属板6和7的每个部分从密封体2暴露。结果，可以通过金属板6和7来改善热辐射效率。
[0122]此外，如图5所不,金属板6和7的相应底表面6b和7b固定到热福射构件22。结果，可以进一步改善金属板6和7的热福射性能。然而，从高热效率改善的观点来看，热福射构件22优选由诸如铝之类的金属构件形成。在此情况下，需要防止金属板6和7通过热辐射构件22彼此电耦合。因此优选地，由例如橡胶制成的绝缘板24插入在半导体器件I和热辐射构件22之间，由此将金属板6与金属板7绝缘。
[0123]为了固定图5所示的热辐射构件22，如图6所示，在密封体2中形成通孔2th。此夕卜，为了使通孔2th在厚度方向穿透密封体2，形成在厚度方向穿透金属板6或金属板7中的至少一个的通孔6th。在图6所示的示例中，通孔2th置于跨金属板6和金属板7的位置。因此，以一方式形成通孔6th以便跨金属板6和金属板7延伸。换言之，通孔6th形成为从金属板6到金属板7。
[0124]此外，如图6所示，半导体芯片4和5以及多个引线3电耦合，由此形成图1所示的电路。在图6所示的示例中，半导体芯片4或5以及多个引线3通过多个导线(金属导体或导电构件)9或者导电粘接剂材料SC或8K来电耦合。作为多个导线9，可以使用例如由铝(Al)制成、或由铜(Cu)制成、或由金(Au)制成的导线。
[0125]如图6和7所示，在半导体芯片4的前表面4a处形成的发射电极垫4印与引线VL2电耦合以通过导线9E被提供有第二电源电势GND。在图6和7所示的示例中，导线9E的一个端部(第一结合部)耦合到发射电极垫4印；导线9E的另一端部(第二结合部)耦合到布置在比发射电极垫ep的位置更高的位置(接近于密封体2的顶表面2a的位置)的引线VL2的导线耦合表面(耦合表面)3Ba。
[0126]此外，如图6所示，在半导体芯片4的前表面4a处形成的栅电极垫4gp与引线GL电耦合，以便通过导线9G被提供有来自图1所示的控制设备13a的输出信号。在图6所示的示例中，导线9G的一个端部(第一结合部分)耦合到栅电极垫4gp ;导线9G的另一端部(第二结合部分)耦合到布置在比栅电极垫gp的位置更高的位置处的引线GL的导线耦合表面(耦合表面)3Ba。
[0127]如图7的虚线所示，在半导体芯片4的背表面4b处形成的收集电极4cp通过导电粘接剂材料8C与和金属板6 —体形成的引线CL电耦合。此外，如上所述，引线CL经受弯曲并且被提升到与引线VL2的导线耦合表面3Ba的高度相同的高度。
[0128]此外，如图6和8所示，引线CL与导线9A耦合，导线9A与在半导体芯片5的前表面5a处形成的阳极电极垫5ap电耦合。在图6和8所示的示例中，导线9A的一个端部(第一结合部分)耦合到阳极电极垫5ap ;导线9A的另一端部(第二结合部分)耦合到设置在比阳极电极垫5ap的位置更高的位置(更接近于密封体2的顶表面2a的位置)的引线CL的导线耦合表面(耦合表面)3Ba。换言之，半导体芯片4的收集电极4cp (参见图7)和半导体芯片5的阳极电极垫5ap通过引线CL电耦合，并被提供有相同的电势。
[0129]此外，如图8的虚线所示，在半导体芯片5的背表面5b处形成的阴极电极5kp通过导电粘接剂材料8K与和金属板7 —体形成的引线VLl电耦合。此外，如上所述，引线VLl经受弯曲并且被提升到与引线CL的导线耦合表面3Ba的高度相同的高度。
[0130]如上所述，半导体芯片4和5以及多个引线3电耦合。结果，可以形成如图1所示的功率因数校正电路13。即，二极管元件Dl和晶体管元件Tl串联地耦合在要被提供有第一电源电势Vcc的引线VLl和要被提供有第二电源电势GND的引线VL2之间。具体来说，二极管元件Dl的阴极电极Kl与引线VLl电耦合。晶体管元件Tl的发射电极El与引线VL2电耦合。耦合到感应器LI的引线CL电耦合在二极管元件Dl的阳极电极Al和晶体管元件Tl的收集电极Cl之间。晶体管元件Tl的栅电极Gl与向其输出来自控制设备13a的控制信号的引线GL电耦合。
[0131]此外，在图6所示的示例中，导线9E和导线9A每个的厚度(导线直径)等于或大于导线9G的厚度(导线直径)。换言之，导线9E和导线9A的每一导电路径的截面积等于或大于导线9G的导电路径的截面积。导线9E和导线9A的每一导线直径(直径)是例如200到500 μ m,导线9G的导线直径(直径)是例如125到300 μ m。
[0132]导线9E和导线9A耦合在图1所示的要被提供有第一电源电势Vcc的引线VLl和要被提供有第二电源电势GND的引线VL2之间。相应地，导线9E和9A是用于从开关电路传递大电流的导电路径。另一方面，导线9G是用于从其中传递对开关电路进行0N/0FF控制的控制信号的导电路径。因此，用于传递比导线9G的电流相对更大的电流的导线9E和导线9A每个的厚度设置得大于导线9G的厚度。这可以比导线9E和导线9A在厚度方面彼此相等时更多地降低导线9E和导线9A每个的电阻值。此外，通过降低导线9E和导线9A每个的电阻值，可以降低导线9E或9A中的热值。此外，通过降低导线9E的电阻值，可以降低开关电路的ON电阻(当图1所示的晶体管元件Tl处于ON状态时的电阻)。
[0133]<半导体器件的热辐射特性>
[0134]然后，将描述图1到9所示的半导体器件I的热辐射特性。图12是示出从其去除了图6所示的半导体芯片、导电粘接剂材料以及导线的金属板的平面配置的放大平面图。图13和14各自是不出了关于图12的研究不例的放大平面图。此外，图15是不出关于图12的修改示例的放大平面图。更进一步，图16是示出由本发明人对图12到15所示的金属板的热辐射特性进行的评估的结果的说明性视图。在图16所示的对金属板的评估中，按下列方式执行评估。对于图12到15所示的每个半导体器件，形成五个半导体器件，并安装到图1所示的功率因数校正电路13中。如此，测量在提供电源时相应半导体器件1、1K1、1K2以及IHl的每个的温度上升，并计算平均值。此外，图16所示的温度上升速率行中的数据表示在向图1所示的功率因数校正电路13提供电功率时每单位电功率的温度上升速率[°C /W]。此外，图16所示的改善比率行中的数据表示半导体器件IKl的温度上升速率相对于图13所示的半导体器件IKl的改善比率(温度上升速率的缩小比率)。
[0135]在本实施例中，在将要安装到电源电路的半导体器件中，在封装中流动的电流的值是大的。因此，从可靠性改善的观点来看，优选地改善热辐射属性。具体来说，对于对应于开关电路的晶体管元件Tl (参见图1)，封装的热辐射属性得到改善，以便半导体芯片中的温度上升被抑制。结果，可以抑制故障，这允许稳定的开关操作。
[0136]此处，当半导体芯片4和5分别安装在电绝缘的金属板6和金属板7上时，如在本实施例中那样，可以考虑这样的实施例:其中，金属板6和7形成为在平面配置中如图13所示的半导体器件IKl那样以间隙GSP作为参考线是线对称的。图13所示的半导体器件IKl与图12所示的半导体器件I的不同之处在于，金属板6和7在平面配置中关于作为参考线的间隙GSP是线对称的。换言之，在图12所示的半导体器件I中，在平面视图中，金属板6的包括芯片安装部分6cb的部分的沿X轴方向的宽度6cbW大于包括芯片安装部分7cb的金属板7的沿X轴方向的宽度7cbW。另一方面，图13所示的半导体器件IKl与图12所示的半导体器件I的不同之处在于，宽度6cbw和宽度7cbW具有相同值。差异之外的其他点与图12所示的半导体器件I的那些相同，因此，将不会重复地描述。
[0137]当图1所示的半导体芯片4和半导体芯片5的驱动时的(提供电功率时的)热值彼此相等时，如图13所示的半导体器件IKl那样，以线对称形状形成金属板6和7，这可以最大化来自金属板6和7的热辐射量。
[0138]然而，本发明人的研究发现了下列内容:至少在图1所示的功率因数校正电路13的情况下，半导体芯片4在驱动时(在提供电功率时)的热值大于半导体芯片5的热值。换言之，如下所示:如图13所示的半导体器件IKl那样，金属板6和7以线对称形状形成，金属板6的热辐射性能相对于半导体芯片4的热值而言可能是不足的。
[0139]因此，本发明人将图14所示的半导体器件1K2的配置作为这样的配置进行了研究:其中，用于在其上安装具有相对较大的热值的半导体芯片4的金属板6的平面面积增大，由此改善金属板6的热辐射性能。图14所示的半导体器件1K2与图13所示的半导体器件IKl的不同之处在于，比金属板6的芯片安装部分6cb布置得更接近于侧面6h4的区域6fr (布置通孔6th的区域)中沿X轴方向的宽度6frW等于或大于宽度6cbW的两倍。在图14所示的半导体器件1K2中，金属板6的平面面积等于或大于金属板7的平面面积的两倍。可以认为，金属板6的热辐射性能通过增大金属板6的热容量而得到改进。因此，在图14所示的实施例中，增大整个金属板6的平面面积，由此改善金属板6的热容量，这又改善了热辐射性能。差异之外的其他点与图13所示的半导体器件IKl的那些相同，因此，将不会重复地描述。
[0140]当金属板6的平面面积的增大是用于改善金属板6的热辐射性能的最大因素时，预期如下:金属板6的平面面积被设置得等于或大于金属板7的平面面积的两倍，如图14所示的半导体器件1K2那样，这可以大大地改善热辐射性能。
[0141]然而，如下所示:如图16所示，在半导体器件1K2的情况下，温度上升速率的值几乎与半导体器件IKl相同。本发明人考虑如下:对于半导体器件1K2的评估结果，甚至在更接近于金属板6的侧面6h4的区域6fr的面积增大的情况下,芯片安装部分6cb和区域6fr之间的距离是大的；在此情况下，在半导体芯片4处生成的热量(参见图6)很少会被辐射。换言之，本发明人考虑如下:为了有效率地辐射在半导体芯片4处生成的热量，需要增大在包括在其上安装的半导体芯片4的芯片安装部分6cb的周围部分的金属板6的热容量。
[0142]根据研究结果，本发明人对图12所示的配置进行了研究。在图12所示的半导体器件I中，在其上安装半导体芯片4 (参见图6)的芯片安装部分6cb的周围区域的面积被设置得大于在其上安装半导体芯片5 (参见图6)的芯片安装部分7cb的周围区域的面积。具体来说，在图12所示的半导体器件I中，在平面视图中，金属板6的包括芯片安装部分6cb的部分的X轴方向的宽度6cbW大于金属板7的包括芯片安装部分7cb的部分的X轴方向的宽度7cbW。作为一示例，宽度6cbW大约是8.0臟，宽度7(^?大约是5111111。换言之，在半导体器件I中，金属板6的包括芯片安装部分6cb的区域(部分)的面积大于金属板7的包括芯片安装部分7cb的区域的面积。在半导体器件I中，宽度6cbW被设置得大于宽度7cbW，导致包括芯片安装部分6cb的部分的面积的增大。结果，改善了该部分的热容量。
[0143]已经示出如下:如图16所示，图12所示的半导体器件I可以比图13所示的半导体器件Ikl在热辐射性能方面改善大约7.7%。此外，图12所示的半导体器件I中所包括的整个金属板6的平面面积小于图14所示的半导体器件1K2中所包括的整个金属板6的平面面积。然而，已经示出`如下:图12所示的半导体器件I可以比图14所示的半导体器件1K2在热辐射性能方面改善8%或更高。换言之，从改善辐射来自作为热源的半导体芯片4(参见图6)的热量的性能的观点来看，实验上已经确认，包括芯片安装部分6cb的区域(部分)的平面面积的大小(热容量的大小)比整个金属板6的平面面积的大小(热容量的大小)施加更大的影响。
[0144]然而，在图15所示的半导体器件IHl中，金属板6的宽度6cbW大于金属板7的宽度7cbW ;金属板6的宽度6frW大于金属板7的宽度7frW。顺便说明，金属板7的宽度7frW定义为在金属板7的沿X轴方向与区域6fr平行布置的区域7fr中金属板7的在X轴方向上的长度。换言之，在图15所示的半导体器件IHl中，在用于在其上安装半导体芯片4(参见图6)的芯片安装部分6cb周围的金属板6的平面面积大于在芯片安装部分7cb周围的金属板7的平面面积；整个金属板6的平面面积仍大于图12所示的半导体器件I的平面面积。
[0145]如图16所示，已经指出，半导体器件IHl可以在温度上升速率方面比半导体器件I进一步减小。换言之，已经指出，图15所示的半导体器件IHl在热辐射性能方面可以比图12所示的半导体器件I更加改善大约0.8%。换言之，从改善辐射来自作为热源的半导体芯片4 (参见图6)的热量的性能的观点来看，实验上已经确认，整个金属板6的平面面积的大小也施加有影响。[0146]此外，评估结果指出，金属板6的包括芯片安装部分6cb的部分的热容量的改善可以改善热辐射性能。金属板6的热容量也可以通过增大金属板6的沿厚度方向的截面积而改进。因此，如图9所示，金属板6的包括芯片安装部分6cb的部分的沿X轴方向以及金属板6的沿厚度方向(Z方向)的截面积被设置得大于金属板7的包括芯片安装部分7cb的部分的沿X轴方向以及金属板7的沿厚度方向(Z方向)的截面积。结果，热容量可以进一步增大。在图9所示的示例中，金属板6和金属板7具有相同厚度。因此，当宽度6cbW设置得大于宽度7cbW时，金属板6的包括芯片安装部分6cb的部分的截面积可以设置得大于金属板7的包括芯片安装部分7cb的部分的截面积。
[0147]此外，虽然未示出，但是当金属板6的厚度设置得大于金属板7的厚度时，金属板6的包括芯片安装部分6cb的部分的截面积可以设置得大于金属板7的包括芯片安装部分7cb的部分的截面积。
[0148]图15所示的半导体器件IHl的评估结果表明如下:整个金属板6的平面面积(顶表面6a的面积)设置得大于整个金属板7的平面面积(顶表面7a的面积)；结果，热辐射性能可以进一步改善。此外，于是，当金属板6和金属板7具有例如相同厚度时，金属板6的体积可以设置得大于金属板7的体积。结果，金属板6的热容量增大，这可以改善热辐射性能。在图12所示的半导体器件I和图15所示的半导体器件IHl两者中，金属板6的体积大于金属板7的体积。此外，虽然未示出，但是当金属板6的厚度被设置得大于金属板7的厚度时，金属板6的体积可以被设置得大于金属板7的体积。
[0149]<用于制造半导体器件的方法>
[0150]然后，将描述参考图1到12所描述的半导体器件I的制造步骤。根据图17所示的流程来制造半导体器件I。图17是示出参考图1到12所描述的半导体器件的制造步骤的概要的说明性视图。下面将参考图18到29来描述相应的步骤的细节。
[0151]〈引线框架提供步骤〉
[0152]首先，在图17所示的引线框架提供步骤中，提供图18到20所示的引线框架LF1。图18是示出图17所示的引线框架提供步骤中所提供的引线框架的总体结构的平面图。图19是图18所示的一个器件区域的放大平面图。顺便说明，图19所示的引线框架的截面图与从其去除了密封体2、半导体芯片4和5、管芯粘结材料8以及导线9的图7到9所示的每个截面图的状态相同，因此未示出，如果需要的话，将参考图7到9来描述。
[0153]如图18所示，当前步骤中所提供的引线框架LFl包括耦合到支承部分(框架部分)LFlb的多个(在图18中为四个)器件区域LFla。多个器件区域LFla中的每一个都对应于图6所示的一个半导体器件I。此外，支承部分LFlb支承在器件区域LFla中形成的相应构件，直到图17所示的切单步骤。通过这样使用包括多个器件区域LFla的引线框架LF1，可以在一个步骤中制造多个半导体器件I。这可以提高制造效率。
[0154]此外，虽然未重复地描述，但是在每个器件区域LFla中，形成参考图2到12描述的金属板6和7以及多个引线3。多个引线3分别沿Y轴方向延伸，并且在其与金属板6和7相对的末端处耦合到支承部分LFlb (参见图18)。如图18所示，金属板6和7经由引线3被支承部分LFlb所支承。此外，在金属板6和7与支承部分LFlb之间，设置了用于联接多个引线3的系条LF1。在图18所示的示例中，对于系条LFlc，系条LFlc安置在比支承部分LFlb更接近金属板6和7的位置。[0155]此外，如图19所示，在本步骤的当前阶段，金属板6和金属板7被联接，导致一体结构。如上所述，金属板6和金属板7最后彼此电绝缘。然而，在制造阶段，金属板6和7优选地在其某些部分彼此联接。金属板6和7的一体结构使金属板6和金属板7建立相互加固相应支承强度的关系。因此，在制造步骤中，金属板6和7变得不太可能在意外的方向上变形，因此，变得容易制造。
[0156]此外，用于联接金属板6和金属板7的联接部分(第一联接部分)LFld布置为连接到金属板6的侧面6h4和金属板7的侧面7h4。换言之，联接部分LFld布置在最远离图18所示的支承部分LFlb的位置。如此,联接部分LFld安置在远离支承部分LFlb的位置,金属板6和金属板7彼此集成。结果，可以提高金属板6和7的支撑强度。
[0157]此外，在图18所示的相邻器件区域LFla之间，安置了用于在器件区域LFla之间建立联接的每一联接部分(第二联接部分)LFle (参见图19)。如此，相邻的器件区域LFla被联接。如此，在制造阶段，相邻器件区域LFla被联接。结果，可以进一步提高在每一器件区域LFla形成的金属板6和金属板7的强度。
[0158]此外，如联接部分LFld那样，联接部分LFle布置为连接到金属板6的侧面6h4和金属板7的侧面7h4。换言之，联接部分LFle布置在最远离图18所示的支承部分LFlb的位置。如此，联接部分LFle被安置在最远离支承部分LFlb的位置，相邻器件区域LFla被联接。结果，可以提高金属板6和7的支撑强度。
[0159]此外，如图19所示，在当前步骤所提供的引线框架LFl的器件区域LFla中，形成了在厚度方向上穿透金属板6和7的通孔6th以及在金属板6和金属板7之间安置的间隔GSP。此外，多个引线3中的与金属板6整体形成的引线CL以及与金属板7整体形成的引线VLl分别在与金属板6和7联接的部分处经受弯曲。例如，在图7和8中，形成了用虚线表不的弯曲部分。
[0160]当前步骤中所提供的引线框架LFl的除前述内容之外的其他特征如参考图5到16所描述的那样，因此将不再重复描述。
[0161]〈半导体芯片安装步骤〉
[0162]然后，在图17所示的半导体芯片安装步骤中，如图20和21所示，半导体芯片4安装在金属板6上方，半导体芯片5安装在金属板7上方。图20是示出其中半导体芯片安装在图19所示的每一金属板的芯片安装部分上的状态的放大平面图。图21是沿图20的线A-A的放大截面图。
[0163]在本步骤中，首先，在金属板6的芯片安装部分6cb上，布置导电粘接剂材料8C，这是用于安装半导体芯片4的管芯粘结材料。在金属板7的芯片安装部分7cb上，布置导电粘接剂材料8K，这是用于安装半导体芯片5的管芯粘结材料。
[0164]导电粘接剂材料8C和8K中的每个都是诸如Pb-Sn-Ag焊料或Sn-Sb焊料之类的焊料材料，或诸如Ag膏之类的包括在树脂中混合的大量导电颗粒(金属颗粒)的导电树脂材料。当使用焊料材料作为导电粘接剂材料8C或8K时，分别在芯片安装部分6cb和7cb上布置(应用)包括诸如Pb-Sn-Ag焊料或Sn-Sb焊料之类的焊料成份的焊膏，以及用于激活金属板6和7的芯片安装面的熔剂组分。此外，当使用导电树脂材料作为导电粘接剂材料8C或8K时，布置(应用)包括在膏状树脂中混合的大量导电颗粒的导电颗粒膏(例如，Ag膏)。
[0165]然后，在金属板6的芯片安装部分6cb (导电粘接剂材料SC)上，安置半导体芯片4，朝向金属板6按压半导体芯片4。在此步骤中，如图21所示，半导体芯片4的背表面4b和金属板6的顶表面6a彼此面对地按压半导体芯片4。结果，在半导体芯片4的背表面4b形成的收集电极4cp通过导电粘接剂材料SC与金属板6电耦合。另一方面，在半导体芯片4的前表面4a形成的发射电极垫4ep和栅电极垫4gp以一方式排列以便面向金属板6的对
面一侧。
[0166]此外，在金属板7的芯片安装部分7cb (导电粘接剂材料8K)上，安置了半导体芯片5，朝向金属板7按压半导体芯片5。在此步骤中，如图21所示，半导体芯片5的背表面5b和金属板7的顶表面7a彼此面对地按压半导体芯片5。结果，在半导体芯片5的背表面5b形成的阴极电极5kp通过导电粘接剂材料8K与金属板7电耦合。另一方面，在半导体芯片5的前表面5a形成的阳极电极垫5ap以一方式排列以便面向金属板7的对面一侧。
[0167]然后，固化导电粘接剂材料SC和8K，由此分别将半导体芯片4固定在金属板6的芯片安装部分6cb上，并将半导体芯片5固定在金属板7的芯片安装部分7cb上。此处，当使用焊料材料作为导电粘接剂材料8C和8K时，加热(称为回流处理)到导电粘接剂材料8C和8K熔化的温度。结果，在导电粘接剂材料SC和8K与金属板6和7之间的每个结界面处形成合金层。然后，冷却导电粘接剂材料8C和8K，以便半导体芯片4和5分别固定到金属板6和7。如此，在导电粘接剂材料8C和8K与金属板6和7之间的每个结界面处形成合金层。这可以改善金属板6和7与导电粘接剂材料8C和8K之间的各个接合强度。此外，在导电粘接剂材料8C和8K与金属板6和7之间的每一结界面处形成合金层。这可以降低导电粘接剂材料8C和8K与金属板6和7之间的每一结界面处的电阻。此外，当使用焊料材料作为导电粘接剂材料8C或8K时，熔剂组分的残渣可以仍保留在接合部分的周边。因此，优选地，在回流处理之后，执行清洁步骤，由此去除熔剂残渣等。
[0168]替选地，当使用导电树脂材料作为导电粘接剂材料8C和8K时，将导电树脂材料加热到导电粘接剂材料8C和8K中所包括的热固性树脂的固化温度(称为固化烘焙处理)，由此固化导电粘接剂材料8C和8K。结果，半导体芯片4和5分别固定到金属板6和7。在导电树脂材料的情况下，诸如熔剂残渣之类的残渣很少会形成。因此，可以省略清洁步骤。
[0169]在半导体芯片安装步骤的一系列过程中，安置导电粘接剂材料SC和8K的顺序以及按压半导体芯片4和5的顺序没有特定限制。另一方面，优选地，固化导电粘接剂材料8C和8K以及在金属板6的芯片安装部分6cb上固定半导体芯片4和在金属板7的芯片安装部分7cb上固定半导体芯片5的步骤同时执行。
[0170]通过当前步骤，如图20所示，半导体芯片4的收集电极4cp(参见图21)和引线CL通过导电粘接剂材料8C与金属板6电耦合。半导体芯片5的阴极电极5kp (参见图21)和引线VLl通过导电粘接剂材料8K与金属板7电耦合。
[0171]〈导线键合步骤〉
[0172]然后，在图17所示的导线键合(wire bonding)步骤中，如图22所示，半导体芯片4的前表面4a —侧的电极垫和多个引线3中的某些以及半导体芯片5的前表面5a —侧的电极垫和多个引线3中的另一些分别电耦合。图22是示出其中图20所示的半导体芯片和引线通过导线键合而电耦合的状态的放大平面图。图23是沿图22的线A-A的截面图，图24是沿图22的线B-B的截面图。顺便说明，沿图22所示的导线9A的截面结构与图23所示的截面结构相同。此外，该截面结构示于图8中，且因此未被示出，如果需要的话将参考图8和23来描述。
[0173]如图22所示，在本步骤中，在半导体芯片4的前表面4a上形成的发射电极垫4印和多个引线3中的引线VL2通过导线9E来电耦合。在半导体芯片4的前表面4a上形成的栅电极垫4gp和多个引线3中的引线GL通过导线9G来电耦合。此外，在半导体芯片5的前表面5a上形成的阳极电极垫5ap和多个引线3中的引线CL通过导线9A来电耦合。这通过引线CL在形成于半导体芯片4的背表面4b (参见图23)上的收集电极4cp (参见图23)和形成于半导体芯片5的前表面5a上的阳极电极垫5ap之间建立电f禹合。
[0174]在本步骤中，如图23和24示意性示出的那样，使用键合工具BTl和BT2来执行导线键合。在图22到24所示的示例中，首先，从键合工具BTl和BT2的末梢暴露的每一导线9的末端被结合到半导体芯片4和5的电极垫一侧。换言之，图22所不的发射电极垫4ep、栅电极垫4gp以及阳极电极垫5ap分别用作第一键合侧的端子。作为导线9的结合方法，可以使用:热挤压结合法，其中对导线9的末梢部分和要与导线9联接的待联接部分进行加热，并通过热挤压结合来联接；超声波法，其中从用于联接的键合工具BTl或BT2施加超声波，由此通过超声能在结界面处形成金属性结合；或组合地使用热挤压结合法和超声波法的方法。从改善导线9的联接强度的视点来看，首选组合地使用热挤压结合法和超声波法的方法。
[0175]然后，如图23和24示意性示出的那样，键合工具BTl或BT2移动，同时从半导体芯片4的电极垫一侧朝向引线3的导线耦合表面3Ba画环形。在此步骤中，按顺序从键合工具BTl或BT2拉出导线9。
[0176]然后，如图23和24示意性示出的那样，将键合工具BTl或BT2的末梢压在引线3的导线耦合表面3Ba上，并通过热挤压结合法、超声波法或组合使用热挤压结合法和超声波法的方法来接合。然后，切断导线9的过多部分，导致图22到24所示的导线9E、9G以及9A的形成。
[0177]此处，如上所述，优选地导线9E和9A (作为用于从开关电路传递大电流的导电路径)的每一导线厚度(截面积)等于或大于导线9G (作为用于从其中传递控制信号的导电路径)的导线厚度(截面积);导线9E和9A的每一导线厚度(截面积)比导线9G的导线厚度(截面积)更厚(更大)。导线9E和9A中的每一个制作得比导线9G更厚(粗)，以便使导线9E和9A的每一导电路径的截面积大于导线9G的导电路径的截面积。结果，可以降低电阻值。
[0178]因此，如图23和图24之间的比较所示，在电耦合栅电极垫4gp和引线GL的步骤中，比在电耦合发射电极垫4ep和引线VL2的步骤中联接更细的导线9。
[0179]在导线键合步骤中，当联接细导线9时比当联接粗导线9时需要施加更大的能量以用于接合。例如，利用图23所示的键合工具BT1，要施加的超声能大于利用图24所示的键合工具BT2施加的超声能。此外，用细导线9联接的接合部分比用粗导线9联接的接合部分的接合强度相对来说低一些。换言之，图24所示的栅电极垫4gp和导线9G之间的接合部分比图23所示的发射电极垫4ep和导线9E之间的接合部分在接合强度方面低一些。
[0180]因此，从防止导线9G由于发射电极垫4ep被联接时的能量的影响而被去除的观点来看，优选地，在联接导线9E之后，联接导线9G。此外，特别优选地，在联接导线9E和导线9A之后，联接导线9G。
[0181]顺便说明，在稍后所述的修改示例中，将描述将图22所示的导线9E和导线9A替换为金属条带、金属箍(clip)等的实施例。这也适用于导线9E和导线9A替换为金属条带、金属箍等的情况。当金属条带联接半导体芯片和引线时，从没有示出的键合工具施加超声波，由此在结界面处形成金属结合。因此，从防止导线9G被去除的观点来看，优选地，在联接金属条带之后，联接导线9G。替选地，当金属箍联接半导体芯片和引线时，半导体芯片的电极垫和每个金属箍通过焊料材料电耦合。这需要在联接之后用于去除熔剂组分的残渣的清洁步骤。因此，从防止导线9G被清洁步骤污染的观点来看，优选地，在清洁步骤之后，形成导线9G。
[0182]〈密封步骤〉
[0183]然后，在图17所示的密封步骤中，图22所示的半导体芯片4和5以及多个引线3中的相应部分将通过树脂(密封树脂)来密封，由此形成图25所示的密封体2。图25是示出其中在图22所示的设备区域中形成用于密封多个半导体芯片的密封体的状态的放大平面图。图26是包括在其上形成的图25所示的密封体的整个引线框架的平面图。此外，图27是示出在沿图25的线A-A的放大截面中引线框架的器件区域布置在铸模中的状态的放大截面图。
[0184]在本实施例中，如图26所示，在多个器件区域LFla中的每一个中，形成密封体2。图22所示的半导体芯片4和5，导线9E、9A和9G，以及多个引线3的相应部分将通过树脂(密封树脂)来密封。如图25所示，密封体2由例如注入了硅填充物的环氧树脂形成，并且具有顶表面2a以及围绕顶表面2a的周边的侧面2hl、2h2、2h3和2h4。
[0185]此外，在本步骤中，例如，如图27所示，使用包括上模(第一模具)MTl和下模(第二模具)MT2的铸模MT，密封体2通过所谓的转移模制法来形成。
[0186]在图27所示的示例中，布置引线框架LFl以便图22所示的金属板6和7、半导体芯片4和5、多个导线9以及形成在器件区域LFla中的多个引线3的相应部分安置在上模MTl中形成的空腔MTc中。然后，通过上模MTl和下模MT2夹紧(夹住)引线框架LF1。具体来说，夹住图25所示的引线3的顶表面和底表面以及更接近于金属板6和7的侧面6h4和7h4的部分。在此状态下，将软化的(塑化的)热塑性(绝缘)树脂压进铸模MT的空腔MTc中。然后，将绝缘树脂提供到通过空腔MTc和下模MT2形成的空间中，并按照空腔MTc的形状模制。
[0187]在此步骤中，当将金属板6的底表面6b与下模MT2紧密接触时，如图27所示，从密封体2暴露金属板6的底表面6b。当将图8所示的金属板7的底表面7b与图27所示的下模MT2紧密接触时，如图8所示，从密封体2暴露金属板7的底表面7b。此外，如上所述，当图27所示的上模MTl压在金属板6和7的更接近于图25所示的侧面6h4和7h4的部分上时，金属板6和7的更接近于侧面6h4和7h4的部分从密封体2暴露，如图25所示。
[0188]此外，当如图27所示在用于在其中形成通孔2th的区域安置柱状构件MTh时，可以形成通孔2th。
[0189]此处，用转移模制法，利用压力施加密封树脂，并将密封树脂提供到空腔MTc中。因此，从抑制提供树脂的压力使金属板6和7等变形的观点来看，金属板6和7中的每一个优选被铸模MT夹住和压住。
[0190]因此，当金属板6的侧面6h4和金属板7的侧面7h4如上述图14所示的半导体器件1K2那样不是沿X轴方向平行地布置时，金属板7不能被夹住。因此，从在密封步骤中稳定地提供树脂的观点来看，优选地金属板6侧面6h4和金属板7的侧面7h4如图12所示的半导体器件1、图13所示的半导体器件IKl或图15所示的半导体器件IHl那样沿X轴方向平行地布置。
[0191]此外，在本步骤中，如图9所示，密封树脂布置在位于金属板6和金属板7之间的间隔GSP中。间隔GSP的X轴方向的宽度如图9所示比宽度6cbW和宽度7cbW窄。作为一个示例，宽度6cbW大约是8.0mm,宽度7cbw大约是5mm。通过缩短间隔GSP的X轴方向的宽度，可以缩小封装大小。作为一个示例，间隔GSP具有大约1.0mm的宽度。另一方面，间隔GSP的宽度的缩小需要确保当跨金属板6和金属板7施加高达例如600伏特的电压时的绝缘性能。此外，为了促进热辐射性能设计，优选地，减少金属板6和金属板7之间的热交换。
[0192]当如在本实施例中那样通过转移模制法来形成密封体时，可以调整树脂供给压力和供给方向。因此，甚至在间隔GSP的宽度很小的情况下，也可以可靠地布置树脂。结果，可以确保金属板6和金属板7的高绝缘性能。此外,可以减少金属板6和金属板7之间的热交换。
[0193]〈系条切割步骤〉
[0194]然后，在图17所示的系条切割步骤中，切割用于连接多个引线3中的每一个的系条LFlc，如图28所示。图28是示出其中切割了图26所示的系条的状态的平面图。顺便说明，在图28中，为方便理解系条LFlc的切割部分，用虚线来示出系条LFlc的待切割区域。
[0195]〈镀步骤〉
[0196]然后，在图17所示的镀步骤中，在图28所示的多个引线3的每一个暴露表面上，通过镀法形成用于改善与焊料材料的润湿性的金属膜。在本步骤中，例如，将引线框架LFl浸入在未示出的镀溶液中，由此在引线3的从密封体2暴露的每一个暴露部分的表面上形成金属膜。通过镀法形成的金属膜的示例可以包括诸如锡铅镀、纯锡镀(无铅镀)以及锡-铋镀之类的焊料镀膜。
[0197]〈切单步骤〉
[0198]然后，在图17所示的切单步骤中，如图29所示，分别将多个器件区域LFla与引线框架LFl的支承部分LFlb切割开，并被分成单独的块。图29是示出其中已经切割了图28所示的引线框架的状态的平面图。
[0199]在本步骤中，如图29所示，切割多个引线3的某些部分，由此将相应的器件区域LFla与引线框架的支承部分分离。结果，多个引线3彼此电绝缘。在图29所示的示例中，在比接近于密封体2更接近于引线框架LFl的支承部分LFlb的相应位置切割在Y轴方向上延伸的多个引线3。此外，在本步骤中，分别切割图25所示的用于联接金属板6和金属板7的联接部分LFld以及用于在相邻的器件区域LFla之间建立联接的联接部分LFle。结果，金属板6和金属板7彼此隔离。本步骤中的切割方法没有特别限制。例如，切割可以通过使用切模(cutting die)的挤压成形来执行。
[0200]到目前为止的各步骤导致参考图1到12所描述的半导体器件I。然后，执行诸如外观检查和电气测试之类的必要的检查和测试。然后，执行装运，或安装在未示出的安装衬底上。
[0201](修改示例)[0202]到目前为止，通过实施例具体描述了发明人作出的本发明。然而，当然应该理解，本发明不限于这些实施例，在不偏离本发明的精神的范围内，可以进行各种改变。
[0203]<修改示例1>
[0204]例如，在实施例中，描述了其中从密封体2部分地暴露金属板6和7的类型的半导体封装。然而，作为修改示例，如图30到32所示的半导体器件1H2那样，可适用于其中通过密封体2来密封整个金属板6和7的结构。
[0205]图30是示出作为关于图2的修改示例的半导体器件的外观的平面图。图31是示出图30所示的半导体器件的热辐射板安装表面一侧的平面图。此外，图32是图30所示的半导体器件的放大截面图。
[0206]图30到32所示的半导体器件1H2与图2到12所示的半导体器件I的不同之处在于，整个金属板6和金属板7被密封体2覆盖。此外，半导体器件1H2与图2到12所示的半导体器件I的不同之处在于，半导体器件1H2中所包括的金属板6和金属板7具有分别在比接近于侧面6hl和7hl更接近于侧面6h4和7h4的相应位置形成的弯曲部分TWjn图32所示。
[0207]具体来说，在半导体器件1H2中所包括的金属板6和7中，整个底表面6b和7b、以及侧面6hl和7hl与顶表面6a和7a的弯曲部分TW之间的相应区域中的顶表面6al和7al分别被利用实施例所描述的转移模制法形成的树脂2t所密封。另一方面，侧面6h4和7h4与顶表面6a和7a的弯曲部分TW之间的相应区域中的顶表面6a2和7a2被利用所谓的滴注法(potting method)(其中，逐滴地添加液态树脂,然后加热并固化)形成的树脂2p所密封。通过采用上述密封方法，在密封步骤中，密封体2 (树脂2t)可以与被铸模压住的金属板6和7的顶表面6a2和7a2 —起形成。
[0208]对于如上所述密封体2以覆叠整个金属板6和7的方式形成的结构，为了在安装衬底上安装半导体器件1H2以及安装热辐射构件，金属板6和7的相应底表面6b和7b被密封体2覆盖，并被绝缘，这可以消除对参考图5所描述的绝缘板24的需要。另一方面，从金属板6和7的热辐射性能的观点来看，优选地，金属板6和7部分地暴露，如参考图2到12所描述的半导体器件I那样。
[0209]因此，当如半导体器件1H2那样形成完全覆盖金属板6和7的密封体2时，提高金属板6的在其上安装半导体芯片4的芯片安装部分6cb周围的热容量以及改善热辐射特征的效果变得特别重要。
[0210]除了差异之外，半导体器件1H2和半导体器件I相同，因此，将不再重复描述。
[0211]〈修改示例2>
[0212]此外，在实施例中，为方便理解，简化并描述了电路配置。然而，作为要被安装在电源电路中的电路，可应用各种修改示例。例如，如图33所示的半导体器件1H3那样，可应用一种包括其中进一步添加的二极管元件D2的修改示例。
[0213]图33是示出图1所示的功率因数校正电路的修改示例的电路框图。图34是示出透过安装到图33所示的功率因数校正电路中的半导体器件的密封体看到的半导体器件的内部结构的透视放大平面图。此外，图35是沿图34的线A-A的放大截面图。
[0214]图33所示的功率因数校正电路13H1与图1所示的功率因数校正电路13的不同之处在于，二极管元件D2形成在用于提供第一电源电势Vcc的第一电源端子和用于提供第二电源电势(基准电势)GND的第二电源端子之间。二极管元件D2形成用于当晶体管元件Tl的开关截止时保护晶体管元件Tl免于来自负载12 (参见图1)的反向电流的保护电路。
[0215]因此，二极管元件D2并联地耦合在晶体管元件Tl的发射电极El和收集电极Cl之间。具体来说，二极管元件D2的阳极电极A2耦合到晶体管元件Tl的发射电极E1，从而相同电势(图33中的第二电源电势GND)被提供给阳极电极A2和发射电极E1。二极管元件D2的阴极电极K2耦合到晶体管元件Tl的收集电极Cl，从而相同电势被提供给阴极电极K2和收集电极Cl。
[0216]替选地，作为关于图33的修改示例，二极管元件D2也可以形成在包括在其中形成的晶体管元件Tl的半导体芯片4中。然而，在图33所示的示例中，二极管元件D2形成在与包括在其中形成的晶体管元件Tl的半导体芯片4不同的半导体芯片50中。
[0217]如图35所示，半导体器件1H3中所包括的半导体芯片50具有包括在其上形成的阳极电极垫50ap的前表面50a以及置于前表面50a的对面一侧并且包括在其上形成的阴极电极50kp的背表面50b。此外，如图34和35所示，半导体芯片50通过导电粘接剂材料8K2安装在设置于金属板6处的芯片安装部分6cb2上。半导体芯片50通过导电粘接剂材料8K2安装在芯片安装部分6cb2上，从而背表面50b面向金属板6的顶表面6a。导电粘接齐U材料8K2是与实施例所描述的导电粘接剂材料SC和8K相同的导电构件。因此，阴极电极50kp通过导电粘接剂材料8K2与金属板6电耦合。顺便说明，作为半导体芯片50的元件结构，可应用与参考图11所描述的半导体芯片5相同的结构，因此将不再重复描述。
[0218]如上所述，通过与包括在其上形成的要被保护的晶体管元件Tl的半导体芯片4分开地形成构成保护电路的二极管元件D2，可以缩小半导体芯片4的平面面积的大小。另一方面，虽然未示出，但是当二极管元件D2形成在包括在其中形成的晶体管元件Tl的半导体芯片4上方时，要被合并在一个封装中的组件的数量可以减小。这缩小了封装大小。
[0219]此外，如上所述，二极管元件D2与晶体管元件Tl并联地耦合。因此，如图34所示，半导体芯片50安装在其上安装有半导体芯片4的金属板6上方。换言之，如图35所示，形成在半导体芯片4的背表面4b处的收集电极4cp和形成在半导体芯片50的背表面50b处的阴极电极50kp通过管芯粘接材料(导电粘接剂材料)8以及金属板6电耦合。
[0220]如上所述，图33所示的包括在其中形成的二极管元件Dl的半导体芯片5和图33所示的包括在其中形成的二极管元件D2的半导体芯片50具有不同的与晶体管元件Tl的电耦合关系。此外，二极管元件D2是形成如上所述的保护电路的半导体元件，因此，与二极管元件Dl和晶体管元件Tl相比，在驱动时热值小得多。因此，如图34和35所示，甚至在除半导体芯片4之外还有半导体芯片50安装在金属板6上方的情况下，如实施例所描述的那样，可以将注意力集中在半导体芯片4和半导体芯片5之间的热值关系来设计金属板6和金属板7的热辐射性能。换言之，甚至在除半导体芯片4之外还有半导体芯片50安装在金属板6上方的情况下，在如图34所示的平面视图中，金属板6的包括芯片安装部分6cb的部分的X轴方向的宽度6cbW被设置得大于金属板7的包括芯片安装部分7cb的部分的X轴方向的宽度7cbW。结果，热辐射性能可以得到改善。
[0221 ] 此外，如图34和35所示，当有多个半导体芯片4和50安装在金属板6上方时，充当来自开关电路的大电流的电流路径的半导体芯片4优选地布置得接近于多个引线3。在图34的示例中，半导体芯片4布置在包括多个引线3的引线组和半导体芯片50之间。换言之，用于在其上安装半导体芯片4的芯片安装部分6cb布置在与引线组相对的侧面6hl与芯片安装部分6cb2之间。如此，半导体芯片4布置得比半导体芯片50更接近于引线3(具体来说，引线VL2 )。这可以缩短用于电耦合发射电极垫4ep和引线VL2的导电路径(在图34中，导线9E)的路径距离。因此，可以降低电阻值。结果，可以降低晶体管元件Tl (参见图33)的ON电阻。
[0222]此外，半导体芯片4布置得比半导体芯片50更接近于引线3(具体来说，引线GL)。这可以缩短用于电耦合栅电极垫4gp和引线GL的导电路径(在图34中，导线9G)的路径距离。因此，可以降低电阻值。于是，通过降低导线9G的电阻值，可以提高开关速度。
[0223]此外，在图34和35所示的示例中，半导体芯片50的阳极电极垫50ap、半导体芯片4的发射电极垫4印以及引线VL2通过一个导线9E电耦合。这可以缩短半导体芯片50的阳极电极垫50ap和半导体芯片4的发射电极垫4印之间的导电路径距离。然而，作为关于图34的修改示例，还有这样的方法:半导体芯片50的阳极电极垫50ap和半导体芯片4的发射电极垫4ep通过相应的不同导线9耦合到引线VL2。
[0224]除差异之外，半导体器件1H3和半导体器件I相同，因此，将不再重复描述。
[0225]<修改示例3>
[0226]此外，在实施例中，描述了这样的实施例，如图6所示，半导体芯片4的发射电极垫4ep和栅电极垫4gp沿X轴方向平行地安置。在此情况下，发射电极垫4印的中心位置和引线组(具体来说，引线VL2)之间的距离大致等于栅电极垫4gp的中心位置和引线组(具体来说，引线GL)之间的距离。因此，导线9E的长度大致等于导线9G的长度。
[0227]然而，作为修改示例，可应用这样的实施例:如图36所示的半导体器件1H4那样，半导体芯片4的发射电极垫4印和栅电极垫4gp沿Y轴方向平行地安置。图36是示出透过作为关于图6的修改示例的半导体器件的密封体看到的半导体器件的内部结构的透视放大平面图。
[0228]在图36所示的半导体器件1H4中，半导体芯片4的发射电极垫4ep和栅电极垫4gp沿Y轴方向平行地安置。此处，半导体芯片4的发射电极垫4ep的中心位置和引线组(具体来说，引线VL2)之间的距离比栅电极垫4gp的中心位置和引线组(具体来说，引线GL)之间的距离更短。换言之，在Y轴方向，发射电极垫4印的中心位置比栅电极垫4gp更接近于引线组(具体来说，引线VL2)。
[0229]如此，发射电极垫4印布置得比栅电极垫4gp更接近于引线3 (具体来说，引线VL2)。这可以缩短用于电耦合发射电极垫4ep和引线VL2的导电路径(在图36中，导线9E)的路径距离。因此，可以降低电阻值。结果，可以降低晶体管元件Tl (参见图1)的ON电阻。
[0230]<修改的示例4>
[0231]作为不同于图36所示的半导体器件1H4的另一修改示例，可应用这样的实施例:如图37所示的半导体器件1H5那样，半导体芯片4的发射电极垫4ep和栅电极垫4gp沿Y轴方向平行地安置。图37是示出透过作为关于图6的另一个修改示例的半导体器件的密封体看到的半导体器件的内部结构的透视放大平面图。
[0232]在图37所示的半导体器件1H5中，半导体芯片4的发射电极垫4ep和栅电极垫4gp沿Y轴方向平行地安置。此处，在半导体器件1H5中，半导体芯片4的栅电极垫4gp的中心位置和引线组(具体来说，引线GL)之间的距离比发射电极垫4印的中心位置和引线组(具体来说，引线VL2)之间的距离更短。换言之，在Y轴方向，栅电极垫4gp的中心位置比发射电极垫4ep更接近于引线组(具体来说，引线GL)。
[0233]如此，栅电极垫4gp布置得比发射电极垫4印更接近于引线3(具体来说，引线GL)。这可以缩短用于电耦合栅电极垫4gp和引线GL的导电路径(在图37中，导线9G)的路径距离。相应地，可以降低电阻值。于是，导线9G的电阻值的缩小可以提升开关速度。
[0234]<修改示例5>
[0235]此外，在实施例以及修改示例I到修改示例4中，描述了其中导线9E用作用于电耦合半导体芯片4的发射电极垫4ep和引线VL2的金属导体(导电构件)的实施例。然而，作为其中用于从其中传递来自开关电路的大电流的导电路径的截面积进一步增大的修改不例，如图38所不的半导体器件1H6那样,可以使用金属箍(金属导体或金属板)51。
[0236]图38是示出透过作为关于图6的再一修改示例的半导体器件的密封体看到的半导体器件的内部结构的透视放大平面图。图39是沿图38的线A-A的放大截面图。
[0237]图38和图39所示的半导体器件1H6与图6所示的半导体器件I的不同之处在于，半导体芯片4的发射电极垫4印和引线VL2通过金属箍(金属导体或金属板)51电耦合。
[0238]金属箍51是由例如铜(Cu)制成的金属板，并具有将要与半导体芯片4的发射电极垫4ep耦合的芯片耦合部分51Cb、将要与引线VL2耦合的引线耦合部分51Lb以及芯片耦合部分51Cb与引线耦合部分51Lb之间的中间部分51Tb。如图39所示，芯片耦合部分51Cb和引线耦合部分51Lb中的每一个都具有朝向待耦合部分凸出的凸出部分。在将金属箍51安装于半导体芯片4和引线VL2上之前预先形成凸出部分。
[0239]芯片耦合部分5ICb通过导电粘接剂材料52与发射电极垫4ep电耦合。引线耦合部分51Lb通过导电粘接剂材料52与引线VL2的导线耦合表面(在图35的情况下，应看作箍耦合表面)3Ba电耦合。作为导电粘接剂材料52，如管芯粘接材料8那样，可以使用诸如Pb-Sn-Ag焊料或Sn-Sb焊料之类的焊料材料,或诸如Ag膏之类的包括在树脂中混合的大量导电颗粒(金属颗粒)的导电树脂材料。
[0240]当如半导体器件1H6那样，半导体芯片4的发射电极垫4印和引线VL2通过金属箍(金属导体或金属板)51电耦合时，可以使导电路径的截面积比实施例所描述的半导体器件I中的截面积更大。然后，通过增大用于电耦合发射电极垫4ep和引线VL2的导电路径(金属箍51)的截面积，可以降低电阻值。结果，可以降低晶体管元件Tl (参见图1)的ON电阻。
[0241]顺便说明，对于图38和39所示的半导体器件1H6的制造方法，在实施例所描述的导线键合步骤中，形成金属箍51。当焊料材料用作导电粘接剂材料52时，在形成金属箍51之后执行清洁步骤。因此优选地，在形成导线9A和导线9G之前，执行形成金属箍51的步骤和清洁步骤。
[0242]此外，虽然未示出，但是作为关于半导体器件1H6的进一步修改示例，图38所示的用于电耦合半导体芯片5的阳极电极垫5ap和引线CL的导线9A可以替换为金属箍51。
[0243]除差异之外，半导体器件1H6和半导体器件I相同，因此将不再重复描述。
[0244]<修改示例6>
[0245]作为关于修改示例5的进一步修改示例，如图40所示的半导体器件1H7那样，可以使用金属条带(金属导体或金属带)53电耦合半导体芯片4的发射电极垫4印和引线VL2。
[0246]图40是示出透过作为关于图38的修改示例的半导体器件的密封体看到的半导体器件的内部结构的透视放大平面图。此外，图41是沿图40的线A-A的放大截面图。
[0247]图40和41所示的半导体器件1H7与图6所示的半导体器件I的不同之处在于，半导体芯片4的发射电极垫4ep和引线VL2通过金属条带(金属导体或金属带)53电耦合。
[0248]金属条带53是以带形状(条带形状)形成的金属板，并由例如铝制成。此外，金属条带53与图38所示的金属箍51的相同之处在于，金属条带53具有将要耦合到半导体芯片4的发射电极垫4ep的芯片耦合部分53Cb、将要耦合到引线VL2的引线耦合部分53Lb以及设置在芯片耦合部分53Cb与引线耦合部分53Lb之间的中间部分53Tb。
[0249]此外，图40和41所示的金属条带53在某些方面不同于图38和39所示的金属箍51。下面将描述不同点。
[0250]对于金属条带53的形成方法(条带接合方法)，按顺序从未示出的用于容纳金属带的卷轴(容纳部件)抽出金属带，在模制时，将金属带联接到待联接的部分(半导体芯片的电极垫或引线的耦合表面)。换言之，金属条带53与金属箍51的不同之处在于，金属带在模制时联接到待联接的部分。
[0251]此外，为了将金属条带53联接到待联接的部分，对未示出的键合工具(联接夹具)施加超声波，由此，在金属条带53和待联接的部分的金属构件之间的联接界面处形成金属结合，以便实现联接。如此，金属条带53通过施加超声波而与待联接的部分建立电耦合。这消除了在金属条带53和待联接的部分之间使用导电粘接剂材料的必要性。这导致形成半导体器件的材料的数量减少，以及提供导电接合材料的步骤的数量减少，及其他过程的减少。由于这些及其他理由，可以降低半导体器件的组装成本。
[0252]然而，使用导电接合材料的金属箍51也具有很大的优点。如图39所示，例如当使用焊料材料作为用于电耦合金属箍51和待联接的部分的导电粘接剂材料52时，耦合部分的强度高于通过利用对图41所示的金属条带53施加超声波形成的联接部分的耦合强度。这对于提高半导体器件的可靠性而言是有效的。概言之，当成本降低具有更大的重要性时，采用金属条带53，当可靠性保证具有更大的重要性时，采用金属箍51，可以说是合乎需要的。
[0253]<修改示例7>
[0254]此外，在不偏离实施例中所描述的技术思想的主旨的范围内，可以组合并应用修改示例。
[0255]除这些以外，下面将描述实施例所描述的某些内容。
[0256]一种半导体器件，包括:
[0257]第一半导体芯片，具有包括在其上形成的第一电极垫和第二电极垫的第一前表面以及布置在第一前表面的相反侧并且包括在其上形成的第三电极的第一背表面，并且包括与第一和第二电极垫以及第三电极电稱合的晶体管兀件，
[0258]第二半导体芯片，具有包括在其上形成的第四电极垫的第二前表面以及布置在第二前表面的相反侧并且包括在其上形成的第五电极的第二背表面，并且包括与第四电极垫和第五电极电耦合的二极管元件，
[0259]第一金属板，包括沿第一方向延伸的第一侧面、沿与第一方向正交的第二方向延伸并且与第一侧面相交的第二侧面、与第二侧面相对沿第二方向延伸并进一步与第一侧面相交且布置在第二侧面内侧的第三侧面、以及用于在其上安装第一半导体芯片并与第一半导体芯片的第三电极电耦合且此外以在平面视图中插入在第二和第三侧面之间的方式设置的第一芯片安装部分，
[0260]第二金属板，包括沿第一方向延伸的第四侧面、沿第二方向延伸并与第四侧面相交的第五侧面、与第五侧面相对沿第二方向延伸且进一步与第四侧面相交并布置在第五侧面内侧的第六侧面、以及用于在其上安装第二半导体芯片并与第二半导体芯片的第五电极电耦合且此外以在平面视图中插入在第五和第六侧面之间的方式设置的第二芯片安装部分，
[0261]多个引线的组，包括与第一半导体芯片电耦合的引线以及与第二半导体芯片电耦合的引线，以及
[0262]用于密封第一和第二半导体芯片以及多个引线的相应部分的密封体。
[0263]第一和第二金属板彼此电隔离，并且以第一金属板的第三侧面面向第二金属板的第六侧面的方式彼此相邻地布置。
[0264]多个引线的组沿第二方向以面向第一金属板的第一侧面和第二金属板的第四侧面的方式布置，相应的引线沿第一方向布置。
[0265]在平面视图中，第一金属板的第一芯片安装部分插置在其间的第二侧面和第三侧面之间沿第一方向的长度大于第二金属板的第二芯片安装部分插置在其间的第五侧面和第六侧面之间沿第一方向的长度。
【权利要求】
1.一种半导体器件,包括: 第一半导体芯片，具有包括在其上形成的第一电极垫和第二电极垫的第一前表面以及布置在所述第一前表面的相反侧并且包括在其上形成的第三电极的第一背表面，所述第一半导体芯片包括与所述第一和第二电极垫以及所述第三电极电耦合的晶体管元件； 第二半导体芯片，具有包括在其上形成的第四电极垫的第二前表面以及布置在所述第二前表面的相反侧并且包括在其上形成的第五电极的第二背表面，所述第二半导体芯片包括与所述第四电极垫和第五电极电耦合的二极管元件； 第一金属板，具有包括安装在其上的所述第一半导体芯片并且与所述第一半导体芯片的所述第三电极电耦合的第一芯片安装部分； 第二金属板，具有包括安装在其上的所述第二半导体芯片并且与所述第二半导体芯片的所述第五电极电耦合的第二芯片安装部分； 引线组，包括与所述第一半导体芯片电耦合的引线和与所述第二半导体芯片电耦合的引线；以及 密封体，用于密封所述第一和第二半导体芯片以及多个引线的相应部分， 其中，所述第一和第二金属板彼此电隔离并且沿第一方向彼此相邻地布置， 其中，所述引线组布置为沿与所述第一方向正交的第二方向面向所述第一金属板和所述第二金属板，相应的引线 沿所述第一方向布置，且 其中，在平面视图中，所述第一金属板的包括所述第一芯片安装部分的部分沿所述第一方向的宽度大于所述第二金属板的包括所述第二芯片安装部分的部分沿所述第一方向的宽度。
2.根据权利要求1所述的半导体器件， 其中，所述第一金属板的包括所述第一芯片安装部分的所述部分沿所述第一方向并且沿所述第一金属板的厚度方向的每一截面积大于所述第二金属板的包括所述第二芯片安装部分的所述部分沿所述第一方向并且沿所述第二金属板的厚度方向的每一截面积。
3.根据权利要求2所述的半导体器件， 其中，所述第一金属板具有包括所述第一芯片安装部分的第一顶表面， 其中，所述第二金属板具有包括所述第二芯片安装部分的第二顶表面，且其中，所述第一金属板的所述第一顶表面的面积大于所述第二金属板的所述第二顶表面的面积。
4.根据权利要求3所述的半导体器件， 其中，所述第一金属板的体积大于所述第二金属板的体积。
5.根据权利要求4所述的半导体器件， 其中，所述引线组包括与所述第一半导体芯片的所述第一电极垫电耦合的第一引线、与所述第一半导体芯片的所述第二电极垫电耦合的第二引线、以及与所述第一半导体芯片的所述第三电极以及所述第二半导体芯片的所述第四电极垫电耦合的第三引线。
6.根据权利要求5所述的半导体器件， 其中，所述引线沿与所述第一方向正交的所述第二方向从所述密封体突出。
7.根据权利要求5所述的半导体器件， 其中，所述第一引线通过第一金属导体与所述第一半导体芯片的所述第一电极垫电耦人I=I， 其中，所述第二引线通过第二金属导体与所述第一半导体芯片的所述第二电极垫电耦合，且 其中，所述第三引线与所述第一金属板一体形成且通过第三金属导体与所述第二半导体芯片的所述第四电极垫电耦合。
8.根据权利要求7所述的半导体器件， 其中，所述第一和第三金属导体每个的导电路径的截面积大于所述第二金属导体的导电路径的截面积。
9.根据权利要求7所述的半导体器件， 其中，在平面视图中，所述第一电极垫沿所述第二方向的中心位置比所述第二电极垫的中心位置更接近于所述引线组。
10.根据权利要求5所述的半导体器件， 其中，所述第一半导体芯片包括绝缘栅极双极晶体管元件， 其中，所述第一电极垫与所 述绝缘栅极双极晶体管元件的发射电极电耦合， 其中，所述第二电极垫与所述绝缘栅极双极晶体管元件的栅电极电耦合， 其中，所述第三电极是所述绝缘栅极双极晶体管元件的栅电极， 其中，所述第四电极垫与所述二极管元件的阳极电极电耦合，且 其中，所述第五电极是所述二极管元件的阴极电极。
11.根据权利要求3所述的半导体器件， 其中，所述第一半导体芯片的所述第一前表面的面积大于所述第二半导体芯片的所述第二前表面的面积。
12.根据权利要求1所述的半导体器件， 其中，在所述第一金属板中，形成沿所述第一金属板的厚度方向穿透所述第一金属板的通孔，且 其中，所述通孔形成为比接近于所述第一金属板的面向所述引线组的一侧更接近于所述第一金属板的与其面向所述引线组的一侧相反的一侧。
13.根据权利要求12所述的半导体器件， 其中，所述通孔跨所述第一金属板和所述第二金属板地形成，并且形成为在所述第二金属板的厚度方向穿透所述第二金属板。
14.根据权利要求1所述的半导体器件， 其中，在所述第一和第二金属板之间设置有间隔， 其中，在平面视图中，所述间隔的沿所述第一方向的宽度小于所述第二金属板的包括所述第二芯片安装部分的部分沿所述第一方向的宽度，且 其中，所述密封体的一部分布置在所述间隔中。
15.—种半导体器件,包括: 第一半导体芯片，具有包括在其上形成的发射电极垫和栅电极垫的第一前表面、以及布置在所述第一前表面的相反侧并且包括在其上形成的收集电极的第一背表面，所述第一半导体芯片包括与所述发射电极垫和栅电极垫以及所述收集电极电耦合的绝缘栅极双极晶体管元件；第二半导体芯片，具有包括在其上形成的阳极电极垫的第二前表面、以及布置在所述第二前表面的相反侧并且包括在其上形成的阴极电极的第二背表面，所述第二半导体芯片包括与所述阳极电极垫和阴极电极电耦合的二极管元件； 第一金属板，具有包括安装在其上的所述第一半导体芯片并且与所述第一半导体芯片的所述收集电极电耦合的第一芯片安装部分； 第二金属板，具有包括安装在其上的所述第二半导体芯片并且与所述第二半导体芯片的所述阴极电极电耦合的第二芯片安装部分； 引线组，包括与所述第一半导体芯片的所述发射电极垫电耦合的发射极引线、与所述第一半导体芯片的所述栅电极垫电耦合的栅极引线、以及与所述第一金属板和所述第二半导体芯片的所述阳极电极垫电耦合的阳极-集电极引线； 与所述第一半导体芯片的所述发射电极垫和所述发射极引线电耦合的第一金属导体； 与所述第一半导体芯片的所述栅电极垫和所述栅极引线电耦合的第二金属导体；与所述第二半导体芯片的所述阳极电极垫和所述阳极-集电极引线电耦合的第三金属导体；以及 密封体，用于密封所述第一和 第二半导体芯片、形成所述引线组的引线的相应部分、以及所述第一、第二和第三金属导体， 其中，所述第一和第二金属板彼此电隔离并且沿第一方向彼此相邻地布置， 其中，所述引线组布置为沿与所述第一方向正交的第二方向面向所述第一金属板和所述第二金属板，各引线沿所述第一方向布置，且 其中，在平面视图中，所述第一金属板的包括所述第一芯片安装部分的部分沿所述第一方向的宽度大于所述第二金属板的包括所述第二芯片安装部分的部分沿所述第一方向的宽度。
16.一种制造半导体器件的方法，包括下列步骤: (a)提供具有第一金属板、第二金属板以及引线组的引线框架； (b)在所述第一金属板的第一芯片安装部分上安装第一半导体芯片，并且将所述第一金属板和所述第一半导体芯片的第三电极电耦合，所述第一半导体芯片具有包括在其上形成的第一电极垫和第二电极垫的第一前表面、以及布置在所述第一前表面的相反侧并且包括在其上形成的所述第三电极的第一背表面，并且包括与所述第一和第二电极垫以及所述第三电极电耦合的晶体管元件； (C)在所述第二金属板的第二芯片安装部分上安装第二半导体芯片，并且将所述第二金属板和所述第二半导体芯片的第五电极电耦合，所述第二半导体芯片具有包括在其上形成的第四电极垫的第二前表面、以及布置在所述第二前表面的相反侧并且包括在其上形成的所述第五电极的第二背表面，并且包括与所述第四电极垫和所述第五电极电耦合的二极管元件； (d)将所述第一半导体芯片与所述引线组中的某些引线电耦合，并且将所述第二半导体芯片与所述引线组中的另一些引线电耦合； (e)利用密封树脂密封所述第一和第二半导体芯片以及所述引线组的一部分，并且形成密封体；以及(f)从所述引线框架的支承部分切割所述第一和第二金属板以及所述引线组， 其中，所述第一和第二金属板彼此电隔离，并且沿第一方向彼此相邻地布置， 其中，所述引线组布置为沿与所述第一方向正交的第二方向面向所述第一金属板和所述第二金属板，各引线沿所述第一方向布置，且 其中，在平面视图中，所述第一金属板的包括所述第一芯片安装部分的部分沿所述第一方向的宽度大于所述第二金属板的包括所述第二芯片安装部分的部分沿所述第一方向的宽度。
17.根据权利要求16所述的用于制造半导体器件的方法，其中，所述步骤(d)包括: (dl)通过第一金属导体电耦合所述第一半导体芯片的所述第一电极垫和第一引线； (d2)通过第二金属导体电耦合所述第一半导体芯片的所述第二电极垫和第二引线；以及 (d3)通过第三金属导体电耦合所述第二半导体芯片的所述第四电极垫和与所述第一金属板电耦合的第三引线。
18.根据权利要求17所述的用于制造半导体器件的方法， 其中，所述第一金属导体的导电路径的截面积等于或大于所述第二金属导体的导电路径的截面积。
19. 根据权利要求18所述的用于制造半导体器件的方法， 其中，所述步骤(d2)在所述步骤(dl)之后执行。
20.根据权利要求16所述的用于制造半导体器件的方法， 其中，在所述第一和第二金属板之间设置有间隔， 其中，在平面视图中，所述间隔沿所述第一方向的宽度小于所述第二金属板的包括所述第二芯片安装部分的部分沿所述第一方向的宽度，且 其中，在所述步骤(e)中，所述密封体形成为使得所述密封体的一部分布置在所述间隔中。
【文档编号】H01L23/367GK103779340SQ201310501563
【公开日】2014年5月7日 申请日期:2013年10月23日 优先权日:2012年10月23日
【发明者】団野忠敏, 波多俊幸, 町田勇一 申请人:瑞萨电子株式会社