外延结构及其形成方法
【专利摘要】本发明的一个实施例是一种方法，该方法包括在衬底上的沟槽中外延生长第一III-V族化合物半导体，且在腔室中实施外延生长。第一III-V族化合物半导体具有包括小平面的第一表面。在外延生长之后，蚀刻第一III-V族化合物半导体的第一表面以形成第一III-V族化合物半导体的改性表面。在腔室中原位实施蚀刻第一表面。在第一III-V族化合物半导体的改性表面上外延生长第二III-V族化合物半导体。可以在MOCVD腔室中实施第一III-V族化合物半导体的外延生长，且可以使用HCl气体进行蚀刻。本发明还公开了通过该方法形成的结构。
【专利说明】外延结构及其形成方法
【技术领域】
[0001]本申请总体上涉及半导体领域，更具体地，涉及外延结构及其形成方法。
【背景技术】
[0002]场效应晶体管(FET)的速度与FET的驱动电流密切相关，驱动电流进一步与电荷的迁移率密切相关。例如，当电子迁移率在它们的沟道区中较高时，则NFET具有高驱动电流，而当空穴迁移率在它们的沟道区域中较高时，则PFET具有高驱动电流。由于III族和V族元素化合物半导体材料(称为II1- V族化合物半导体)具有高电子迁移率，因此其是用于形成晶体管的良好的备选材料。因此，已经开发出由II1- V族化合物半导体形成的晶体管。
[0003]然而，由于很难获得II1- V族元素的块状晶体，因此通常需要在其它衬底上生长II1- V族化合物半导体膜。由于这些衬底与II1- V族化合物半导体的晶格常数和热膨胀系数不同，所以II1- V族化合物半导体膜在不同衬底上的生长面临着困难。已经使用各种方法来形成没有严重缺陷的高品质II1- V族化合物半导体。例如，从位于浅沟槽隔离(STI)区域之间的沟槽中生长II1- V族化合物半导体以利用纵横比陷讲(aspect rat1trapping, ART)限制(trap) II1- V族化合物半导体膜底部处的缺陷并且防止缺陷传播至表面区域。
[0004]使用在STI区域之间的沟槽中的不同衬底上生长的II1- V族化合物半导体的一些结构，可以与在不同II1-V族化合物半导体上生长的一个II1-V族化合物半导体集成。在这些情况下，即使ART可以减小表面区域处的缺陷，但也可能通过在不同的II1-V族化合物半导体上生长II1-V族化合物半导体而产生缺陷(例如，面缺陷)。
【发明内容】
[0005]为解决上述问题，本发明提供了一种方法，包括:形成具有沟槽的衬底，沟槽由隔离区域限定；在沟槽中外延生长第一 II1- V族化合物半导体，第一 II1- V族化合物半导体具有第一表面；蚀刻第一 II1- V族化合物半导体的第一表面，以形成第一 II1- V族化合物半导体的改性表面；以及在第一 II1- V族化合物半导体的改性表面上外延生长第二II1- V族化合物半导体。
[0006]其中，在金属有机物化学汽相沉积(MOCVD)腔室中使用MOCVD实施外延生长第一II1- V族化合物半导体的步骤，并且在外延生长第一 II1- V族化合物半导体的步骤之后，在MOCVD腔室中实施蚀刻第一 II1- V族化合物半导体的第一表面的步骤。
[0007]其中，蚀刻第一表面包括使用氯化氢(HCl)气体。
[0008]其中,第一表面包括第一表面定向，并且改性表面包括圆化表面。
[0009]其中，第一表面包括具有第一表面定向的小平面。
[0010]其中，第一表面包括第一表面定向，并且改性表面包括第二表面定向，第二表面定向与第一表面定向不同。
[0011]其中，第一表面包括具有第一表面定向的小平面，并且第二表面定向与衬底的第三表面定向不同。
[0012]其中，第一表面包括具有第一表面定向的小平面，并且第二表面定向与衬底的第三表面定向相同。
[0013]其中，衬底包括(100)半导体衬底；第一表面包括(111)小平面；以及改性表面包括(i)被圆化、(ii)具有(113)定向、(iii)具有(100)定向或(iv)它们的组合的表面。
[0014]此外，还提供了一种方法，包括:在衬底上形成沟槽，沟槽由邻近的隔离区域限定；在沟槽中外延生长第一 II1- V族化合物半导体，第一 II1- V族化合物半导体具有包括小平面的第一表面，在腔室中实施外延生长第一 II1- V族化合物半导体的步骤；在外延生长第一 II1- V族化合物半导体的步骤之后，蚀刻第一 II1- V族化合物半导体的第一表面，以形成第一 II1- V族化合物半导体的改性表面，在腔室中原位实施蚀刻第一表面的步骤；以及在第一 II1- V族化合物半导体的改性表面上外延生长第二 II1- V族化合物半导体。
[0015]其中，使用金属有机物化学汽相沉积(MOCVD)实施外延生长第一 II1- V族化合物半导体的步骤。
[0016]其中，蚀刻第一表面包括使用氯化氢(HCl)气体。
[0017]其中，改性表面包括圆化表面。
[0018]其中，改性表面包括与衬底的第二表面定向不同的第一表面定向。
[0019]其中，改性表面包括与衬底的第二表面定向相同的第一表面定向。
[0020]其中，衬底包括(100)半导体衬底；小平面为(111)小平面；以及改性表面包括(i)被圆化、(ii)具有(113)定向、(iii)具有(100)定向或(iv)它们的组合的表面。
[0021]此外，还提供了一种结构，包括:(100)衬底，包括沟槽，沟槽由衬底上的隔离区域限定；第一 II1- V族化合物晶体半导体，位于沟槽中，第一 II1- V族化合物晶体半导体包括远离衬底的非(111)表面；以及第二 II1- V族化合物晶体半导体，位于第一 II1- V族化合物晶体半导体的非(111)表面上。
[0022]其中，非(111)表面包括(113)表面。
[0023]其中，非(111)表面包括圆化表面。
[0024]其中，非(111)表面包括(100)表面。
【专利附图】
【附图说明】
[0025]为了更全面地理解本发明及其优势，现将结合附图所进行的以下描述作为参考，其中:
[0026]图1至图6是根据实施例的用于形成外延结构的第一工艺；以及
[0027]图7至图9是根据实施例的用于形成外延结构的第二工艺。
【具体实施方式】
[0028]下面，详细讨论各实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出了制造和使用本发明主题的具体方式，而不用于限制本发明的范围。
[0029]本文结合具体环境描述实施例，S卩，形成用于鳍式场效应晶体管(finFET)的外延结构的工艺。这些工艺可以用于异质外延结构或同质外延结构，也可以用于其他器件，诸如其他晶体管结构、光学器件(诸如，发光二极管(LED))等。此外，本文所讨论的特定实施例描述了各种表面定向及材料。本领域普通技术人员容易理解，例如，其他实施例可以具有不同的表面定向和/或材料。相似的参考标号在本文中用于表示相似的部件。尽管所讨论的方法实施例可以以特定顺序实施，但是其他方法实施例可以以任何逻辑顺序实施。
[0030]图1至图6根据实施例示出了用于形成外延结构和各种中间结构的第一工艺。在图1中，在衬底20中形成隔离区域22。衬底20包括晶体材料，其用作用于后续的外延生长的模板。衬底20可以是块状衬底、绝缘体上半导体(SOI)衬底等，且可以包括S1、SiGe,Ge,SiC.1nAs等，其可以是用作模板的晶体材料。在本文所论述的特定实施例中，衬底20是具有(100)表面定向的块状硅衬底。
[0031]在衬底20内蚀刻凹槽或沟槽，并将隔离材料沉积到沟槽内以形成隔离区域22，隔离区域22可以是浅沟槽隔离(STI)区域。可以使用诸如溅射蚀刻、反应离子蚀刻(RIE)、容性耦合等离子体(CCP)、电感耦合等离子体(ICP)等的可接受的光刻和蚀刻技术来蚀刻凹槽或沟槽。隔离材料可以是氧化物(诸如氧化硅)、氮化物(诸如氮化硅)等或它们的组合，并且可以通过化学汽相沉积(CVD)工艺、热氧化工艺等或它们的组合来沉积。可以通过诸如化学机械抛光(CMP)的平坦化技术从衬底20的顶面去除多余的隔离材料，这可以使隔离区域22的顶面与衬底20的顶面共面。
[0032]在图2中，通过去除衬底20中邻近的隔离区域22之间的部分形成沟槽24。蚀刻衬底20的这些部分以形成沟槽24。如图所示，沟槽24的底面(例如，衬底20的顶面)高于邻近的隔离区域22的底面。在其他实施例中，沟槽24的底面可以基本上水平于或低于邻近的隔离区域22的底面。也可以使用其他底面轮廓，诸如基本上为U形或V形。可以使用干蚀刻、使用蚀刻气体(选自例如CF4、C12、NF3、SF6或它们的组合)实施蚀刻工艺。在其他实施例中，可以使用湿蚀刻，例如使用四甲基氢氧化铵(TMAH)、氢氧化钾(KOH)溶液等作为蚀刻剂来实施蚀刻工艺。在本文所讨论的特定的实施例中，最初的衬底20具有(100)的表面定向，沟槽24的底面也具有(100)的表面定向，且沟槽24的这些底面暴露出用作用于后续的外延生长的模板的晶体材料。
[0033]在其他实施例中，可以通过其他方法形成沟槽24。例如，可以在衬底20的顶面上方沉积介电层。介电层可以是氧化物、氮化物等或它们的组合，可以通过CVD工艺等沉积介电层。然后，可以在介电层中通过光刻和蚀刻工艺蚀刻沟槽24以通过介电层中的沟槽24暴露出衬底20的顶面。介电层的保留部分可以形成隔离区域22。
[0034]在图3中，在沟槽24中外延生长第一晶体半导体材料26。第一晶体半导体材料26具有固有晶格常数，其与衬底20中用作模板的晶体材料的晶格常数晶格失配。第一晶体半导体材料26可以包括例如III族、IV族、或V族的半导体材料或它们的组合。IV族半导体材料的实例包括S1、Ge、SiGe, SiC等。III族和V族的半导体材料可以包括III族和V族(II1- V族)的化合物半导体材料，诸如 GaAs、AlAs、GaN、InP, InAs, InAlAs、InGaAs,GaSb、AlSb、InGaSb、AlP、GaP等，III族和V族(II1- V族)的化合物半导体材料包括它们的任何二元、三元或四元化合物。可以使用可接受的工艺(诸如金属有机物CVD (MOCVD)或其他可接受的工艺)外延生长第一晶体半导体材料26。外延生长工艺可以包括蚀刻剂，蚀刻剂去除在非晶体表面(诸如隔离区域22的表面)上成核的任何第一晶体半导体材料26，使得外延生长工艺选择性地基本上仅在下面的晶体材料模板上进行生长，其中，在模板上开始进行外延生长。第一晶体半导体材料26可以外延生长至任意高度，诸如低于、水平于或高于邻近的隔离区域22的顶面。
[0035]在本文所论述的特定实施例中，第一晶体半导体材料26是II1- V族化合物半导体材料，具体的，通过MOCVD外延生长GaAs。通常地，如图3所示，在沟槽中的(100)硅表面上通过MOCVD外延生长的GaAs在GaAs中产生(111)小平面(facet)。图3示出了(111)小平面27。通过相似或其他外延生长技术形成的用于第一晶体半导体材料26的其他材料，特别是其他II1- V族化合物半导体材料，可以产生相似的小平面。
[0036]图4示出了削减(reduce)的第一晶体半导体材料28。在结合图3论述的第一晶体半导体材料26的外延生长之后，蚀刻第一晶体半导体材料26以削减小平面27，从而形成削减的第一晶体半导体材料28。蚀刻导致削减的第一晶体半导体材料28的顶面29被圆化和/或具有不同的表面定向，诸如(113)表面定向。任何可接受的蚀刻工艺和蚀刻剂均可以用于蚀刻。可以在外延生长工艺的腔室中原位实施蚀刻，并在外延生长之后实施蚀刻。可以使用对蚀刻的各种修改以实现期望的削减的第一晶体半导体材料28的圆化和/或它的表面定向。
[0037]在本文的特定实施例中，在用于外延生长GaAs的MOCVD腔室中原位实施蚀刻。蚀刻使用氯化氢(HCl)蒸汽蚀刻剂。在这个实施例中，蚀刻工艺的温度可以大于约600°C，诸如约700°C，并且也可以使用低蚀刻工艺温度(诸如取决于期望蚀刻速率的温度)，例如，较高的温度可以产生较高的蚀刻速率。进一步的，可以根据期望的蚀刻速率改变HCl气体的流速，诸如具有较高的流速可以导致较快的蚀刻。将GaAs的(111)小平面27削减至顶面29，顶面29是圆化表面和/或具有(113)表面定向。
[0038]在削减的第一晶体半导体材料28上外延生长第二晶体半导体材料30。第二晶体半导体材料30可以与削减的第一晶体半导体材料28相同或不同，并且第二晶体半导体材料30可以具有与削减的第一晶体半导体材料28的晶格常数相同或不同的固有晶格常数。第二晶体半导体材料30可以包括例如上文所述的III族、IV族或V族的半导体材料或它们的组合。可以使用可接受的工艺(诸如金属有机物CVD (M0CVD)、分子束外延(MBE)或其他可接受的工艺)外延生长第二晶体半导体材料30。在本文所论述的特定实施例中，第二晶体半导体材料30是II1- V族化合物，具体地，在削减的GaAs上外延生长InP。
[0039]此时，图5中的结构可以用于形成任何适当的器件，诸如晶体管、光学器件等。例如，图6示出了形成用于鳍式场效应晶体管(finFET)的鳍的工艺步骤。在图6中，可以实施诸如CMP的平坦化技术以平坦化第二晶体半导体材料30，使得第二晶体半导体材料30的顶面与隔离区域22的顶面共面。通过诸如选择性蚀刻削减隔离区域22使隔离区域22凹进，从而使得第二晶体半导体材料30从邻近的隔离区域22之间凸出。第二晶体半导体材料30以这种方法形成鳍。可以在鳍上方分别形成栅极堆叠(包括栅极电介质以及位于栅极电介质上方的栅电极)，并且可以掺杂鳍以形成源极/漏极区域。本领域普通技术人员容易理解，这些部件是如何形成的，并且可以实施任何其他工艺以形成finFET。
[0040]图7至图9根据实施例示出了用于形成外延结构和各种中间结构的第二工艺。实施结合图1至图3所论述的工艺。然后，与图4的论述类似，图7示出了蚀刻第一晶体半导体材料26以形成削减的第一晶体半导体材料40。按照与图4所述的相同的方式实施蚀亥|J，但是修改了工艺参数，诸如，具有更长的蚀刻时间，使得削减的第一晶体半导体材料40具有与沟槽24 (例如，衬底20的顶面)的底面平行的平坦的顶面42。如对特定实施例的修改，蚀刻GaAs使得GaAs的顶面具有(100)表面定向。
[0041]如结合图5的论述，图8示出了在削减的第一晶体半导体材料40上外延生长的第二晶体半导体材料30。在修改的特定实施例中，第二晶体半导体材料30是在削减的GaAs上外延生长的InP。
[0042]此时，图8中的结构可以用于形成任何合适的器件，诸如晶体管、光学器件或其他器件。例如，图9示出了形成用于鳍式场效应晶体管(finFET)的鳍的工艺步骤。结合图6论述了这些步骤和其他工艺，并且因此，为了简洁在此处省略了对这部分的论述。
[0043]一些实施例可以实现减小第二晶体半导体材料30中的诸如孪晶面缺陷的面缺陷。通过将位于第一晶体半导体材料26的顶面上的小平面(诸如(111)小平面)削减成圆化和/或具有诸如(113 )表面定向的不同的表面定向，或具有诸如(100 )表面的平坦表面，可以在随后的外延生长第二晶体半导体材料30中消除面缺陷(诸如(111)面缺陷)。如果使用MOCVD工艺外延生长第一晶体半导体材料26，则MOCVD工艺可以灵活用于结合第一晶体半导体材料26的原位蚀刻，与非原位蚀刻相比，其可以增加产量和降低成本。
[0044]—个实施例是一种方法。该方法包括形成具有沟槽的衬底，并通过隔离区域限定沟槽。在沟槽中外延生长第一 ii1- V族化合物半导体，且第一 II1- V族化合物半导体具有第一表面。蚀刻第一 II1- V族化合物半导体的第一表面以形成第一 II1- V族化合物半导体的改性(modified)表面。在第一 II1- V族化合物半导体的改性表面上外延生长第二II1- V族化合物半导体。
[0045]另一个实施例是一种方法。该方法包括在衬底上形成沟槽。通过邻近的隔离区域限定沟槽。在沟槽中外延生长第一 II1- V族化合物半导体，并且在腔室中实施外延生长。第一 II1- V族化合物半导体具有包括小平面的第一表面。在外延生长第一 II1- V族化合物半导体之后，蚀刻第一 II1- V族化合物半导体的第一表面以形成第一 II1- V族化合物半导体的改性(altered)表面。在腔室中原位实施第一表面的蚀刻。在第一 II1-V族化合物半导体的改性表面上外延生长第二 II1- V族化合物半导体。
[0046]又一个实施例是一种结构。该结构包括具有沟槽的(100)衬底、位于沟槽中的第一II1- V族化合物晶体半导体、以及位于第一 II1- V族化合物晶体半导体上的第二 II1- V族化合物晶体半导体。通过衬底上的隔离区域限定沟槽。第一 II1- V族化合物晶体半导体包括位于衬底远端的的非(111)表面。第二 II1- V族化合物半导体位于非(111)表面上。
[0047]尽管已经详细地描述了本发明各个实施例及其优势，但应该理解，可以在不背离所附权利要求限定的本发明的精神和范围的情况下，可对本发明作出各种变化、替换和修改。而且，本申请的范围预期不限于本说明书中描述的工艺、机器、制造、物质组成、工具、方法和步骤的特定实施例。作为本领域普通技术人员将容易从本发明理解，根据本发明，可以利用现有的或今后将要开发的、与根据本发明所述相应实施例执行基本相同的功能或实现基本相同结果的工艺、机器、制造、物质组成、工具、方法或步骤。因此，所附权利要求旨在将这些工艺、机器、制造、物质组成、工具、方法或步骤包括在它们的范围内。
【权利要求】
1.一种方法，包括: 形成具有沟槽的衬底，所述沟槽由隔离区域限定； 在所述沟槽中外延生长第一 II1- V族化合物半导体，所述第一 II1- V族化合物半导体具有第一表面； 蚀刻所述第一 II1- V族化合物半导体的所述第一表面，以形成所述第一 II1- V族化合物半导体的改性表面；以及 在所述第一 II1- V族化合物半导体的所述改性表面上外延生长第二 II1- V族化合物半导体。
2.根据权利要求1所述的方法，其中，在金属有机物化学汽相沉积(MOCVD)腔室中使用MOCVD实施外延生长所述第一 II1- V族化合物半导体的步骤，并且在外延生长所述第一II1- V族化合物半导体的步骤之后，在所述MOCVD腔室中实施蚀刻所述第一 II1- V族化合物半导体的所述第一表面的步骤。
3.根据权利要求1所述的方法，其中，蚀刻所述第一表面包括使用氯化氢(HCl)气体。
4.根据权利要求1所述的方法，其中，所述第一表面包括第一表面定向，并且所述改性表面包括圆化表面。
5.根据权利要求4所述的方法，其中，所述第一表面包括具有所述第一表面定向的小平面。
6.根据权利要求1所述的方法，其中，所述第一表面包括第一表面定向，并且所述改性表面包括第二表面定向，所述第二表面定向与所述第一表面定向不同。
7.根据权利要求6所述的方法，其中，所述第一表面包括具有所述第一表面定向的小平面，并且所述第二表面定向与所述衬底的第三表面定向不同。
8.根据权利要求6所述的方法，其中，所述第一表面包括具有所述第一表面定向的小平面，并且所述第二表面定向与所述衬底的第三表面定向相同。
9.一种方法，包括: 在衬底上形成沟槽，所述沟槽由邻近的隔离区域限定； 在所述沟槽中外延生长第一 II1- V族化合物半导体，所述第一 II1- V族化合物半导体具有包括小平面的第一表面，在腔室中实施外延生长所述第一 II1- V族化合物半导体的步骤； 在外延生长所述第一 II1- V族化合物半导体的步骤之后，蚀刻所述第一 II1- V族化合物半导体的所述第一表面，以形成所述第一 II1- V族化合物半导体的改性表面，在所述腔室中原位实施蚀刻所述第一表面的步骤；以及 在所述第一 II1- V族化合物半导体的所述改性表面上外延生长第二 II1- V族化合物半导体。
10.一种结构,包括: (100)衬底，包括沟槽，所述沟槽由所述衬底上的隔离区域限定； 第一 II1- V族化合物晶体半导体，位于所述沟槽中，所述第一 II1- V族化合物晶体半导体包括远离所述衬底的非(111)表面；以及 第二 II1- V族化合物晶体半导体，位于所述第一 II1- V族化合物晶体半导体的所述非(111)表面上。
【文档编号】H01L21/3213GK104347365SQ201310535186
【公开日】2015年2月11日 申请日期:2013年11月1日 优先权日:2013年7月30日
【发明者】陈孟谷, 林宏达, 蔡邦彦, 张惠政 申请人:台湾积体电路制造股份有限公司