以碳纳米管为掩膜制备FinFET的方法
【专利摘要】本发明提供一种以碳纳米管为掩膜制备FinFET的方法，包括：在半导体衬底上形成水平排列的一维碳纳米管平行阵列结构；利用碳纳米管平行阵列结构作掩膜层，采用各向异性刻蚀工艺刻蚀半导体衬底，在半导体衬底中形成鳍形阵列结构；去除碳纳米管平行阵列结构；经光刻和刻蚀工艺，在鳍形阵列结构上制备出源/漏电极、栅电极和接触孔，从而形成FinFET器件。本发明的方法，可以有效控制鳍形结构的宽度，从而制备出具有小尺寸的鳍形结构的FinFET器件，不仅降低了工艺难度，而且有利于有效地调制器件的性能。
【专利说明】以碳纳米管为掩膜制备FinFET的方法
【技术领域】
[0001]本发明涉及半导体【技术领域】，特别涉及一种以碳纳米管为掩膜制备FinFET的方法。
【背景技术】
[0002]随着半导体工艺技术节点的不断缩小，传统的平面MOSFET遇到了越来越多的技术挑战，FinFET作为一种新型的三维器件结构，可以极大地提升MOSFET的器件特性，包括抑制短沟效应、减小器件漏电、提高驱动电流以及提升亚阈值特性等等。目前，FinFET已经成为业界所公认的可以延续硅基MOSFET尺寸减小趋势的新型器件结构，并将在20纳米以下工艺节点获得量产。
[0003]三维结构的硅鳍结构(Si Fin)是实现FinFET器件制备的关键工艺之一，而目前制备Si Fin的主流工艺仍然是基于传统的光刻技术，并结合先进的半导体工艺技术，如自对准的侧墙工艺等，所制备的Si Fin的最小宽度通常只能实现10?20纳米量级，但是，对于FinFET器件而言，器件性能的提升与Si Fin的宽度有着密切关系，通常情况下，随着SiFin的宽度减小，在栅压的控制下越容易形成全耗尽的Si Fin，从而可以显著提升器件的栅控性能，同时减小器件的漏致势垒降低效应，进而获得高性能的FinFET器件。目前，寻求FinFET器件性能的提升仍然是研究的热点之一，尤其是在改进FinFET器件的制备工艺、优化FinFET器件的结构参数等方面仍然是许多研究人员探索的方向。
[0004]碳纳米管作为一种新型的一维纳米材料，其独特的材料特性可潜在应用于纳米结构的制备和加工领域，已有研究表明利用碳纳米管做掩膜材料可制备小尺寸的 Si02 沟槽结构(Hye R., et.al., Nature Nanotechnol., vol.2, pp.267, 2008; Liu
H.Τ.，et.al.，J.Am.Chem.Soc.，vol.131，pp.17034，2009; Zhao H.B.，et.al.，Chin.Phys.B, vol.20，pp.108103，2011)，但是，目前缺乏将碳纳米管掩膜和FinFET相结合的技术，如何将这两者结合来制备高性能的FinFET器件成为需要解决的问题。
【发明内容】
[0005]为了克服上述问题，本发明旨在提供一种以碳纳米管为掩膜制备FinFET的方法，从而将碳纳米管掩膜与FinFET技术相结合，达到制备高性能的小尺寸FinFET和节约成本的目的。
[0006]本发明的一种以碳纳米管为掩膜制备FinFET的方法，包括以下步骤:
[0007]步骤SOl:提供一个半导体衬底；
[0008]步骤S02:在所述半导体衬底上形成水平排列的一维碳纳米管平行阵列结构；
[0009]步骤S03:利用所述的碳纳米管平行阵列结构做掩膜层，采用各向异性刻蚀工艺刻蚀所述的半导体衬底，在所述半导体衬底中形成鳍形阵列结构；
[0010]步骤S04:去除所述碳纳米管平行阵列结构；
[0011]步骤S05:经光刻和刻蚀工艺，在所述鳍形阵列结构上制备出源/漏电极、栅电极和接触孔，从而形成所述的FinFET器件。
[0012]优选地，所述的各向异性刻蚀工艺为反应离子刻蚀工艺。
[0013]优选地，所述步骤S02中，形成水平排列的一维碳纳米管平行阵列结构的方法包括:直接在所述半导体衬底上制备一维碳纳米管平行阵列或将若干碳纳米管平行排布于所述半导体衬底上。
[0014]优选地，所述直接在所述半导体衬底上制备一维碳纳米管平行阵列的方法包括:
[0015]步骤Al:在所述半导体衬底上形成催化剂图形；
[0016]步骤A2:采用化学气相沉积法，在所述半导体衬底上直接生长出所述的一维碳纳米管平行阵列结构。
[0017]优选地，所述将若干碳纳米管平行排布于所述半导体衬底上的方法包括:
[0018]步骤B1:在另一个衬底上生长出碳纳米管平行阵列；
[0019]步骤B2:将所述碳纳米管平行阵列压印到一个柔性材料的表面；
[0020]步骤B3:将所述柔性材料表面的碳纳米管平行阵列转移到所述半导体衬底上。
[0021]优选地，所述步骤S04中，采用化学腐蚀、干法刻蚀或超声清洗去除所述碳纳米管阵列结构。
[0022]优选地,所述步骤S05包括:
[0023]步骤Cl:采用光刻和刻蚀工艺，在所述鳍形阵列结构上刻蚀出源/漏电极图形，并生长出源/漏结构，从而形成所述源/漏电极；
[0024]步骤C2:在所述鳍形阵列结构上且在所述源/漏电极之间形成所述栅电极；
[0025]步骤C3:在所述源/漏电极上形成所述接触孔。
[0026]优选地，所述碳纳米管为单壁碳纳米管、多壁碳纳米管或单壁碳纳米管管束。
[0027]优选地，所述半导体衬底为硅衬底。
[0028]本发明以碳纳米管为掩膜制备FinFET的方法，在制备鳍形结构时充分利用了一维碳纳米管材料的小尺寸特征和独特的材料特性，即无需借助先进的半导体光刻技术即可制备宽度很小的鳍形结构，从而突破了传统光刻工艺的限制，为FinFET器件制备工艺的改进和器件性能的提升提供了一种全新的解决方法。此外，本发明所制备的FinFET的鳍形结构的宽度主要由碳纳米管掩膜材料的直径决定，而通常情况下，单壁碳纳米管的直径最小在I?2纳米范围，多壁碳纳米管的直径从10纳米至几十纳米不等，单壁碳纳米管管束的直径则根据单壁碳纳米管的数量不同从几纳米到十几纳米不等，由此可见，本发明中所制备的FinFET器件的鳍形结构的宽度可根据选择不同的碳纳米管材料进行有效控制，从而给FinFET器件性能的调制提供了便捷的方法。
【专利附图】
【附图说明】
[0029]图1为本发明的一个较佳实施例的以碳纳米管为掩膜制备FinFET的方法的流程示意图
[0030]图2—8为本发明的上述较佳实施例的以碳纳米管为掩膜制备FinFET的方法的各个制备步骤所对应的截面结构示意图
【具体实施方式】[0031]为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
[0032]以下结合具体实施例和附图1-8对本发明的以碳纳米管为掩膜制备FinFET的方法作进一步详细说明。其中，图1为本发明的一个较佳实施例的以碳纳米管为掩膜制备FinFET的方法的流程示意图，图2— 8为本发明的上述较佳实施例的以碳纳米管为掩膜制备FinFET的方法的各个制备步骤所对应的截面结构示意图。
[0033]请参阅图1，本发明的本实施例的一种以碳纳米管为掩膜制备FinFET的方法，包括以下步骤:
[0034]步骤SOl:请参阅图2，提供一个半导体衬底I ;
[0035]具体的，本发明中的半导体衬底I可以但不限于为硅衬底、锗硅衬底、锗衬底等，在本实施例中，所采用的半导体衬底I为硅衬底。
[0036]步骤S02:请参阅图3，在半导体衬底I上形成水平排列的一维碳纳米管平行阵列结构2 ；
[0037]具体的，本发明中，在半导体衬底I上形成水平排列的一维碳纳米管平行阵列结构2的方法可以但不限于在半导体衬底I上直接生长碳纳米管平行阵列，也可以将在其它衬底上制备的碳纳米管平行阵列转移到该半导体衬底I上。在本实施例中，采用在半导体衬底上直接生长碳纳米管平行阵列的方法，具体包括如下步骤:
[0038]步骤Al:在半导体衬底I上形成催化剂图形；
[0039]步骤A2:采用化学气相沉积法，在半导体衬底I上直接生长出一维碳纳米管平行阵列结构2。
[0040]具体的，本实施例中，可以但不限于采用光刻和剥离工艺在硅衬底上形成催化剂图形，该催化剂图形可以为规则的图形，催化剂图形之间的间距可以根据实际工艺要求而定。在化学气相沉积过程中，根据化学气相沉积原理，在输入气流的辅助作用下，大量的碳纳米管在催化剂图形之间生长，从而形成碳纳米管平行阵列。在本发明的另一实施例中，也可以将在其它衬底上制备的碳纳米管平行阵列转移到半导体衬底上，可以但不限于利用柔性材料通过如下步骤来制备:
[0041]步骤B1:在另一个衬底上生长出碳纳米管平行阵列；
[0042]步骤B2:将碳纳米管平行阵列压印到一个柔性材料的表面；
[0043]步骤B3:将柔性材料表面的碳纳米管平行阵列转移到半导体衬底上。
[0044]这里，首先，可以采用常规的较成熟的工艺首先在其它衬底上制备出碳纳米管平行陈列，例如石英衬底等；然后，利用一个柔性材料比如PMMA等将碳纳米管平行阵列压印在其上，所述压印可以但不限于采用机械方法直接压印在该柔性材料上，也可以在碳纳米管阵列之间填充柔性材料，然后将该带有碳纳米管平行阵列的柔性材料放置在硅衬底上，再将该柔性材料蚀去除或者在后续的刻蚀过程中将该柔性材料刻蚀掉。
[0045]本发明中所采用的碳纳米管可以为单壁碳纳米管、多壁碳纳米管或单壁碳纳米管管束等，因此，可以根据不同的鳍形结构的宽度，来选择不同的碳纳米管种类，再针对所要生长的碳纳米管的种类，采用不同的生长方法生长碳纳米管阵列。
[0046]当碳纳米管阵列结构制备完成后，接着上述步骤S02继续进行本实施例的FinFET的制备。
[0047]步骤S03:请参阅图4，以碳纳米管平行阵列结构2做掩膜层，采用各向异性刻蚀工艺刻蚀半导体衬底1，在半导体衬底I中形成鳍形阵列结构3 ；
[0048]具体的，本发明中，可以但不限于采用反应离子刻蚀工艺对半导体衬底I进行各向异性刻蚀，刻蚀的具体工艺参数比如反应压强、气体流量、反应温度等都可以根据实际工艺需要而设定，本发明对此不作任何限制。
[0049]步骤S04:请参阅图5,去除碳纳米管阵列结构3 ；
[0050]具体的，本实施例中，将碳纳米管阵列结构3去除的方法可以但不限于是化学腐蚀法，也可以是干法刻蚀或者超声清洗等方法。
[0051]步骤S05:经光刻和刻蚀工艺，在半导体衬底I上制备出源/漏电极4、栅电极5和接触孔6，从而形成FinFET器件。
[0052]具体的，本实施例中，该步骤可以具体为:
[0053]步骤Cl:请参阅图6，采用光刻和刻蚀工艺，在鳍形阵列结构3上刻蚀出源/漏电极图形，并生长出源/漏结构，从而形成源/漏电极4 ；
[0054]这里，可以但不限于利用外延工艺来生长源/漏结构，该源/漏结构可以但不限于为Si或SiGe源/漏结构。
[0055]步骤C2:请参阅图7，在鳍形阵列结构3上且在源/漏电极4之间形成栅电极5 ；
[0056]这里，可以但不限于包括:首先在半导体衬底I上依次沉积栅介质和栅极材料，比如栅介质可以为高K栅介质等，栅极材料可以为金属；然后，经光刻和刻蚀工艺，刻蚀栅介质和栅极材料，从而形成栅电极5。
[0057]步骤C3:请参阅图8，在源/漏电极4上形成接触孔6。
[0058]需要说明的是，制备本发明的FinFET的源/漏电极4、栅电极5和接触孔6的方法，可以采用目前制备FinFET的主流工艺来进行，本发明对此不作任何限制。
[0059]在本发明中，碳纳米管的直径决定着沟槽的宽度和硬掩膜图形的宽度，从而有效控制鳍形结构的宽度，并制备出宽度很小的鳍形结构，这为调制FinFET器件的性能提供了便捷的方法。
[0060]综上所述，本发明以碳纳米管为掩膜制备FinFET的方法，在制备鳍形结构时充分利用了一维碳纳米管材料的小尺寸特征和独特的材料特性，即无需借助先进的半导体光刻技术即可制备宽度很小的鳍形结构，从而突破了传统光刻工艺的限制，为FinFET器件制备工艺的改进和器件性能的提升提供了一种全新的解决方法。此外，本发明所制备的FinFET的鳍形结构的宽度主要由碳纳米管掩膜材料的直径决定，而通常情况下，单壁碳纳米管的直径最小在I?2纳米范围，多壁碳纳米管的直径从10纳米至几十纳米不等，单壁碳纳米管管束的直径则根据单壁碳纳米管的数量不同从几纳米到十几纳米不等，由此可见，本发明中所制备的FinFET器件的鳍形结构的宽度可根据选择不同的碳纳米管材料进行有效控制，从而给FinFET器件性能的调制提供了便捷的方法。
[0061]虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。
【权利要求】
1.一种以碳纳米管为掩膜制备FinFET的方法，其特征在于，包括以下步骤: 步骤SOl:提供一个半导体衬底； 步骤S02:在所述半导体衬底上形成水平排列的一维碳纳米管平行阵列结构； 步骤S03:利用所述的碳纳米管平行阵列结构做掩膜层，采用各向异性刻蚀工艺刻蚀所述的半导体衬底，在所述半导体衬底中形成鳍形阵列结构； 步骤S04:去除所述碳纳米管平行阵列结构； 步骤S05:经光刻和刻蚀工艺，在所述鳍形阵列结构上制备出源/漏电极、栅电极和接触孔，从而形成所述的FinFET器件。
2.根据权利要求1所述的以碳纳米管为掩膜制备FinFET的方法，其特征在于，所述的各向异性刻蚀工艺为反应离子刻蚀工艺。
3.根据权利要求1所述的以碳纳米管为掩膜制备FinFET的方法，其特征在于，所述步骤S02中，形成水平排列的一维碳纳米管平行阵列结构的方法包括:直接在所述半导体衬底上制备一维碳纳米管平行阵列或将若干碳纳米管平行排布于所述半导体衬底上。
4.根据权利要求3所述的以碳纳米管为掩膜制备鳍形结构的方法，其特征在于，所述直接在所述半导体衬底上制备一维碳纳米管平行阵列的方法包括: 步骤Al:在所述半导体衬底上形成催化剂图形； 步骤A2:采用化学气相沉积法，在所述半导体衬底上直接生长出所述的一维碳纳米管平行阵列结构。
5.根据权利要求3所述的以碳纳米管为掩膜制备鳍形结构的方法，其特征在于，所述将若干碳纳米管平行排布于所述半导体衬底上的方法包括: 步骤B1:在另一个衬底上生长出碳纳米管平行阵列； 步骤B2:将所述碳纳米管平行阵列压印到一个柔性材料的表面； 步骤B3:将所述柔性材料表面的碳纳米管平行阵列转移到所述半导体衬底上。
6.根据权利要求1所述的以碳纳米管为掩膜制备FinFET的方法，其特征在于，所述步骤S04中，采用化学腐蚀、干法刻蚀或超声清洗去除所述碳纳米管阵列结构。
7.根据权利要求1所述的以碳纳米管为掩膜制备FinFET的方法，其特征在于，所述步骤S05包括: 步骤Cl:采用光刻和刻蚀工艺，在所述鳍形阵列结构上刻蚀出源/漏电极图形，并生长出源/漏结构，从而形成所述源/漏电极； 步骤C2:在所述鳍形阵列结构上且在所述源/漏电极之间形成所述栅电极； 步骤C3:在所述源/漏电极上形成所述接触孔。
8.根据权利要求1所述的以碳纳米管为掩膜制备FinFET的方法，其特征在于，所述碳纳米管为单壁碳纳米管、多壁碳纳米管或单壁碳纳米管管束。
9.根据权利要求1所述的以碳纳米管为掩膜制备FinFET的方法，其特征在于，所述半导体衬底为硅衬底。
【文档编号】H01L21/336GK103681356SQ201310739668
【公开日】2014年3月26日 申请日期:2013年12月27日 优先权日:2013年12月27日
【发明者】郭奥, 任铮, 胡少坚, 周伟 申请人:上海集成电路研发中心有限公司