封装半导体器件的制作方法
【专利摘要】一种封装半导体器件，包括：半导体部件以及第一和第二散热装置，该第一和第二散热装置分别设置在半导体部件以及第一和第二主面之间并且由包封剂包封，封装半导体器件的形状为非矩形长方体。
【专利说明】封装半导体器件
【技术领域】
[0001]本发明涉及一种封装器件和一种封装半导体器件。
【背景技术】
[0002]提供更小、更薄、更轻、更便宜、具有降低的功耗、更多样化功能、改进的可靠性的电子系统的必要性已经在所有涉及的【技术领域】中推动了一连串技术创新。对于提供保护外壳而免受外部力学影响和热影响以及免受化学或辐射攻击的组装和封装领域当然也如此。
【专利附图】
【附图说明】
[0003]附图被包含进来以提供对实施例的进一步理解，其包含在本说明书中并且构成本说明书的一部分。附图图示了实施例，并且结合本说明对优选实施例的原理进行解释。通过参考以下详细说明更好地理解并易于领会其它实施例和这些实施例的多种预期优点。图中的元件并不一定按照比例绘制。相同的附图标记表示相应的相似部分。
[0004]除非上下文另有说明，否则不同图中相应的附图标记表示相应的部分。索引η指具有指示符或标记的多个元件中的任意特定一个元件，添加有索引η所指的数值后缀的不同值作为后缀。除非上下文另有说明，否则有大小写分别的相应指示符表示相应的部分。
[0005]图la至图1f示出了根据以进一步细节描述的实施例的封装半导体器件的外部的不同视图。
[0006]图2a和图2b描述了根据单个半导体芯片包括在封装器件内的实施例的器件的截面图。
[0007]图3示出了根据封装器件包括多于一个的半导体芯片的实施例的器件的截面图。
[0008]图4a和图4b示出了至少一个侧壁不垂直于器件的第一和第二主面的实施例的侧视图和截面图。
【具体实施方式】
[0009]现在参考附图对各个方面和实施例进行描述。在下文说明中，出于解释之目的，提出了许多具体细节以便更彻底地理解实施例的一个或多个方面。要理解，也可使用其它实施例，在不脱离本发明的范围的情况下可做出结构或逻辑性改变。还应注意，这些附图未按比例绘制或者不需要按比例绘制。
[0010]在下文的详细说明中对附图进行了参考，这些附图构成该说明书的一部分，在这些附图中以举例说明的方式示出了可实施本发明的具体实施例。然而，对于本领域的技术人员而言，可以通过比这些具体细节更低的程度来实践实施例的一个或多个方面。在其它情况下，以示意图的形式示出了已知的结构和元件，以有助于描述实施例的一个或多个方面。在此方面，将参照此处所述附图的定位来使用定向术语，诸如“顶”、“底”、“左”、“右”、“上”、“下”等。因为实施例的部件可定位在多个不同的方位，所以定向术语的使用出于举例说明之目的，不构成任何限制。要理解，也可使用其他实施例，而且在不偏离本发明的范围的情况下可做出结构性或逻辑性改变。因此，以下的详细描述不具有限制意义，本发明的范围由所附权利要求书限定。
[0011]此外，除非另有说明或技术制约，否则可以相对于各种实施方式中的仅一种实施方式，公开实施例的具体特征或方面，若需要，该特征或方面可以与其它实施方式的一种或多种其它特征或方面结合并且有利于任何给定或特定应用。此外，“包括(include) ”、“具有(have)”、“带有(with)”或其它变型用在详细说明或者权利要求中，这类术语旨在以与“包括(comprise)”相似的方式包括在内。可以将术语“耦合”和“连接”与其派生词一起使用。应理解，这些术语可以用于指示两个元件彼此协作或互相作用，无论其是否直接物理接触或电接触或者不彼此直接接触；中介元件或中介层可以设置在“键合的”、“附接的”或“连接的”元件之间。同样，术语“示例性”仅意味着作为示例，不表示最佳或最优。因此，以下的详细说明不应被视为具有限制性意义，并且本发明的范围由所附权利要求书限定。
[0012]下面进一步描述的半导体芯片可以为不同的类型，可以通过不同的技术制造，并且可以包括例如集成电的、电光的或机电的电路和/或无源器件、逻辑集成电路、控制电路、微处理器和存储器器件等。
[0013]芯片模块的实施例可以使用各种类型的半导体芯片或半导体芯片中包含的电路，其中，AC/DC或者DC/DC转换器电路、功率M0S晶体管、功率肖基特二极管、JFETS (结型栅场效应晶体管)、功率双极晶体管、逻辑集成电路、模拟集成电路、混合信号集成电路、传感器电路、MEMS (微机电系统)、功率集成电路、带有集成无源器件的芯片等。实施例还可以使用包括M0S晶体管结构或垂直晶体管结构的半导体芯片，这类结构例如是IGBT(绝缘栅极双极晶体管)结构或者一般是至少一个电触头焊盘设置在半导体芯片的第一主面上并且至少一个其它的电触头焊盘设置在半导体芯片的与第一主面相对的第二主面上的晶体管结构。而且，绝缘材料的实施例可以例如用于在各种类型的外壳中提供绝缘层并且向电路和部件提供绝缘，并且/或者用于在各种类型的半导体芯片或半导体芯片内包含的电路中提供绝缘层，该半导体芯片包括上述半导体芯片和电路。
[0014]半导体芯片不需要用特定的半导体材料制造，例如，S1、SiC、SiGe、GaAs，此外，半导体芯片可以包含不是半导体的无机材料和/或有机材料，诸如举例而言，绝缘体、塑料或金属。
[0015]本文考虑的半导体芯片可以是薄的。为了实现半导体芯片的处理或操作，例如，进行封装、eWLP (嵌入式晶片级封装)或半导体器件组装所需的处理/操作，半导体芯片可以形成复合芯片的一部分。复合芯片可以包括半导体芯片和固定至半导体芯片的加强芯片。加强芯片增加了复合芯片的稳定性和/或强度，使其可以管理。
[0016]下面描述的器件可以包括一个或多个半导体芯片。举例来说，可以包括一个或多个半导体功率芯片。进一步地，这些器件可以包括一个或多个逻辑集成电路。逻辑集成电路可以配置为控制其它半导体芯片的集成电路，例如，功率半导体芯片的集成电路。逻辑集成电路可以实施在逻辑芯片中。
[0017]半导体芯片可以具有接触焊盘(或电极)，该接触焊盘使电触头能够利用半导体芯片中包括的集成电路制成。电极可以被设置在半导体芯片的仅一个主面上，或者设置在半导体芯片的两个主面上。电极可以包括一个或多个适用于半导体芯片的半导体材料的电极金属层。电极金属层可以按照任何所需的几何形状由任何所需的材料成分制成。例如，电极金属层可以包括选自由Cu、N1、NiSn、Au、Ag、Pt、Pd、一种或多种这些金属的合金、导电有机材料或导电半导体材料组成的组的材料或者由该材料制成。
[0018]半导体芯片可以被键合至载体。载体可以是用于封装的(永久性)器件载体。载体可以包括任何材料(诸如,例如陶瓷或金属材料、铜或铜合金、或者铁/镍合金)或者由其组成。载体可以机械连接并且电连接有半导体芯片的一个接触元件。半导体芯片可以通过回流焊接、真空焊接、扩散钎焊或通过导电粘合剂粘附中的一种或多种连接至载体。如果采用扩散钎焊作为半导体芯片和载体之间的连接技术，那么可以使用焊接材料，由于焊接过程之后界面扩散过程的影响，该焊接材料在半导体芯片和载体之间的界面上形成金属间相。在铜或者铁/镍载体的情况下，宜使用焊接材料，该焊接材料包括AuSn、AgSn、CuSn、Agin、Auln或Culn或由其组成。作为替代方案，如果需要将导体芯片粘附至载体，那么可以使用导电粘合剂。该粘合剂可以例如基于环氧树脂，该环氧树脂可以富含金、银、镍或铜粒子以增强导电性。
[0019]半导体芯片的接触元件可以包括扩散势垒。该扩散势垒在焊接材料从载体扩散入半导体芯片的情况下防止扩散钎焊。接触元件上的薄钛层可以例如影响该扩散势垒。
[0020]例如，可以通过将夹子附接至半导体芯片的接触焊盘或者通过接线键合，来将半导体芯片连接至封装的电引线。可以用于该操作的接线可以包括一种或多种金属材料，该金属材料例如选自由Au、Cu、Ag、或这些金属的一种或多种合金组成的组。
[0021]半导体芯片可以覆盖有包封材料以便嵌入包封剂(人工晶片)中用于eWLP处理，或者在键合至器件载体(衬底)之后覆盖有包封材料。包封材料可以是电绝缘的。包封材料可以包括任何适用的塑料或聚合材料或者由其制成，该塑料或聚合材料诸如是例如硬质塑料、热塑性材料、或者热固性材料或层压片(预浸料)，并且包封材料还可以例如包含填充材料。可以采用各种技术利用包封材料对半导体芯片进行包封，例如，压缩成型、注射成型、粉料成型、液态成型或层压。可以使用热和/或压力来施加包封材料。
[0022]在多个实施例中，将层或层堆叠施加在另一层或层堆叠上，或者，将材料施加或沉积到层上。应理解，任何如“施加”或“沉积”这类术语旨在涵盖字面上的将一层施加在另一层上的所有类型和技术。具体地，这类术语旨在涵盖将层作为整体一次性施加的技术，例如，层压技术以及按照例如溅射、电镀、成型、CVD等的顺序沉积层的技术。
[0023]根据实施例，该器件为包封电子部件，诸如一个或多个半导体芯片，包括第一主面以及与第一主面相对的第二主面。
[0024]根据实施例，该器件包括侧壁，这些侧壁不必垂直于该第一和第二主面。具体地，在至少一个侧壁以及第一和第二主面之间的角度不等于90°。
[0025]根据优选实施例，该器件的其中一个主面比相对的主面尺寸更大，在具体实施例中，第一和第二主面具有相同的尺寸。
[0026]根据实施例，该器件的几何形状为非矩形长方体。
[0027]根据优选实施例，该器件为梯形。
[0028]根据实施例，该器件包括包封在包封材料中的一个或多个电子部件。
[0029]根据实施例，该器件包括用于将电子部件电连接至器件的一个或多个表面上的接触焊盘的互连元件和/或接线。
[0030]根据实施例，第一散热装置覆盖住第一主面的最大可用的而且技术上允许的面积。
[0031]根据实施例，包封材料包括环氧塑封料。
[0032]图la至图1f示出了非矩形长方体形状的封装半导体器件100的不同视图，该封装半导体器件100包括堆叠在两个散热装置110和120之间的半导体芯片(未示出)，称为双面冷却(DCS)，如不要求，尤其适用于带有高功率半导体芯片的封装器件和/或一个以上的封装器件。
[0033]具体地，图la和图lb分别描述了封装器件100的形状的透视顶视图和透视底视图。封装器件100包括用于散热目的的在封装器件的第一主面(顶表面)上的第一散热装置和在其第二主面(底表面)上的第二散热装置，第一散热装置具体为热沉110，第二散热装置为热沉120。进一步地，该器件包括在底表面上的一个或多个电引线112，该电引线112旨在将封装器件内的电部件(未示出)连接至例如周围的部件、模块或电路板。所有部件均嵌入包封剂114中，该包封剂114可以包括例如层压片、环氧树脂或任何其它适用类型的材料或者由其组成。
[0034]图lc和图1d描述了带有由包封材料114封闭的第一和第二热沉110和120以及电引线112的封装器件的顶表面和底表面的另一视图。
[0035]图le和图1f分别描述了由图la中箭头指示的封装器件的前/后视图和侧视图。图1f进一步示出了系杆116.1 (i = 1、2)，这些系杆是将底部热沉120固定就位所需的引线框架的一部分，同时仍然为引线框架带形式。
[0036]图2a和图2b示出了封装半导体器件200的实施例的沿着图lb中X’ -X’线的截面图。半导体芯片216附接至裸片附接区域，在该实施例中该区域是在器件200的底表面处的第二热沉220。该芯片通过互连元件222和/或多种接线(尤其是键合接线224.η (η=1-4))连接至电引线212和第二热沉220。第一热沉210放置在封装器件的顶表面处的互连元件222的顶部。
[0037]第一热沉210覆盖住封装器件200的顶表面的面积比覆盖住放置在器件的底表面处的第二热沉220的面积更大。事实上，第一热沉的尺寸仅受限于顶表面处的可用空间量和技术限制，从而提供了热沉210的最大尺寸以便实现最佳散热和封装冷却效果，而在器件200的底表面处的引脚安装面积的大小保持不变。
[0038]通过利用与其第二热沉220相比其第一热沉210增大的该封装设计，使得最终产品的形状并不一定为规则长方体。事实上，如果是其最大顶表面散热面积210要被包封为标准的规则长方体几何形状的封装设计(如本实施例中所述的封装设计)，那么不仅要增大器件200的底表面，从而不能保持所需大小的引脚安装面积并且要求带有不同布局和/或尺寸的电路板，还进一步浪费了可观数量的包封材料214，从而提高了成品器件的成本。
[0039]由此，封装器件200适合于非矩形的长方体几何形状，优选地，倒梯形形状，该倒梯形形状的顶表面具有比其底表面更大的面积，从而结合了在封装顶部上的最大散热面积210和在器件底部处保持相同大小的引脚安装面积这两种优势。封装器件200的该倒梯形设计的另一明显优势在于:降低了制造器件的成本，从而通过减少包封材料214的使用量降低了成品产品的总成本。
[0040]此外，如图3中具体示出的，封装器件的倒梯形几何形状可以用于制造包括多于一个的电子部件(例如，两个半导体芯片316.n(n = 1、2))的封装器件300。因为增大了顶表面热沉310的面积，所以可以轻易地散去由多于一个的半导体芯片316.η产生的热量。与图2中的实施例所描述的器件相似，半导体芯片316.η(η = 1-6)可以经由互连元件322和/或多条接线(例如，键合接线324.1,324.2,324.3,324.4,324.5,324.6和324.7)电连接并且机械连接至引线312和底部散热装置320。
[0041]通过倒梯形几何形状封装器件300顶部上的最大面积化的热沉10，促进了对由通过包封材料314包封在器件300中的多个半导体芯片316.1和316.2产生的热量的耗散，而器件300底侧上的引脚安装面积保持不变，从而在不需要改变该器件安装的电路板的布局或大小的情况下能够制造更强大的器件，每个器件使用更少量的包封材料则降低了封装器件的成本。
[0042]图4a描述了根据实施例的器件的侧视图，在该实施例中，至少一个侧壁保持垂直于器件的第一和第二主面，而其它侧壁中的至少一个侧壁则在第一和第二主面之间成一定的不等于90°的角度。该图中的附图标记类似图1f中的附图标记，400表示器件，414表示包封剂，以及416.η表示系杆，其中η = 1、2。
[0043]图4b示出了器件沿着图la中X’-X’线的截面图，如图4a所指示的，不同之处在于:侧壁中的至少一个侧壁在第一和第二主面之间成一定的不等于90°的角度，而其它侧壁中的至少一个侧壁保持垂直于器件的第一和第二主面。附图标记类似之前附图的附图标记，400表示器件，410表示顶部热沉、412表示电引线，414表示包封材料、416描述了半导体芯片，420表示底部热沉，422表示互连元件，以及424.η示出了多条接线，其中η = 1_4。
[0044]虽然已经对本发明及其优点进行详细描述，但是应该理解，在不背离由所述权利要求限定的本发明的精神和范围下，可以做出各种改变、替代和更改。
[0045]而且，本发明的范围不旨在受限于在说明书中描述的过程、机器、制造、物质成分、装置和步骤的具体实施例。本领域的普通技术人员从本发明的公开会充分认识到，根据本发明可以利用现有的或稍后会开发的执行与本文描述的相应实施例基本相同的功能或实现与本文描述的相应实施例基本相同的效果的过程、机器、制造、物质成分、装置、方法或步骤。
[0046]相应地，所附权利要求旨在将这类过程、机器、制造、物质成分、装置、方法或步骤包括在其保护范围内。虽然已经针对一个或多个实施方式对本发明进行了图示和描述，但是在不背离所述权利要求的精神和范围的情况下，可以对图示出的示例进行更改和/或修改。尤其是针对由上述部件或结构(组件、器件、电路和系统等)执行的各种功能，除非另有说明，否则用于描述这类部件的术语(包括“装置”)旨在与任何执行所述部件的特定功能的部件或结构相对应(例如，功能等效)，即使这些部件或结构在结构上与执行本发明的所示示例实施方式中的功能的公开结构不等效。
【权利要求】
1.一种封装半导体器件，包括: 半导体芯片； 包封所述半导体芯片的包封材料，所述包封材料包括第一主面以及与所述第一主面相对的第二主面； 第一散热装置，设置在所述半导体芯片和所述第一主面之间；以及第二散热装置，设置在所述半导体芯片和所述第二主面之间，其中所述封装半导体器件为非矩形长方体形状。
2.根据权利要求1所述的封装半导体器件，其中所述第一主面的面积比所述器件的所述第二主面的面积更大。
3.根据权利要求2所述的封装半导体器件，其中所述第一散热装置覆盖所述半导体封装的所述第一主面的最大可用的而且技术上允许的面积。
4.根据权利要求1所述的封装半导体器件，其中所述器件的侧壁中的至少一个侧壁不垂直于所述第一主面和所述第二主面。
5.根据权利要求4所述的封装半导体器件，其中所述非矩形长方体形状为梯形。
6.根据权利要求1所述的封装半导体器件，其中所述半导体芯片包括一个或多个半导体芯片。
7.根据权利要求1所述的封装半导体器件，其中所述包封材料包括环氧塑封料。
8.一种封装半导体器件，包括: 半导体芯片； 覆盖所述半导体芯片的包封层，所述包封层包括第一主面以及与所述第一主面相对的第二主面； 第一热沉，设置在所述半导体芯片和所述第一主面之间；以及 第二热沉，设置在所述半导体和所述第二主面之间， 其中所述第一主面比所述第二主面尺寸更大。
9.根据权利要求8所述的封装半导体器件，其中在所述主面上由所述第一热沉覆盖的面积比在所述器件的所述第二主面上由所述第二热沉覆盖的面积更大。
10.根据权利要求8所述的封装半导体器件，其中所述第一热沉覆盖所述半导体封装的所述主面的最大可用的而且技术上允许的面积。
11.根据权利要求8所述的封装半导体器件，其中所述器件的侧壁不垂直于所述第一主面和所述第二主面。
12.根据权利要求11所述的封装半导体器件，其中所述包封器件的形状为梯形。
13.根据权利要求8所述的封装半导体器件，其中所述包封材料包括环氧塑封料。
14.根据权利要求8所述的封装半导体器件，其中所述半导体芯片包括一个或多个半导体芯片。
15.—种封装电子设备,包括: 电子部件； 覆盖所述电子部件的包封材料，所述包封材料包括第一主面以及与所述第一主面相对的第二主面； 侧壁，所述侧壁不垂直于所述第一主面和所述第二主面；以及 第一散热装置，设置在所述电子部件和所述第一主面之间；以及 第二散热装置，设置在所述电子部件和所述第二主面之间。
16.根据权利要求15所述的封装电子设备，其中所述第一散热装置比所述第二散热装置尺寸更大。
17.根据权利要求15所述的封装电子设备，其中所述第一散热装置覆盖所述半导体封装的所述主面的最大可用的而且技术上允许的面积。
18.根据权利要求15所述的封装电子设备，其中包封的所述封装电子设备的形状为梯形。
19.根据权利要求15所述的封装电子设备，其中所述包封材料包括环氧塑封料。
20.根据权利要求15所述的封装电子设备，其中所述电子部件包括一个或多个电子部件。
【文档编号】H01L23/31GK104425404SQ201410429409
【公开日】2015年3月18日 申请日期:2014年8月27日 优先权日:2013年8月28日
【发明者】唐江义 申请人:英飞凌科技股份有限公司