相变存储单元及其制作方法与流程

本申请涉及半导体器件制作技术领域，更具体地，涉及一种相变存储单元及其制作方法。

背景技术：

相变存储器是利用相变材料来存储信息的存储器。利用相变材料随温度的变化其电阻率发生变化，输入信息被存储在相变材料的结构中，也就是说，相变材料的相表示存储在存储器单元中的值。相变存储器包括若干存储器单元，存储器单元的相变材料可处于用于存储第一值的非晶相和用于存储第二值的晶相。每一个不同相都可以提供不同的电阻值，可通过测量该电阻值来确定所存储的值。

图1为传统的相变存储单元的结构示意图。如图1所示，传统的相变存储单元包括第一介电材料层103和位于第一介电材料层103上的第二介电材料层104，第一介电材料层103中设置有第一电极101和位于第一电极101上的第二电极105，第二介电材料层104中设置有相变材料层106和位于相变材料层106上的第三电极110。其中，相变材料层106和第三电极110之间设置有相变材料粘附层107，第一介电材料层103和第一电极101之间被第一电极金属粘附层102隔离；第二电极105和第二介电材料层104之间被第二电极粘附层111隔离；相变材料层106、相变材料粘附层107分别与第三介电材料层109之间具有相变材料覆盖层108。其工作原理是：从第一电极101通入电流，电流输送到第二电极105，第二电极105产生热量，产生的热能传递给相变材料后，使之发生相变。

硫族化合物随机存储器(CRAM)，是一种新型的非易失性半导体存储技术。它是利用硫族化合物材料在晶态与非晶态转变前后电阻值的差异进行数据的存储。目前，最常见的硫族化合物材料为Ge‐Sb‐Te合金，简称GST材料。

在非晶态下，GST材料具有短距离的原子能级和较低的自由电子密度，使得其具有较高的电阻率。由于这种状态通常出现在REAET操作之后，故称其为RESET状态。在通入电流后，由于电阻加热器的加热作用，相变层的温度迅速升高，当达到由GST材料形成的相变薄膜的熔点时，部分材料熔化，失去了晶体状态，这时快速冷却，从而将其锁定在非晶态。

在晶态下，GST材料具有长距离的原子能级和较高的自由电子密度，从而具有较低的电阻率。由于这种状态通常出现在SET操作之后，故称其为SET状态。当GST材料被加热到结晶温度和熔化温度之间时，晶核和微晶生长在几个纳秒内快速完成，从而使材料由非晶态转变为晶态。相变前后材料的阻值差可达到4‐6个量级。

与目前已有的多种半导体存储技术相比，相变存储器具有读取速度高、容量高、可靠性高、循环寿命长、功耗低及低成本等特性，是未来极有潜力的新一代存储器。另外，相变存储器技术很容易与CMOS工艺结合，可以用来作为较高密度的独立式或嵌入式的存储器应用。

晶态相变材料的内能处于最低状态，而非晶态相变材料处于内能较高的亚稳态，当相变材料由晶态向非晶态的转变过程中，需要越过很大的势垒，消耗很多能量。另一方面，目前加热电极的发热效率还不高，电能转化为热能过程的能量散失比较大。因此，现有的相变存储器的操作电流(读写电流)过大，无法有效地降低相变存储器的驱动晶体管面积，导致能量的消耗过大等，成为相变存储器发展的主要瓶颈。

因此，降低相变存储器的功耗是目前相变存储器技术的主要发展方向。目前，有些研究人员试图通过提高加热材料的发热效率，来改进电阻加热器的材料性能。通过对相变材料进行掺杂以增大材料的阻值，进而提高发热功率，达到较小读写电流的目的。然而，相关研究还需要在相关材料领域有所突破才能的前提下才能有所进展，还不能解决目前相变存储器产业化过程中存在的电能转化为热能过程的能量散失比较大，读写电流过大的问题。

技术实现要素：

为了解决现有技术中相变存储器的操作电流过大、能耗过高的问题，本申请提供了一种相变存储单元及其制作方法。

本申请提供的相变存储单元包括第一介电材料层和位于第一介电材料层上的第二介电材料层，第一介电材料层中设置有第一电极和位于第一电极上的第二电极，第二介电材料层中设置有相变材料层和位于相变材料层上的第三电极，其中，第二电极的上表面低于第一介电材料层的上表面，在第一介电材料层中形成有以第二电极的上表面为底面的凹槽；相变材料层具有与凹槽的结构匹配的凸出部，凸出部与第二电极形成电连接。

进一步地，上述相变存储单元中，凸出部至少部分或完全覆盖第二电极的上表面。

进一步地，上述相变存储单元中，凸出部的横截面为长方形，长方形的宽度为20～30纳米，长度为80～150纳米，优选地，长方形的宽度为25～30纳米，长度为110～150纳米。

进一步地，上述相变存储单元中，凸出部的横截面为正方形，正方形的边长为20～30纳米。

进一步地，上述相变存储单元中，凸出部的横截面为圆形，圆形的直径为20～30纳米。

进一步地，上述相变存储单元还包括：第一电极粘附层，设置于第一电极与第一介电材料层之间；第二电极粘附层，设置于第二电极与第一介电材料层之间；相变材料粘附层，设置在相变材料层和第三电极之间；相变材料覆盖层，覆盖在相变材料层和相变材料粘附层的侧壁及第一介电材料层的表面上。

进一步地，上述相变存储单元中，第一电极粘附层、第二电极粘附层和相变材料粘附层由氮化钛制成；相变材料覆盖层由氮化硅制成。

本发明的另一方面在于提供了一种相变存储单元的制作方法，该制作方法包括：在半导体器件层上形成第一电极、围绕第一电极设置的第一介电材料层和位于第一介电材料层中欲形成第二电极的位置上的预凹槽；在预凹槽中形成上表面低于第一介电材料层的上表面的第二电极，并在第一介电材料层中形成以第二电极的上表面为底面的凹槽；在第一介电材料层上形成具有填充凹槽的凸出部的相变材料层；形成位于相变材料层上的第三电极和围绕相变材料层和第三电极设置的第二介电材料层。

进一步地，上述制作方法中，形成第二电极的步骤包括：形成覆盖预凹槽和第一介电材料层的第二预备电极；抛光去除第一介电材料层的表面上的第二预备电极；刻蚀剩余的第二预备电极以形成第二电极和以第二电极的上表面为底面的凹槽。

进一步地，上述制作方法中，在形成第二预备电极的步骤之前，在预凹槽的内壁和第一介电材料层的表面上形成第二电极粘附预备层；在形成第二预备电极的步骤中，形成覆盖第一通孔和第二电极粘附预备层的第二预备电极；在抛光的步骤中，去除位于第一介电材料层的表面上的第二电极粘附预备层和第二预备电极，形成第二电极粘附层。

进一步地，上述制作方法中，形成相变材料层的步骤包括：在第一介电材料层和第二电极上沉积相变材料预备层；刻蚀相变材料预备层形成相变材料层。

进一步地，上述制作方法中，在沉积相变材料预备层的步骤之后，在相变材料预备层上沉积相变材料粘附预备层；刻蚀相变材料预备层的步骤中顺序刻蚀相变材料粘附预备层和相变材料预备层，形成相变材料层和位于相变材料层上的相变材料粘附层。

进一步地，上述制作方法中，形成第一电极、第一介电材料层和预凹槽的步骤包括：在半导体器件层上形成第一电极；形成覆盖半导体器件层的裸露表面和第一电极的第一介电材料预备层；沿欲形成第二电极的位置刻蚀第一介电材料预备层，形成第一介电材料层和预凹槽；形成第三电极和第二介电材料层的步骤包括：在相变材料层和第一介电材料层上形成第二介电材料预备层；刻蚀穿透第二介电材料预备层以在欲形成第三电极的位置上形成通孔，并形成第二介电材料层；在通孔中填充形成第三电极。

进一步地，上述制作方法中，在形成第一介电材料预备层的步骤之前，在第一电极的侧壁上形成第一电极粘附层；在形成第二介电材料预备层的步骤之前，形成覆盖第一介电材料层、相变材料层和相变材料粘附层的相变材料覆盖层。

由上述技术方案可以看出，本申请提供的相变存储单元利用相变材料层的凸出部与第一电极相连接，降低了从第一电极流入到相变材料层的加热电流的能量损耗。该相变存储单元制造的关键是相变材料层的凸出部与第一电极形成良好的界面接触，而且有效缩短相变材料层与第一电极之间的距离，可减少电流进入相变材料层的损耗。通过本申请提供的相变存储单元，读入电流的损耗得到减小，从而克服了现有技术中器件的操作电流过大、能耗过高的问题。

除了上面所描述的目的、特征和优点之外，本申请还有其它的目的、特征和优点。下面将参照图，对本申请作进一步详细的说明。

附图说明

附图构成本说明书的一部分、用于进一步理解本申请，附图示出了本申请的优选实施例，并与说明书一起用来说明本申请的原理。图中：

图1示出了现有的相变存储单元的剖面结构示意图；

图2示出了本申请优选实施方式所提供的相变存储单元的剖面结构示意图；

图3示出了本申请优选实施方式所提供的相变存储单元的制作方法的流程示意图；

图4示出了在本申请优选实施方式所提供的相变存储单元的制作方法中，在半导体器件层上形成第一电极、围绕第一电极设置的第一介电材料层和位于第一介电材料层中欲形成第二电极的位置上的预凹槽后的基体的剖面结构示意图；

图5示出了在图4所示的预凹槽中形成上表面低于第一介电材料层的上表面的第二电极，并形成以第二电极的上表面为底面的凹槽后的基体的剖面结构示意图；

图5‐1示出了形成覆盖图4所示的预凹槽和第一介电材料层的第二预备电极后的基体的剖面结构示意图；

图6示出了在图5所示的第一介电材料层上形成具有填充凹槽的凸出部的相变材料层后的基体的剖面结构示意图；

图6‐1示出了在图5所示的第一介电材料层和第二电极上沉积相变材料预备层后的基体的剖面结构示意图；

图7示出了形成位于图6所示的相变材料层上的第三电极和围绕相变材料层和第三电极设置的第二介电材料层后的基体的剖面结构示意图；

图7‐1示出了形成覆盖图6所示的第一介电材料层、相变材料层和相变材料粘附层的相变材料覆盖层后的基体的剖面结构示意图；

图7‐2示出了在图7‐1所示的相变材料覆盖层上形成第二介电材料预备层后的基体的剖面结构示意图；以及

图8(a)、图8(b)示出了本申请一种具体实施方式提供的相变存储单元中相变材料层凸出部与第二电极连接的扫描电镜图。

具体实施方式

下面，将参照附图更详细地描述根据本申请的示例性实施例。然而，这些示例性实施 例可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本申请的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。但是本申请可以由权利要求限定和覆盖的多种不同方式实施。

由背景技术可知，由于相变材料从晶态向非晶态的转变过程中会消耗很多能量，以及加热相变材料的电能转化为热能过程中的能量损耗比较大，导致现有相变存储器存在操作电流过大、能耗过高等问题。本申请的发明人针对上述问题进行研究，在相变存储单元的第二电极与相变材料层之间设置了相变材料层的凸出部，并使相变材料层的凸出部与第二电极形成良好的界面连接，不但缩短了相变材料层与第二电极之间的连接距离，从而降低了由第二电极流入到相变材料层的加热电流的能量损耗。

为了使本领域技术人员更好地理解本申请，现在，将参照附图更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。

如图2所示，本申请提供的相变存储单元包括第一介电材料层201和位于第一介电材料层201上的第二介电材料层203，第一介电材料层201中设置有第一电极204和位于第一电极204上的第二电极205，第二介电材料层203中设置有相变材料层206和位于相变材料层206上的第三电极207，其中第二电极205的上表面低于第一介电材料层201的上表面，在第一介电材料层201中形成有以第二电极205的上表面为底面的凹槽；相变材料层206具有与凹槽的结构匹配的凸出部2063，凸出部2063与第二电极205形成电连接。

从以上结构可以看出，与图1所示的现有相变存储单元相比，本申请提供的相变存储单元中的相变材料层206具有凸出部2063，该结构与第二电极205形成良好的界面连接，缩短了相变材料层206与第二电极205之间的热传导距离，而且缩小了接触面积，从而有效降低了由第一电极流入到相变材料层的加热电流的能量损耗。

上述相变存储单元制造的关键是相变材料层206的凸出部与第一电极204形成良好的界面接触，而且有效缩短相变材料层206与第一电极204之间的距离，可减少电流进入相变材料层206的损耗。通过本申请提供的相变存储单元，读入电流的损耗得到减小，从而克服了现有技术中器件的操作电流过大、能耗过高的问题。

作为优选实施例，本申请提供的凸出部2063至少部分或者完全覆盖第二电极205的上表面(接触面)，以形成良好的界面接触。如果部分覆盖第二电极205的表面，则进一步减小了接触面积，可进一步减少能量损耗。更优选地，本申请所提供的相变存储单元的凸出部2063的横截面为长方形，其宽度为20‐30纳米，长度优选为80‐120纳米，或者上述凸出部2063的横截面为正方形，其边长优选为20‐35纳米；或者横截面为圆形，其直径优选为20‐30纳米。在这里，凸出部2063的横截面是指凸出部2063在水平方向上的横 截面。

本申请采用的相变材料包含锗‐锑‐铁合金(GST)。GST材料相变过程中存在两个阶段：非晶态到面心立方(FCC)的转变，和FCC到六方密堆积结构(HCP)的转变。GST在非晶态、FCC和HCP结构中分别表现出导体、半金属和金属特性，即GST薄膜可以实现多值存储，这也是CRAM的优势之一。

本申请采用的第一、第二和第三电极材料可以选自氮化钛、铝、钨、铜、氮‐铝‐钛中的一种或多种。电极材料应满足以下条件：发热效率高；不能扩散到相变材料中；稳定性好；不与相变材料发生反应；热扩散系数小等。氮化钛包含二氮化二钛和四氮化三钛两种，其熔点为2950℃，具有优良的导热性能和高温化学稳定性。金属钨熔点很高，达到3410℃，扩散系数很小，是一种优良的加热材料。氮‐铝‐钛是一种新型的合金，具有熔点高、稳定性好、发热效率好等特性，也是一种优良的加热材料。

在一种优选的实施方式中，上述相变存储单元还包括设置于第一电极204与第一介电材料层201之间的第一电极粘附层2042，设置于第二电极205与第一介电材料层201之间的第二电极粘附层2052，设置在相变材料层206和第三电极207之间的相变材料粘附层2066，覆盖在相变材料层206和相变材料粘附层2066的侧壁及第一介电材料层的表面上的相变材料覆盖层2064。

上述第一电极金属粘附层2042和第二电极粘附层2052的形成都是为了防止电极材料扩散至介电材料层，以提高相变存储单元的各项性能。另外，相变材料层206的侧壁以及顶部设置有相变材料覆盖层2064，这样相变材料层完全被相变材料覆盖层2064所包覆，防止相变材料与第二介电材料层之间发生反应。通过相变材料粘附层2066可以使得相变材料覆盖层2064与相变材料层206之间的粘合效果更好，相变材料被更紧密地包覆在相变材料覆盖层2064中。可以采用氮化钛形成上述相变材料粘附层2066，当然可采用本领域常规的粘合材料。

同时，本申请还提供了一种相变存储单元制作方法。如图3所示，该制作方法包括：在半导体器件层上形成第一电极、围绕第一电极设置的第一介电材料层和位于第一介电材料层中欲形成第二电极的位置上的预凹槽；在预凹槽中形成上表面低于第一介电材料层的上表面的第二电极，并在第一介电材料层中形成以第二电极的上表面为底面的凹槽；在第一介电材料层上形成具有填充凹槽的凸出部的相变材料层；形成位于相变材料层上的第三电极和围绕相变材料层和第三电极设置的第二介电材料层。

按照本申请提供的上述制作方法可以制得本申请所提供相变存储单元。该制作方法中形成以第二电极的上表面为底面的凹槽，以及在第一介电材料层上形成具有填充凹槽的凸出部的相变材料层。相变材料层的凸出部与第二电极之间取得优良的连接效果，能够缩短相变材料层与第二电极之间的热传导距离，减小接触面积，减少电能转变成热能过程中的能量损耗，从而克服了现有技术中器件的写电流过大、能耗过高的问题。

下面将结合图4‐7以及图7‐1和图7‐2进一步解释说明本申请提供的相变存储单元制作方法。图4‐7以及图7‐1和图7‐2均为实施本申请提供的制作工艺各步骤后的基体剖面 结构示意图。

首先，在半导体器件层上形成第一电极204、围绕第一电极204设置的第一介电材料201层和位于第一介电材料201层中欲形成第二电极205的位置上的预凹槽，进而形成如图4所示的基体结构。在一种优选的实施方式中，该步骤包括：在半导体器件层上形成第一电极204；形成覆盖半导体器件层的裸露表面和第一电极204的第一介电材料预备层；沿欲形成第二电极205的位置刻蚀第一介电材料预备层，形成第一介电材料201层和预凹槽。

在形成上述第一介电材料预备层的步骤之前，还可以在第一电极204的侧壁上形成第一电极204粘附层。形成第一电极204金属粘附层的材料可以是氮化钛、钛或者其他常用材料。沉积第一电极204、第一介电材料201以及形成第一通孔的方法均为本领域所采用的常规技术方法，在此不再赘述。另外，在这里需要进一步说明的是，在本申请提供的另一具体实施方式中(图中未示出)，第一介电材料201层可以包括第一电极204介电材料层以及第二电极205介电材料层。

完成在半导体器件层上形成第一电极204、围绕第一电极204设置的第一介电材料201层和位于第一介电材料201层中欲形成第二电极205的位置上的预凹槽的步骤之后，在预凹槽中形成上表面低于第一介电材料201层的上表面的第二电极205，并形成以第二电极205的上表面为底面的凹槽，进而形成如图5所示的基体结构。在一种优选的实施方式中，形成第二电极205的步骤包括：形成覆盖预凹槽和第一介电材料201层的第二预备电极205′，进而形成如图5‐1所示的基体结构；抛光去除第一介电材料201层的表面上的第二预备电极205′，并刻蚀剩余第二预备电极205′以形成第二电极205和以第二电极的上表面为底面的凹槽，其结构如图5所示。需要注意的是在形成第二预备电极205′的步骤之前，还可以在预凹槽的内壁和第一介电材料201层的表面上形成第二电极205粘附预备层。

在通过上述抛光去除第一介电材料201层的表面上的第二电极205材料之后，用光学终点检测方法检测到第二电极205材料和第二介电材料203层的界面，继续对第二预备电极205′进行刻蚀，但对第一介电材料201层不进行刻蚀，从而使得预凹槽内的第二电极205材料会被过抛，在其上表面形成凹槽。

完成在预凹槽中形成上表面低于第一介电材料201层的上表面的第二电极205，并形成以第二电极205的上表面为底面的凹槽的步骤之后，在第一介电材料201层上形成具有填充凹槽的凸出部的相变材料层206，进而形成如图6所示的基体结构。在一种优选的实施方式中，该步骤包括：在第一介电材料201层和第二电极205上沉积相变材料预备层206′，进而形成如图6‐1所示的基体结构；刻蚀相变材料预备层206′形成相变材料层206，进行形成如图6所示的基体结构。

优选地，可以进一步在相变材料层206的顶部沉积相变材料粘附层2066。如果要形成相变材料粘附层2066，则该步骤包括：在沉积相变材料预备层206′的步骤之后，在相变材料预备层206′上沉积相变材料粘附预备层2066′；刻蚀相变材料预备层206′的步骤中顺序刻蚀相变材料粘附预备层2066′和相变材料预备层206′，形成相变材料层206 和位于相变材料层206上的相变材料粘附层2066。

上述相变材料层206可以是锗‐锑‐铁合金(GST)。而相变材料粘附层2066采用的材料可以是氮化钛，其作用是使得后续的相变材料覆盖层2064与相变材料层206形成良好的黏附。相变材料沉积工艺可以采用本领域公知的方法，比如化学气相沉积、离子镀、磁控溅射。所采用的刻蚀工艺包括等离子刻蚀、反应离子刻蚀、化学机械抛光、湿刻蚀。在本申请的一优选实施例采用的是等离子体刻蚀，反应气体在射频功率的激发下，产生电离并形成等离子体，等离子体轰击被刻蚀材料的表面，使得刻蚀材料原子离解，并被真空系统抽出腔体。

完成在第一介电材料201层上形成具有填充凹槽的凸出部的相变材料层206的步骤之后，形成位于相变材料层206上的第三电极207和围绕相变材料层206和第三电极207设置的第二介电材料203层，进而形成如图7所示的基体结构。在一种优选的实施方式中，形成第三电极207和第二介电材料203层的步骤包括：形成覆盖第一介电材料201层、相变材料层206和相变材料粘附层2066的相变材料覆盖层2064，进而形成如图7‐1所示的基体结构；在相变材料覆盖层2064上形成第二介电材料203预备层，进而形成如图7‐2所示的基体结构；刻蚀穿透第二介电材料203预备层以在欲形成第三电极207的位置上形成通孔和第二介电材料203层，并在通孔中填充形成第三电极207，进而形成如图7所示的基体结构。

上述相变材料覆盖层2064(例如，氮化硅薄膜)作为一层致密的介电层，可防止相变材料被氧化或者腐蚀。相变材料覆盖层2064的沉积可以采用本领域公知的方法，比如化学气相沉积，等离子增强CVD工艺。上述第二介电材料203预备层的材料可以是氮化硅、氧化硅及其掺杂材料，介电材料的沉积方式可以采用本领域公知的方法，比如包括等离子沉积、化学气相沉积。

上述第三电极207的材料选自铜、铝、金、锡及其合金中的一种或多种，电极沉积可以采用本领域公知的方法，比如化学气相沉积，真空热蒸发，磁控溅射。所采用的刻蚀工艺包括等离子刻蚀、反应离子刻蚀、化学机械抛光、湿刻蚀等。

以下将以具体实施例进一步说明本申请所提供的相变存储单元及其制作方法。

实施例

制备第一电极和第二电极

提供包括第一电极的半导体衬底，所述半导体衬底包含与相变存储单元对应的半导体器件。在半导体器件层上沉积钨电极材料，通过光刻形成第一电极204；在第一电极204上沉积第一电极金属粘附层2042(氮化钛层)，再在半导体器件层上通过化学气相沉积工艺沉积Si0₂，形成第一电极介电材料层，且第一介电材料层201包围第一电极204和第一电极金属粘附层2042。继续在第一电极介电材料层和第一电极204上沉积Si0₂，形成第二电极介电材料层，第一电极介电材料层和第二电极介电材料层形成第一介电材料层201。在欲形成第二电极的位置(通常位于第一电极正上方)，刻蚀第二电极介电材料层形成第一通孔；在第一通孔中沉积第二电极粘附层2052，再沉积钨电极材料；对钨电极材料进 行化学机械抛光和刻蚀，形成第二电极205。

所述Si0₂的化学气相沉积工艺条件为：反应气体为硅烷和氨气，反应温度为650℃；氮化钛的沉积工艺条件为：反应气体为四氯化钛和氨气，反应温度为750℃；沉积钨电极材料的工艺步骤为：将反应气体WF₆和H₂加热至580℃，通过氩气导入到反应室内；WF₆和H₂发生化学反应，形成金属钨。

制备具有凸出部的相变材料层

通过化学气相沉积工艺在第二电极上沉积GeSb₂Te₄。然后，通过化学气相沉积工艺在相变材料GeSb₂Te₄上沉积氮化钛，其反应气体为四氯化钛和氨气，反应温度为750℃。最后，通过等离子工艺刻蚀相变材料和氮化钛，形成相变材料层206和相变材料粘附层2066。

制备第三电极

通过化学气相沉积工艺在第一介电材料层201、相变材料层206的侧壁和相变材料粘附层2066上沉积氮化硅层作为相变材料覆盖层2064，反应气体为四氯化钛和氨气，反应温度为750℃。然后，通过化学气相沉积工艺在相变材料覆盖层2064上沉积Si0₂，作为第二介电材料层203，其反应气体为硅烷和氨气，反应温度为650℃。接下来，通过等离子工艺刻蚀第二介电材料层203和相变材料覆盖层2064，形成第二通孔。最后，在第二通孔中沉积钨电极材料，形成第三电极207，其工艺步骤与第一电极材料的沉积过程相同。

通过扫描电镜观察所制作相变存储单元的微观结构

通过场效应扫描电子显微镜(SEM)观察本实施例的相变存储单元的微观结构，其操作步骤为：清洗相变单元芯片，去除表面的污染物；将芯片放在恒温干燥箱中，比如60℃，脱去芯片上的吸附水；将芯片放在喷金设备中，在芯片表面上喷涂上一层金，例如喷金60秒，目的是提高芯片的导电性；将喷金后的芯片取出，放置到样品室中，抽真空后，启动电源，观察并拍摄芯片的微观结构。

图8(a)、8(b)示出了出了本实施例相变存储单元的SEM图像。如图所示，第一电极的宽度为55纳米左右，第二电极的宽度为24纳米，高度为142纳米。第二电极的表面非常光滑、平坦，与相变材料层的凸出部形成了良好的界面接触。这种良好的界面接触有利于减少加热电流从第一电极流入到相变材料层时的能量损耗，进而减少读写电流以及电源能耗。

从以上实施例可以看出，本申请上述的实例实现了如下技术效果：

1.通过化学机械平坦化工艺刻蚀第二电极材料，形成了高度低于第二介电材料表面的第二电极；第二电极的表面非常光滑、平坦，有利于与相变材料的接触。

2.第二电极的宽度很小，优选为20‐30纳米，使得第二电极与相变材料层之间的接触面积较小，从而增大了由第二电极进入相变材料层的电流密度，这样较小的电流就可以产生足够的热量用于相变。

3.在第二电极上沉积制备了具有凸出部的相变材料层，且第二电极与相变材料层的 凸出部形成了良好的界面接触，有利于减少加热电流从第二电极流入到相变材料层时的能量损耗。

4.本申请提供的相变存储单元制作方法采用了化学气相沉积、等离子刻蚀、化学机械平坦化等集成电路制造工艺，有利于在芯片上集成更多的芯片，并且有利于相变存储器的大规模产业生产。

以上仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。