二次外延P型氮化物实现增强型HEMT的方法及增强型HEMT与流程

本发明涉及一种增强型HEMT(高电子迁移率晶体管)器件，特别涉及一种通过二次外延P型氮化物半导体而实现增强型HEMT的方法及相应的增强型HEMT，属于微电子工艺领域。

背景技术：

HEMT器件是充分利用半导体的异质结结构形成的二维电子气而制成的。与Ⅲ-Ⅵ族(如AlGaAs/GaAs HEMT)相比，Ⅲ族氮化物半导体由于压电极化和自发极化效应，在异质结构上(Heterostructure，如AlGaN/GaN)能够形成高浓度的二维电子气。所以在使用Ⅲ族氮化物制成的HEMT器件中，势垒层一般不需要进行掺杂。Ⅲ族氮化物具有大的禁带宽度、较高的饱和电子漂移速度、高的临界击穿电场和极强的抗辐射能力等特点，能够满下一代电力电子系统对功率器件更大功率、更高频率、更小体积和更高温度的工作的要求。

现有的Ⅲ族氮化物半导体HEMT器件作为高频器件或者高压大功率开关器件使用时，特别是作为功率开关器件时，增强型HEMT器件与耗尽型HEMT器件相比有助于提高系统的安全性、降低器件的损耗和简化设计电路。目前实现增强型HEMT主要的方法有薄势垒层、凹栅结构、P型盖帽层和F处理等技术。但是这些技术都存在自身的不足。例如，世界上首支增强型HEMT器件是采用较薄的势垒层来实现的，这种方法不使用刻蚀工艺，所以带来的损伤小，但是由于较薄的势垒层，器件的饱和电流较小。F等离子处理也能实现增强型HEMT器件，并且不需要刻蚀，但是F的等离子体在注入的过程中也会刻蚀势垒层，造成器件性能的降低。P型盖帽层技术不产生离子刻蚀对沟道电子的影响，所以具有较高的饱和电流，但是，一般采用的P型半导体(如P-AlGaN、P-GaN、P-InGaN等)等在使用干法刻蚀的过程中(如Cl₂等离子刻蚀)，势垒层AlGaN与P型半导体具有很小的刻蚀选择比，所以很难控制将P型半导体完全刻蚀，同时刻蚀停止在势垒层AlGaN表面。

技术实现要素：

本发明的一个重要目的在于提出一种二次外延P型氮化物实现增强型HEMT的方法，从而克服现有技术中的不足。

本发明的另一重要目的在于提供一种具有改良结构的增强型HEMT。

为实现上述发明目的，本发明采用了如下技术方案：

一种增强型HEMT，包括主要由N型半导体层和势垒层组成的异质结构及源、漏、栅电极，所述源、漏电极与异质结构表面形成欧姆接触，同时还均与异质结构中的二维电子气连接，所述栅电极设于源、漏电极之间，其中，在位于所述栅电极正下方的N型半导体层的局部区域内分布有P型半导体，所述P型半导体被栅电极完全覆盖，且当栅电极接零偏压时，所述P型半导体与N型半导体层形成PN结，而当栅电极接正向电压时，所述P型半导体反型使源、漏电极导通。

在一较为具体的实施方案之中，所述异质结构主要由本征GaN层(i-GaN层)和Al_xGa_(1-x)N层组成，0<x≤1，并且在位于所述栅电极下方的本征GaN层的局部区域内分布有P型GaN，所述P型GaN与本征GaN层形成PN结。

在一较为优选的实施方案之中，所述栅电极与势垒层和P型半导体之间均分布有栅介质层。

在一实施方案之中，所述栅电极位于源电极和漏电极之间靠近源电极一侧。

在一实施方案之中，所述源电极和漏电极分别与电源的低电位和高电位连接。

在一实施方案之中，所述N型半导体层与势垒层之间分布有空间层。

在本发明中，所述P型半导体被栅电极完全覆盖，是指P型半导体全部分布于栅电极的正投影内。

一种二次外延P型氮化物实现增强型HEMT的方法，其包括：

提供主要由N型半导体层和势垒层组成的异质结构，并在所述异质结构上制作源、漏电极，使源、漏电极与异质结构表面形成欧姆接触，并使源、漏电极均与异质结构中的二维电子气连接；

对所述异质结构的位于栅电极正下方的势垒层和N型半导体层的部分区域进行刻蚀，形成自势垒层表面穿入N型半导体层内的凹槽；

通过所述凹槽在N型半导体层内二次外延生长P型半导体，所述P型半导体能够在栅电 极接零偏压时与N型半导体层形成PN结，并能够在栅电极接正向电压时反型而使源、漏电极导通；

以及，在源、漏电极之间制作栅电极。

在一较为具体的实施方案之中，所述异质结构主要由本征GaN层和Al_xGa_(1-x)N层组成，0<x≤1，并且在位于所述栅电极下方的本征GaN层的局部区域内分布有P型GaN，所述P型GaN与本征GaN层形成PN结。

在一较为具体的实施方案之中，所述二次外延P型氮化物实现增强型HEMT的方法包括：

在所述异质结构表面制作掩膜，并对掩膜进行图形化处理；

采用干法刻蚀工艺对栅下势垒层和部分本征GaN层进行刻蚀，刻蚀深度在30nm以上，

以及，在被刻蚀的本征GaN层区域内二次外延生长厚度为30nm-70nm的P型GaN，所述P型GaN的掺杂浓度为10E18cm^-3至10E19cm^-3，掺杂离子包括Mg²⁺，但不限于此。

进一步的，在进行P型氮化镓二次外延时需要制作掩膜，可以通过在刻蚀中使用的掩膜实现自对准，并且可以选择使用SiN或者SiO₂作为掩膜，由于在外延生长GaN时，氮化镓无法在SiN或者SiO₂半导体上形成薄膜，所以可以简化工艺，避免二次外延后的剥离工艺。

在一较为优选的实施方案之中，所述二次外延P型氮化物实现增强型HEMT的方法还包括：在所述势垒层表面、凹槽槽壁及P型半导体表面生长栅介质层，再在所述栅介质层上制作栅电极。

在本发明中，采用的干法刻蚀工艺可选但不限于使用等离子体刻蚀工艺等。

在本发明中，对于P型半导体，其掺杂浓度取决于器件的实际应用需要。

在本发明中，P型半导体的二次外延可以选择但不限于使用MBE(分子束外延)或MOCVD(金属有机化学气相沉积)等半导体外延设备。

在本发明中，前述栅介质层的材质可以选择但不限于SiN、SiO₂和Al₂O₃等常用半导体。

与现有技术相比，本发明的优点包括：通过二次外延P型半导体，利用P型半导体(例如P型氮化镓)与N型半导体层(例如本征氮化镓)形成对立的PN结，实现在零偏压下，器件处于断开状态，并且可以通过栅电极使得P型半导体反型实现源、漏电极的导通，从而将耗尽型HEMT器件转换成增强型HEMT器件，有效实现增强型HEMT(例如GaN HEMT)，同时器件的制作工艺还具有简单、重复性好、可控性好、成本低廉，易于进行大规模生产等特点。

附图说明

图1是普通耗尽型HEMT器件的局部结构示意图；

图2是本发明一典型实施方案中使用P型半导体实现的增强型HEMT结构示意图；

图3a-图3b是本发明一典型实施方案中实现增强型HEMT的能带图和基本原理图；

附图标记说明：衬底1、氮化镓层2、氮化铝层3、势垒层4、P型半导体层5、栅介质层6、栅电极7、二维电子气8、源电极9、漏电极10、本征氮化镓能带部分11、P型氮化镓能带部分12、费米能级13、PN结14。

具体实施方式

参阅图1，对于普通HEMT器件(以AlGaN/GaN器件为例，如下均简称“器件”)，一般而言，当在栅电极7施加零偏压或者没有加偏压时，漏电极9和源电极10都与二维电子气8相连接，所以器件的漏电极9和源电极10是导通的，器件处于开启状态，一般称这种器件为耗尽型HEMT器件，也可以称作常开型HEMT器件。在器件关断过程中，栅电极必须施加一定的负偏压，并且所加偏压V<Vth，将栅下二维电子耗尽，在实际的应用过程中，存在功耗高和安全性方面的问题。

参阅图2，对于普通增强型HEMT器件而言，当在栅电极7施加零偏压或者没有加偏压时，由于栅电极7下面的P型半导体5与本征半导体2形成一个对立的PN结，所以源电极9和漏电极10处于断开状态，一般称这种器件为增强型HEMT器件，也可以称作常关型HEMT器件。为了使器件处于开启状态，必须使栅电极的下端积累电子，实现源电极9和漏电极10之间的连接，当栅电极11加偏压达到Vg>Vth时，Vth为器件的阈值电压，对于增强型HEMT器件一般Vth为正值，栅下的P型半导体聚集的电子使得P型半导体5反型时，可以使得栅下积累电子，从而使器件处于开启状态。这种器件在实际电路应用过程中由于只有在栅极7施加0偏压时，器件处于关断，与耗尽型器件相比，减小了器件的功耗，并且系统的安全性较高。

本发明通过二次外延P型氮化镓，形成对立的PN结结构，在栅电极施加零偏压或者没有施加偏压时，源、漏电极处于断开状态，当栅电极11加偏压达到Vg>Vth时，Vth为器件的阈值电压，栅下的P型半导体聚集的电子使得P型半导体5反型时，可以使得栅下积累电子，从而使器件处于开启状态，实现增强型HEMT器件的目的。

参阅图2，在本发明一典型实施方案中，为实现增强型HEMT器件，首先制作源电极9和漏电极10，源、漏电极与异质结构表面形成良好的欧姆接触，并且与二维电子气8连接。然后在样品表面沉积刻蚀需要的掩膜，可选但不限于SiN、SiO₂等，然后通过半导体工艺(如激光直写、光刻等)对样品进行图形化处理，将要刻蚀的部分暴露在外面，然后通过刻蚀工艺将AlGaN势垒层4和部分氮化镓2刻蚀，然后通过二次外延的方法生长P型氮化物半导体5，生长的方法可以选择但不限于使用MBE或MOCVD进行生长。然后在样品表面生长一层栅介质6，栅介质可以选择但不限于SiO₂、SiN或Al₂O₃等半导体薄膜。最后沉积栅金属，形成增强型MISHEMT器件。

参阅图3a-图3b是本发明一典型实施案例中实现增强型HEMT的能带图和基本原理图；二次外延的P型氮化镓5与本征氮化镓2形成PN结结构14，当源漏电极施加电压时，总存在一个PN结处于反偏状态，所以器件处于截止，当在栅电极施加正向偏压时，器件的能带12部分势垒开始下降，器件导通。

实施例 请参考图2，首先在衬底1上外延HEMT结构，制作源电极9和漏电极10，电极与半导体AlGaN形成良好的欧姆接触，一般选择沉积钛/铝/镍/金(Ti/Al/Ni/Au20nm/130nm/50nm/150nm)等多层金属，金属沉积后将源漏电极外的金属剥离干净，然后进行快速退火(890摄氏度30秒)，退火后源电极9和漏电极10与二维电子气8相连接。然后在样品表面沉积刻蚀需要的掩膜，可选但不限于SiN、SiO₂等，使用的设备可以为PECVD、ICPCVD等，沉积的厚度为100nm(厚度可以根据实际调整)，然后通过半导体工艺(如激光直写、光刻等)对样品进行图形化处理，将要刻蚀的部分暴露在外面，然后通过刻蚀工艺将AlGaN势垒层4和部分氮化镓2刻蚀，在刻蚀过程中可以选择ICP-RIE刻蚀设备，对于AlGaN半导体的刻蚀可以选择氯基的等离子体，如氯气或者三氯化硼等，刻蚀深度可以为50nm，然后通过二次外延的方法生长P型氮化物半导体5，生长的方法可以选择但不限于使用MBE或MOCVD进行生长。其厚度约为30nm-70nm，掺杂浓度在10E18cm^-3至10E19cm^-3之间，具体的掺杂浓度取决于器件的具体设计需要，P型半导体与本征氮化镓半导体形成PN结结构，实现器件在零栅偏压的工作状态时，源漏电极的断开。然后在样品表面生长一层栅介质6，栅介质可以选择但不限于SiO₂、SiN或Al₂O₃等半导体薄膜。最后沉积栅金属(Ni/Au50nm/150nm)，形成增强型MISHEMT器件，为了提高器件的性能，还需要采取一些钝化方式，这些方式是业界已知的，故此处不再列出。

该HEMT的工作原理如下：参阅图3a-3b，在增强型HEMT器件中，阈值电压Vth为正值，当栅电压Vg<Vth时，由于栅下的P型半导体与本征半导体形成PN结结构，所以源电极9和漏电极10处于断开，所以器件处于断开状态。当栅电压Vg>Vth时，这是栅下区域会积累电子，积累的电子形成新的导通沟道，使源电极9和漏电极10导通，器件处于开启状态。

上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。