半导体结构的形成方法与流程

本发明涉及半导体技术领域，特别涉及一种半导体结构的形成方法。

背景技术：

随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应晶体管(Fin FET)作为一种多栅器件得到了广泛的关注。

同时为了进一步提高晶体管的性能，应力工程被引入晶体管的制程中。对晶体管的沟道区域施加压应力可以提高沟道区域内的空穴迁移率，而对晶体管的沟道区域施加张应力，则可以提高沟道区域内的电子迁移率。现有技术一般通过采用应力材料形成PMOS和NMOS晶体管的源极和漏极，以对PMOS晶体管的沟道区域施加压应力，对NMOS晶体管的沟道区域施加张应力，从而提高所述PMOS晶体管和NMOS晶体管的沟道区域内的空穴迁移率。通常采用SiGe作为PMOS晶体管的源漏极材料，SiC晶体管作为NMOS晶体管的源漏极材料。

具体包括：在PMOS晶体管的栅极结构两侧的半导体衬底内形成凹槽，然后再在所述凹槽内填充应力材料作为PMOS晶体管的源极和漏极。所述应力材料的晶格常数大于半导体衬底沟道区域的晶格常数，从而会对PMOS晶体管的沟道区域施加压应力。所述PMOS晶体管采用的应力材料一般为SiGe。现有技术也可以采用SiC作为NMOS晶体管的源极和漏极，进一步提高NMOS晶体管的载流子迁移率。

对于鳍式场效应晶体管，通常采用后栅工艺形成，形成横跨鳍部的伪栅结构之后，再刻蚀位于伪栅结构两侧的鳍部，使伪栅结构两侧的鳍部高度下降，然后，再在伪栅结构两侧的刻蚀后的鳍部表面外延应力材料，形成源漏极。

现有技术在对伪栅结构两侧的鳍部进行刻蚀的过程中，往往会对伪栅结构造成损伤，影响形成的半导体结构的性能。

技术实现要素：

本发明解决的问题是提供一种半导体结构的形成方法，提高形成的半导体结构的性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成鳍部；在所述半导体衬底表面形成隔离层，所述隔离层的表面低于鳍部的顶部表面且覆盖鳍部的部分侧壁；在所述隔离层上形成横跨鳍部的伪栅结构，所述伪栅结构覆盖部分鳍部侧壁和顶部，所述伪栅结构顶部具有硬掩膜层；在所述伪栅结构和硬掩膜层侧壁表面形成侧墙；刻蚀位于所述伪栅结构两侧的鳍部，形成凹槽；在所述凹槽以及隔离层表面形成保护层，所述保护层表面高于鳍部的顶部表面，暴露出部分伪栅结构；在所述暴露的伪栅结构侧壁上形成补充侧墙；去除所述保护层。

可选的，所述保护层的材料为光刻胶、有机抗反射材料或硅氧烷聚合体。

可选的，采用旋涂工艺形成所述保护层。

可选的，所述硬掩膜层的材料为氮化硅或氧化硅。

可选的，所述补充侧墙还覆盖硬掩膜层的侧壁。

可选的，在刻蚀位于所述伪栅结构两侧的鳍部过程中，伪栅结构侧壁表面的侧墙受到损伤，暴露出伪栅结构部分侧壁。

可选的，在刻蚀位于所述伪栅结构两侧的鳍部过程中，硬掩膜层受到损伤，暴露出伪栅结构部分顶部表面。

可选的，所述补充侧墙的厚度为

可选的，所述补充侧墙的材料为氮化硅。

可选的，所述补充侧墙的形成方法包括：在所述保护层、伪栅结构以及硬掩膜层表面形成补充侧墙材料层之后，采用无掩膜刻蚀工艺刻蚀所述补充侧墙材料层，形成补充侧墙。

可选的，采用低温化学气相沉积工艺形成所述补充侧墙材料层。

可选的，所述低温化学气相沉积工艺采用的反应气体包括硅源气体和氮源气体，所述硅源气体包括硅烷、乙硅烷、丙硅烷、二氯硅烷或六氯乙硅烷，所述氮源气体包括NH₃和N₂H₄，所述硅源气体的流量为10sccm～200sccm，所述氮源气体的流量为200sccm～2000sccm，沉积温度为200℃～600℃，压强为10Torr～350Torr。

可选的，采用湿法刻蚀工艺去除所述保护层。

可选的，所述湿法刻蚀溶液内包括H₂O₂、环丁砜和四甲基氢氧化铵。

可选的，所述伪栅结构包括伪栅介质层和位于伪栅介质层表面的伪栅极，所述伪栅介质层的材料为氧化硅，所述伪栅极的材料为多晶硅。

可选的，形成所述伪栅结构的方法包括：在所述隔离层和鳍部表面形成伪栅介质材料层和位于伪栅介质材料层表面的伪栅极材料层；形成覆盖部分伪栅极材料层的硬掩膜层；以所述硬掩膜层为掩膜，刻蚀所述伪栅极材料层和伪栅介质材料层，形成伪栅结构。

可选的，采用干法刻蚀工艺刻蚀所述伪栅结构两侧的鳍部，所述干法刻蚀工艺采用的刻蚀气体为HBr和Cl₂的混合气体作为刻蚀气体，O₂作为缓冲气体，其中HBr的流量为50sccm～1000sccm，Cl₂的流量为50sccm～1000sccm，O₂的流量为5sccm～20sccm，压强为5mTorr～50mTorr，功率为400W～750W，O₂的气体流量为5sccm～20sccm，温度为40℃～80℃。

可选的，所述侧墙的材料为氮化硅。

可选的，所述侧墙的厚度为

可选的，还包括：采用选择性外延工艺，在所述凹槽内形成应力层。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案提供一种半导体结构的形成方法，在半导体衬底上形成鳍部和隔离层之后，在隔离层表面形成横跨鳍部的伪栅结构，所述伪栅结构顶部具有硬掩膜层；然后在所述伪栅结构和硬掩膜层侧壁表面形成侧墙，刻蚀位于伪栅结构两侧的鳍部，形成凹槽。然后再在凹槽以及隔离层表面形 成保护层，所述保护层表面高于鳍部顶部表面，暴露出部分伪栅结构；在所述暴露的伪栅结构侧壁上形成补充侧墙后，去除所述保护层。在刻蚀鳍部形成凹槽的过程中，会对伪栅结构侧壁表面的侧墙以及顶部的硬掩膜层造成损伤。在刻蚀过程中，侧墙从顶部开始受到损伤，高度逐渐下降，从而逐渐暴露出硬掩膜层的侧壁，以及伪栅结构靠近顶部处的侧壁。而所述硬掩膜层在所述干法刻蚀过程中，厚度逐渐下降，并且，当侧墙高度下降，暴露出硬掩膜层侧壁之后，所述硬掩膜层侧壁也会受到等离子体的轰击作用，从而使得所述硬掩膜层的宽度也逐渐缩小，暴露出伪栅结构的部分顶部表面。从而使得所述侧墙与硬掩膜层无法对伪栅结构起到足够的保护作用。本发明的技术方案中，在形成凹槽之后，形成保护层，暴露出部分伪栅结构，然后再在所述暴露的伪栅结构以及硬掩膜层侧壁表面形成补充侧墙，覆盖刻蚀过程中暴露的伪栅结构，从而弥补侧墙的损伤，对伪栅结构起到保护作用。

进一步，所述保护层的材料为光刻胶、有机抗反射材料或硅氧烷聚合体等可流动性材料。所述保护层的材料易于去除，且所述保护层的材料与隔离层、侧墙、掩膜层以及伪栅结构的材料均不同，避免后续在去除所述保护层的过程中，对其他材料层造成损伤。

进一步，所述补充侧墙的形成方法包括：在所述保护层、伪栅结构以及硬掩膜层表面形成补充侧墙材料层之后，采用无掩膜刻蚀工艺刻蚀所述补充侧墙材料层，形成补充侧墙。本发明的技术方案中可以采用低温化学气相沉积工艺形成所述补充侧墙材料层。与一般的化学气相沉积工艺相比，所述低温化学气相沉积工艺温度更低，可以避免保护层在沉积补充侧墙材料层的过程中，由于温度过高而发生碳化问题，导致后续保护层不易被彻底去除，而对半导体结构造成污染。

进一步的，在去除所述保护层之后，可以采用选择性外延工艺在所述凹槽内形成应力层。由于所述选择性外延工艺仅能在半导体材料表面外延形成应力层，由于所述伪栅结构的表面被侧墙、补充侧墙以及硬掩膜层覆盖，所以，所述应力层不会在伪栅结构表面形成，从而避免所述伪栅结构与晶体管的源漏极之间发生电连接。从而提高形成的半导体结构的性能。

附图说明

图1至图10是本发明的实施例的半导体结构的形成过程的结构示意图。

具体实施方式

如背景技术中所述，现有技术形成的半导体结构性能有待进一步的提高。

研究发现，在形成伪栅结构之后，所述伪栅结构侧壁表面通常会形成侧墙，且所述伪栅结构顶部具有掩膜层，对伪栅结构表面进行保护。而刻蚀伪栅结构两侧的鳍部形成凹槽的过程中，往往会对伪栅结构两侧的侧墙以及伪栅结构顶部的掩膜层造成损伤，导致暴露出伪栅结构的表面。后续在所述凹槽内填充应力材料的时候，会在伪栅结构表现也形成所述应力材料，后续去除伪栅结构，形成栅极结构之后，会导致栅极结构与源漏极之间电连接，影响形成的半导体结构的性能。

本发明的实施例中，在对伪栅结构两侧的鳍部进行刻蚀之后，在隔离层表面形成保护层，暴露出部分伪栅结构，然后在暴露的伪栅结构侧壁上形成补充侧墙，以弥补在刻蚀过程中侧墙受到的损伤，从而避免伪栅结构表面暴露，避免后续在凹槽内填充应力材料时，在伪栅结构表面形成应力材料。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

请参考图1，提供半导体衬底100，在所述半导体衬底100表面形成鳍部101。

所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。

本实施例中，所述半导体衬底100为单晶硅衬底。

可以采用干法刻蚀工艺刻蚀所述半导体衬底100，在所述半导体衬底100上形成鳍部101。

本实施例中，所述干法刻蚀工艺采用的刻蚀气体为HBr和Cl₂的混合气体作为刻蚀气体，O₂作为缓冲气体，其中HBr的流量为50sccm～1000sccm，Cl₂ 的流量为50sccm～1000sccm，O₂的流量为5sccm～20sccm，压强为5mTorr～50mTorr，功率为400W～750W，O₂的气体流量为5sccm～20sccm，温度为40℃～80℃，偏置电压为100V～250V。

在本发明的其他实施例中，也可以在半导体衬底100上形成外延层之后，对所述外延层进行刻蚀，形成所述鳍部101。

本实施例中，以形成单个鳍部101作为示例。在本发明的其他实施例中，可以同时形成多个鳍部。

请参考图2，在所述半导体衬底100表面形成隔离层200，所述隔离层200的表面低于鳍部101的顶部表面且覆盖鳍部101的部分侧壁。

所述隔离层200的材料可以是氧化硅、氮化硅、碳氧化硅等绝缘介质材料，所述隔离层200作为相邻鳍部101之间的隔离结构，以及后续形成的栅极结构与半导体衬底100之间的隔离结构。

形成所述隔离层200的方法包括：采用化学气相沉积工艺或旋涂工艺，在所述半导体衬底100表面形成隔离介质材料，所述隔离介质材料覆盖鳍部101；对所述隔离介质材料进行平坦化，形成隔离材料层，所述隔离材料层的表面与鳍部101顶面齐平；回刻蚀所述隔离材料层，形成隔离层200，使所述隔离层200的表面低于鳍部101的顶部表面，暴露出鳍部101的顶面和部分侧壁。

请参考图3和图4，在所述隔离层200上形成横跨鳍部101的伪栅结构300，所述伪栅结构300覆盖部分鳍部101侧壁和顶部，所述伪栅结构300顶部具有硬掩膜层301。图4为沿图3中割线AA’的剖面示意图，其中图4的虚线为鳍部101与半导体衬底100之间的分割线。

所述伪栅结构300包括伪栅介质层和位于伪栅介质层表面的伪栅极(图中未示出)。所述伪栅介质层的材料为氧化硅，所述伪栅极的材料为多晶硅。

本实施例中，所述伪栅结构300顶部还具有硬掩膜层301。所述硬掩膜层301的材料为氮化硅或氧化硅，能够对所述栅极结构300的顶部表面起到保护作用。

本实施例中，形成所述伪栅结构的方法包括：在所述隔离层200和鳍部101表面形成伪栅介质材料层和位于伪栅介质材料层表面的伪栅极材料层；形成覆盖部分伪栅极材料层的硬掩膜层301；以所述硬掩膜层301为掩膜，刻蚀所述伪栅极材料层和伪栅介质材料层，形成伪栅结构300。

请参考图5，在所述伪栅结构300和硬掩膜层301的侧壁表面形成侧墙302。

所述侧墙302材料可以为氮化硅、氧化硅或者氮化硅与氧化硅的叠层结构。本实施例中，所述侧墙301的材料为氮化硅。

所述侧墙302的形成方法包括：在所述隔离层200、鳍部101、伪栅结构300以及硬掩膜层301表面形成侧墙材料层之后，采用无掩膜刻蚀工艺，对所述侧墙材料层302进行刻蚀，去除位于隔离层200、鳍部101表面以及掩膜层301顶部表面的侧墙材料层，在所述伪栅结构300侧壁表面形成侧墙。

本实施例中，由于所述伪栅结构300顶部具有硬掩膜层301，所述侧墙302还覆盖硬掩膜层301的侧壁表面。

所述侧墙301在后续工艺中对伪栅结构300起到保护作用，并且，所述侧墙301的厚度限定了后续刻蚀伪栅结构300两侧的鳍部101形成的凹槽与伪栅结构300之间的距离。本实施例中，所述侧墙301的厚度为

请参考图6，刻蚀位于所述伪栅结构300两侧的鳍部101，形成凹槽102，同时暴露出伪栅结构300的部分侧壁。

可以采用干法刻蚀工艺刻蚀所述伪栅结构300两侧的鳍部101，所述干法刻蚀工艺采用的刻蚀气体为HBr和Cl₂的混合气体作为刻蚀气体，O₂作为缓冲气体，其中HBr的流量为50sccm～1000sccm，Cl₂的流量为50sccm～1000sccm，O₂的流量为5sccm～20sccm，压强为5mTorr～50mTorr，功率为400W～750W，O₂的气体流量为5sccm～20sccm，温度为40℃～80℃。

后续在所述凹槽102内形成应力层，作为鳍式场效应晶体管的源漏极。所述凹槽102可以具有不同的形貌，例如所述凹槽102可以具有垂直与半导体衬底100表面的侧壁，或者具有Σ型的侧壁。本实施例中，采用干法刻蚀工艺形成的凹槽102侧壁垂直与半导体衬底100表面。

在本发明的其他实施例中，可以在采用干法刻蚀工艺形成侧壁垂直与半导体衬底100表面的凹槽之后，采用各向异性湿法刻蚀工艺，进行进一步的刻蚀，形成具有Σ型侧壁的凹槽。

在上述干法刻蚀过程中，伪栅结构300顶部侧壁的侧墙302受到损伤，暴露出伪栅结构300的部分侧壁。

所述干法刻蚀过程中，刻蚀气体产生的等离子体对与伪栅结构300侧壁表面的侧墙302以及顶部的硬掩膜层301会产生轰击作用，使得所述侧墙302以及硬掩膜层301受到损伤。

所述侧墙302在干法刻蚀过程中，受到等离子体从上至下的轰击作用，从而使得所述侧墙302从顶部开始受到损伤，高度逐渐下降，从而逐渐暴露出硬掩膜层301的侧壁，以及伪栅结构300靠近顶部处的侧壁。

而所述硬掩膜层301在所述干法刻蚀过程中，厚度逐渐下降，并且，当侧墙303高度下降，暴露出硬掩膜层301侧壁之后，所述硬掩膜层301侧壁也会受到等离子体的轰击作用，从而使得所述硬掩膜层301的宽度也逐渐缩小，暴露出伪栅结构300的部分顶部表面。

此时，所述刻蚀后的侧墙302a以及硬掩膜层301在后续工艺中不能对所述伪栅结构300起到完整的保护作用。

请参考图7，在所述凹槽102以及隔离层200表面形成保护层400，所述保护层400表面高于鳍部101的顶部表面，暴露出侧壁未被覆盖的部分伪栅结构300。

所述保护层400的材料为光刻胶、有机抗反射材料或硅氧烷聚合体(DUO)等可流动性材料。所述保护层400的材料易于去除，且所述保护层400的材料与隔离层200、侧墙302、掩膜层301以及伪栅结构300的材料均不同，避免后续在去除所述保护层400的过程中，对其他材料层造成损伤。

可以采用旋涂工艺形成所述保护层400，使得形成的保护层400的表面平坦。

本实施例中，所述保护层400的材料为硅氧烷聚合体，在形成所述保护 层400之后，还可以对所述保护层400进行烘烤，所述烘烤的温度可以为100℃～1000℃，烘烤时间可以是1min～10min，使所述保护层400硬化。

所述保护层400的表面高于鳍部101的顶部表面，将鳍部101完全覆盖，暴露出上部分的伪栅结构300，即暴露出未被侧墙302a以及硬掩膜层301覆盖的部分伪栅结构300，以便于在该部分伪栅结构300表面形成补充侧墙。

请参考图8，在所述暴露的伪栅结构300侧壁上形成补充侧墙303。

由于本实施例中，所述伪栅结构300顶部表面具有硬掩膜层301，所以，所述补充侧墙303还覆盖硬掩膜层301的侧壁。

所述补充侧墙303的材料与侧墙302a的材料相同，本实施例中，所述补充侧墙303的材料为氮化硅。

所述补充侧墙303的形成方法包括：在所述保护层200、伪栅结构300以及硬掩膜层301表面形成补充侧墙材料层之后，采用无掩膜刻蚀工艺刻蚀所述补充侧墙材料层，形成覆盖部分伪栅结构300侧壁以及硬掩膜层301侧壁的补充侧墙303。

可以采用化学气相沉积工艺、原子层沉积工艺等多种方法形成所述补充侧墙材料层。

本实施例中，采用低温化学气相沉积工艺形成所述补充侧墙材料层。所述低温化学气相沉积工艺采用的反应气体包括硅源气体和氮源气体，所述硅源气体包括硅烷、乙硅烷、丙硅烷、二氯硅烷或六氯乙硅烷，所述氮源气体包括NH₃和N₂H₄，所述硅源气体的流量为10sccm～200sccm，所述氮源气体的流量为200sccm～2000sccm，沉积温度为200℃～600℃，压强为10Torr～350Torr。

上述化学气相沉积工艺在200℃～600℃温度下进行，与一般的化学气相沉积工艺相比，温度更低，可以避免保护层400在沉积补充侧墙材料层的过程中，由于温度过高而发生碳化问题，导致后续保护层400不易被彻底去除，而对半导体结构造成污染。

本实施例中，所述补充侧墙303的厚度为所述补充侧墙303 的厚度可以与最初形成的侧墙302(请参考图5)的厚度一致，以弥补在刻蚀鳍部101，形成凹槽102(请参考图6)过程中，刻蚀后侧墙302a与刻蚀之前侧墙302相比的损失，从而通过所述补充侧墙303将暴露的伪栅结构300的表面覆盖，起到保护作用，避免后续在凹槽内填充应力层时，在伪栅结构300的表面也形成应力材料。

请参考图9，去除所述保护层400(请参考图8)。

可以采用湿法刻蚀工艺去除所述保护层400。

本实施例中，所述保护层400的材料为硅氧烷聚合体，采用碱性显影液去除所述保护层400，所述碱性显影液中包括H₂O₂、环丁砜和四甲基氢氧化铵等。所述湿法刻蚀工艺对所述保护层400具有较高的刻蚀选择性，并且不会对侧墙302a、补充侧墙303以及硬掩膜层301造成损伤。

去除所述保护层200之后，暴露出之前刻蚀鳍部101形成的凹槽102。

请参考图10，在所述凹槽102(请参考图9)内形成应力层103。

采用选择性外延工艺形成所述应力层103，作为晶体管的源漏极。所述应力层103的材料可以是SiGe或SiC。当待形成的半导体结构为P型鳍式场效应晶体管时，所述应力层103的材料为SiGe，可以对晶体管的沟道区域施加压应力，从而提高P型鳍式场效应晶体管的性能；当待形成的半导体结构为N型鳍式场效应晶体管时，所述应力层103的材料为SiC，可以对晶体管的沟道区域施加张应力，从而提高N型鳍式场效应晶体管的性能。

由于所述选择性外延工艺仅能在半导体材料表面外延形成应力层103，由于所述伪栅结构300的表面被侧墙302a、补充侧墙303以及硬掩膜层301覆盖，所以，所述应力层103不会在伪栅结构300表面形成，从而避免所述伪栅结构300与晶体管的源漏极之间发生电连接。

在采用外延工艺形成所述应力层103的过程中，还可以同时在沉积腔内通入含有N型或P型掺杂离子的气体，对所述应力层103进行原位掺杂，形成N型或P型掺杂的应力层103，所述应力层103的掺杂类型与待形成的鳍式场效应晶体管的类型一致。

在本发明的其他实施例中，也可以在形成未掺杂的应力层103之后，对所述应力层103进行N型或P型离子注入，从而形成N型或P型掺杂的应力层103，作为晶体管的源漏极。

后续，还可以在所述隔离层200表面形成层间介质层，覆盖鳍部101、应力层103、伪栅结构300及其两侧的侧墙302a和补充侧墙301，然后刻蚀所述硬掩膜层301和补充侧墙303，暴露出伪栅结构300的表面，并去除所述伪栅结构300，形成栅极凹槽，再在所述栅极凹槽内形成栅极结构，所述栅极结构包括：栅介质层、位于栅介质层上的金属栅极。所述栅介质层的材料可以是高K介质材料，例如氧化铪、氧化锆、氧化镧、氧化镧或硅氧化铪等，所述金属栅极的材料可以是铝、铜、钨、金或银等金属材料。

由于在形成所述应力层103的过程中，所述伪栅结构300被侧墙302a、补充侧墙303以及硬掩膜层301完全覆盖，所以，所述应力层103不会在伪栅结构300表面形成，从而确保伪栅结构300与应力层103之间不会发生电连接，从而后续去除伪栅结构300，形成栅极结构之后，栅极结构与应力层103之间也不会发生电连接，从而可以提高形成的半导体结构的性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。