半导体结构及其形成方法与流程

本发明涉及半导体技术领域，特别涉及一种半导体结构及其形成方法。

背景技术：

在超大规模集成电路中，通常采用应变硅技术(Strained Silicon)使得NMOS晶体管的沟道区域受到张应力，PMOS晶体管的沟道区域受到压应力，从而增大NMOS晶体管和PMOS晶体管的载流子迁移率，增大驱动电流，提高电路的响应速度。

现有技术通常在PMOS晶体管的栅极结构两侧的衬底内形成Σ型凹槽，然后在所述Σ型凹槽内形成SiGe应力层作为晶体管的源极和漏极，所述源极和漏极可以对晶体管的沟槽区域施加压应力，从而提高PMOS晶体管的性能。

请参考图1至图3，为现有技术的半导体结构的形成过程的结构示意图。

请参考图1，在半导体衬底10上形成若干栅极结构20，以及位于栅极结构20两侧的侧墙21。相邻栅极结构20之间暴露出部分半导体衬底10的表面。图1为局部示意图，示出了栅极结构20及一侧的侧墙20。

请参考图2，刻蚀相邻栅极结构20之间的半导体衬底10，在相邻栅极结构20之间形成初始凹槽11。可以采用湿法或干法刻蚀工艺形成所述凹槽11，图2中所述凹槽11为碗状，在其他实施例中，所述凹槽11可以具有垂直侧壁。

请参考图3，沿所述凹槽11(请参考图2)对半导体衬底10进行湿法刻蚀，形成Σ型凹槽12。图3为理想状态下形成的Σ型凹槽12的剖面示意图，所述Σ凹槽12的开口两端与侧墙21的外侧对齐，并且Σ型凹槽12的侧壁凸出的顶端13位于侧墙12下方。后续在所述Σ型凹槽12内填充应力材料，形成源漏极。

但是在实际工艺中，由于采用湿法刻蚀工艺形成所述Σ型凹槽，所以，很难准确控制形成的Σ型凹槽12为理想状态的形貌，导致在此基础上形成的晶体管的性能下降。

所以，现有技术形成的半导体结构的性能有待进一步的提高。

技术实现要素：

本发明解决的问题是提供一种半导体结构及其形成方法，提高形成的半导体结构的性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成栅极结构及位于栅极结构侧壁表面的侧墙；以所述栅极结构和侧墙为掩膜刻蚀半导体衬底，在栅极结构两侧的半导体衬底内形成侧壁垂直于半导体衬底表面的第一凹槽；采用金属辅助化学刻蚀工艺在第一凹槽的底部与侧壁交界处形成凸出的孔洞，第一凹槽两侧孔洞之间的距离大于第一凹槽的宽度；继续沿第一凹槽刻蚀半导体衬底，使所述第一凹槽的深度增大，形成第二凹槽。

可选的，所述金属辅助化学刻蚀工艺包括：在所述第一凹槽的底部与侧壁交界处形成金属催化剂层；在所述金属催化剂层作用下，通过第一湿法刻蚀对半导体衬底进行刻蚀，在第一凹槽的底部与侧壁交界处形成所述孔洞。

可选的，所述金属催化剂层的材料为Ag、Pt或Au。

可选的，形成所述金属催化剂层的方法包括：在所述第一凹槽内壁表面、侧墙以及栅极结构表面形成金属材料层；刻蚀金属材料层，去除位于侧墙以及栅极结构表面、第一凹槽部分侧壁以及底部表面的金属材料层，第一凹槽的底部与侧壁交界处剩余的部分金属材料层作为金属催化剂层。

可选的，采用溅射、电子束蒸发或聚焦离子束辅助沉积工艺形成所述金属材料层。

可选的，所述第一湿法刻蚀采用的刻蚀溶液为HF和H₂O₂的混合溶液，其中HF的质量浓度大于20％，小于90％。

可选的，所述第一湿法刻蚀的温度为10℃～70℃。

可选的，所述第一湿法刻蚀的时间为5s～90s。

可选的，采用干法刻蚀工艺沿第一凹槽刻蚀半导体衬底形成第二凹槽。

可选的，所述第二凹槽的宽度与第一凹槽宽度一致。

可选的，所述第二凹槽的深度为

可选的，所述孔洞距离第二凹槽顶部的距离为

可选的，还包括在形成所述第二凹槽之后，采用第二湿法刻蚀工艺沿第二凹槽进行刻蚀，形成Σ型凹槽。

可选的，所述第二湿法刻蚀工艺采用的刻蚀溶液为四甲基氢氧化铵溶液。

可选的，所述孔洞位于Σ型凹槽的最大宽度处。

可选的，所述孔洞的剖面形状为圆形、矩形、三角形或多边形。

可选的，所述孔洞的深度为

可选的，还包括：在所述第二凹槽内填充应力层。

可选的，所述栅极结构的数量为两个以上，在相邻栅极结构之间的半导体衬底内形成所述第一凹槽。

为解决上述问题，本发明的实施例还提供一种采用上述方法形成的半导体结构，包括：半导体衬底；位于所述半导体衬底表面的栅极结构及位于栅极结构侧壁表面的侧墙；位于栅极结构两侧的半导体衬底内的第二凹槽；位于所述第二凹槽侧壁表面凸出的孔洞，第一凹槽两侧孔洞之间的距离大于第二凹槽的宽度。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案提供一种半导体结构的形成方法，在半导体衬底上形成栅极结构以及位于栅极结构侧壁表面的侧墙之后，在栅极结构两侧的半导体衬底内形成侧壁垂直于半导体衬底表面的第一凹槽；然后采用金属辅助化学刻蚀工艺在第一凹槽的底部与侧壁交界处形成凸出的孔洞；然后继续沿第一凹槽刻蚀半导体衬底，形成第二凹槽。由于所述孔洞凸出于第二凹槽的侧壁，如果在所述第二凹槽及孔洞内填充应力层，所述应力层所产生的应力在孔洞处集中，并且所述孔洞离栅极结构下方的沟道区域更近，从而能够对沟道区域施加更大的应力，从而提高应力层的应力作用，进一步提高形成的晶体管的性能。并且，现有金属辅助化学刻蚀工艺形成所述孔洞，能够对所述孔洞的大小以及位置进行较为准确的控制，避免所述孔洞位于栅极结构下方，造成短沟道效应，影响形成的晶体管的性能。

进一步，所述金属辅助化学刻蚀过程中，与金属催化剂层接触的半导体衬底首先被刻蚀，同时随着刻蚀过程的继续，所述金属催化剂层也随之移动，始终保持与半导体衬底的接触，从而使得所述第一湿法刻蚀工艺能够继续对半导体衬底进行刻蚀。通过所述第一湿法刻蚀工艺的刻蚀时间，可以对形成的孔洞的深度进行调整。

进一步，所述第一湿法刻蚀工艺的温度对刻蚀速率有较大的影响，温度越大刻蚀速率越大。所述第一湿法刻蚀的温度可以为10℃～70℃，所述第一湿法刻蚀的温度在10℃以上，使得对半导体衬底具有一个有效的刻蚀速率，提高效率，而所述第一湿法刻蚀的温度在70℃以上，可以避免刻蚀速率过大而导致刻蚀过程的可控性较低的问题。

进一步，在形成所述第二凹槽之后，采用第二湿法刻蚀工艺沿第二凹槽进行刻蚀，形成Σ型凹槽。与侧壁垂直于半导体衬底表面的第二凹槽相比，所述Σ型凹槽的侧壁与晶体管的沟道区域之间的距离更小，在所述Σ型凹槽和孔洞内填充应力层之后，对沟道区域施加的应力作用更强。而所述孔洞位于Σ型凹槽侧壁两侧，与沟道区域之间的距离更近，从而能够进一步增强应力层对沟道区域的应力作用，从而进一步提高形成的晶体管的性能。

本发明的技术方案还提供一种半导体衬底，所述半导体结构包括：半导体衬底；位于所述半导体衬底表面的栅极结构及位于栅极结构侧壁表面的侧墙；位于栅极结构两侧的半导体衬底内的第二凹槽；位于所述第二凹槽侧壁表面凸出的孔洞，第二凹槽两侧孔洞之间的距离大于第二凹槽的宽度。

附图说明

图1至图5是本发明的现有技术的半导体结构形成过程的结构示意图；

图6至图12是本发明的实施例的半导体结构形成过程的结构示意图。

具体实施方式

如背景技术中所述，现有技术形成的半导体结构的性能有待进一步的提高。

请参考图4，为实际工艺过程中，形成的Σ型凹槽12a的剖面示意图。由于湿法刻蚀过程较难控制，容易使得Σ型凹槽12a的开口两端位于侧墙21下方，而Σ型凹槽12a的侧壁凸出的顶端13a位于栅极结构20下方，导致栅极结构下方的沟道长度变小，形成晶体管之后，容易发生短沟道效应，导致源漏击穿。

请参考图5，在所述Σ型凹槽12a(请参考图4)内填充应力层14并在所述应力层14表面形成盖帽层15之后，去除所述侧墙21(请参考图4)。后续在所述栅极结构表面形成应力膜以加强对栅极结构下方的半导体衬底10的，去除侧墙21之后，再形成应力膜可以降低应力膜与栅极结构下方的半导体衬底10之间的距离，提高应力作用。但是在去除所述侧墙21的过程中，由于部分Σ型凹槽12a的开口两端位于侧墙21下方，从而使得部分应力层14的表面位于侧墙21下方，所以在去除侧墙21的过程中，容易对侧墙下方的应力层14表面造成损伤，形成孔洞16，从而影响形成的晶体管的性能。

本发明的实施例中，在栅极结构两侧的半导体衬底内形成第一凹槽之后，通过金属辅助化学刻蚀工艺在第一凹槽的底部与侧壁交界处形成凸出的孔洞，然后在沿所述第一凹槽刻蚀半导体衬底形成第二凹槽。通过金属辅助化学刻蚀工艺形成所述凸出的孔洞，便于对所述孔洞的位置进行控制，避免所述孔洞位于栅极结构下方，同时，采用上述方法可以使得第二凹槽侧壁与侧墙外侧对齐，从而提高所述半导体结构的形成，避免在所述第二凹槽内形成应力层之后，去除侧墙的过程中，对应力层造成损伤。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

请参考图6，提供半导体衬底100，在所述半导体衬底100表面形成栅极结构200及位于栅极结构200侧壁表面的侧墙201。

所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底100的类型不应限制本发明的保护范围。 本实施例中，所述半导体衬底100为单晶硅衬底。

所述栅极结构200包括位于半导体衬底100表面的栅介质层和位于栅介质层表面的栅极(图中未示出)。所述栅介质层的材料可以是氧化硅，所述栅极可以是多晶硅。在本发明的其他实施例中，所述栅介质层的材料可以是氧化铪、氧化锆、硅氧化铪、氧化镧或氧化铝等高K介质材料，所述栅极的材料可以是铝、金、银、铜或钛等金属材料。

所述栅极结构200的形成方法可以包括：在半导体衬底100表面依次形成栅介质材料层和位于栅介质材料层表面的栅极材料层，然后对所述栅极材料层和栅介质材料层进行图形化，形成所述栅极结构。

所述栅极结构200的数量可以为两个以上。本实施例中，在半导体衬底100上形成两个分立的栅极结构200，相邻栅极结构200之间暴露出部分半导体衬底100的表面。

形成所述栅极结构200之后，在所述栅极结构200的侧壁表面形成侧墙201，所述侧墙201可以在后续的工艺中保护所述栅极结构200。所述侧墙201的材料可以是氮化硅。

图1为局部示意图，示出了部分半导体衬底100上相邻栅极结构200及其一侧的侧墙201。

请参考图7，以所述栅极结构200和侧墙201为掩膜刻蚀半导体衬底100，在栅极结构200两侧的半导体衬底100内形成侧壁垂直于半导体衬底100表面的第一凹槽301。

可以采用干法刻蚀工艺，刻蚀所述半导体衬底100，形成所述第一凹槽301。具体的，所述干法刻蚀工艺采用的气体为HBr和Cl₂。本实施例中，所述干法刻蚀工艺采用的刻蚀气体为HBr和Cl₂的混合气体，O₂作为缓冲气体，其中HBr的流量为50sccm～1000sccm，Cl₂的流量为50sccm～1000sccm，O₂的流量为5sccm～20sccm，压强为5mTorr～50mTorr，功率为400W～750W，O₂的气体流量为5sccm～20sccm，温度为40℃～80℃，偏置电压为100V～250V。采用上述刻蚀工艺，可以形成侧壁垂直于半导体衬底100表面的第一凹槽301，使得第一凹槽301的开口侧壁与侧墙201的外侧对齐，避免第一凹槽301位 于侧墙201下方。所述第一凹槽301的深度可以为

后续采用金属辅助化学刻蚀工艺在第一凹槽301的底部与侧壁交界处形成凸出的孔洞，第一凹槽301两侧孔洞之间的距离大于第一凹槽301的宽度。具体请参考图8至10。

请参考图8，在所述第一凹槽301内壁表面、侧墙201以及栅极结构200表面形成金属材料层302。

所述金属材料层302的材料为贵金属材料，例如，可以是Ag、Pt或Au等，所述贵金属材料能够对半导体衬底100的湿法刻蚀起到催化作用。本实施例中，所述金属材料层302的材料为Au。

可以采用溅射、电子束蒸发或聚焦离子束辅助沉积工艺形成所述金属材料层。本实施例中，采用电子束蒸发工艺形成所述金属材料层302，所述电子束蒸发的真空度为1.0E-4Pa～5.0E-3Pa，轰击电流为50mA～200mA，温度为50℃～250℃，电子束电压为6kV～8kV，蒸发Au电流为200mA～300mA。形成的所述金属材料层302的厚度不能过小，避免后续刻蚀所述金属材料层302形成的金属催化剂层的厚度过小，催化作用较弱；所述金属材料层302的厚度也不能过大，避免厚度过大造成金属材料层302的沉积质量下降，影响后续形成的金属催化剂层的催化效果。本实施例中，所述金属材料层302的厚度可以为

请参考图9，刻蚀所述金属材料层302(请参考图8)，去除位于侧墙201以及栅极结构200表面、第一凹槽301部分侧壁以及底部表面的金属材料层301，第一凹槽301的底部与侧壁交界处剩余的部分金属材料层作为金属催化剂层303。

可以采用干法刻蚀工艺对所述金属材料层302进行刻蚀，所述干法刻蚀工艺的刻蚀方向与半导体衬底100表面垂直，采用无掩膜刻蚀。与半导体衬底100表面平行的部分金属材料层302的刻蚀速率较快，而位于侧墙201表面以及第一凹槽301侧壁表面的金属材料层302的刻蚀速率较慢，所以，随着刻蚀过程的进行，首先去除位于栅极结构200顶部表面以及第一凹槽301底部表面的部分金属材料层302，然后随着刻蚀过程的不断进行，位于侧墙 201、第一凹槽301侧壁表面的金属材料层302也逐渐被去除，所述位于侧墙201、第一凹槽301侧壁表面的金属材料层302的高度逐渐下降。最后剩余位于第一凹槽301的底部与侧壁交界处剩余的部分金属材料层，停止刻蚀，此时剩余的金属材料层作为后续刻蚀工艺的金属催化剂层303。

所述干法刻蚀工艺可以是等离子体刻蚀工艺，采用的刻蚀气体包括Cl₂、BCl₃、Ar和O₂，其中，Cl₂的流量为50sccm～1000sccm，BCl₃的流量为50sccm～1000sccm，Ar的流量为50sccm～1000sccm，O₂的流量为50sccm～500sccm。上述干法刻蚀工艺对金属材料层302具有较高的刻蚀选择性，可以避免对栅极结构200、侧墙201以及半导体衬底100造成损伤。

所述金属催化剂层303部分位于第一凹槽301侧壁表面，部分位于第一凹槽301的底部表面。

请参考图10，在所述金属催化剂层303(请参考图9)作用下，通过第一湿法刻蚀对半导体衬底100进行刻蚀，在第一凹槽301的底部与侧壁交界处形成孔洞304。

所述第一湿法刻蚀采用的刻蚀溶液为HF和H₂O₂的混合溶液，其中HF的质量浓度大于20％，小于90％。在进行所述第一湿法刻蚀过程中，与金属催化剂层303接触的半导体衬底100首先被刻蚀，同时随着刻蚀过程的继续，所述金属催化剂层303也随之移动，始终保持与半导体衬底100的接触，从而使得所述第一湿法刻蚀工艺能够继续对半导体衬底100进行刻蚀。

所述第一湿法刻蚀工艺的温度对刻蚀速率有较大的影响，温度越大刻蚀速率越大。本实施例中，所述第一湿法刻蚀的温度为10℃～70℃，所述第一湿法刻蚀的温度在10℃以上，使得对半导体衬底100具有一个有效的刻蚀速率，提高效率，而所述第一湿法刻蚀的温度在70℃以下，可以避免刻蚀速率过大而导致刻蚀过程的可控性较低的问题。

可以通过所述第一湿法刻蚀工艺的刻蚀时间，调整形成的孔洞304的深度。本实施例中，所述第一湿法刻蚀的时间为5s～90s，形成的孔洞304的深度为所述孔洞304凸出于第一凹槽301的底部两侧，从而使得所述第一凹槽301两侧的孔洞304之间的距离大于第一凹槽301的宽度。

所述第一湿法刻蚀工艺中，刻蚀溶液的浓度，刻蚀温度以及金属催化剂层303的材料均会对刻蚀过程造成影响，使所述孔洞304具有不同的剖面形状。本实施例中，所述孔洞304的剖面形状为圆形。在本发明的其他实施例中，所述孔洞304的剖面形状还可以是矩形、三角形或多边形等。

在形成所述孔洞304之后，可以通过湿法清洗去除所述金属催化剂层303，可以采用HCl和HNO₃的混合溶液进行上述湿法清洗。在本发明的实施例中，还可以采用其他合适的清洗溶液。

请参考图11，继续沿第一凹槽301(请参考图10)刻蚀半导体衬底100，使所述第一凹槽301的深度增大，形成第二凹槽301a。

采用干法刻蚀工艺沿第一凹槽301刻蚀所述半导体衬底100，使所述第一凹槽301的深度增大。

具体的，所述干法刻蚀工艺采用的气体为HBr和Cl₂。本实施例中，所述干法刻蚀工艺采用的刻蚀气体为HBr和Cl₂的混合气体，O₂作为缓冲气体，其中HBr的流量为50sccm～1000sccm，Cl₂的流量为50sccm～1000sccm，O₂的流量为5sccm～20sccm，压强为5mTorr～50mTorr，功率为400W～750W，O₂的气体流量为5sccm～20sccm，温度为40℃～80℃，偏置电压为100V～250V。采用上述刻蚀工艺，可以形成侧壁垂直于半导体衬底100表面的第二凹槽301a，使得第二凹槽301a的开口侧壁与侧墙201的外侧对齐，避免第一凹槽301a位于侧墙201下方。所述第二凹槽301a的深度可以为

所述孔洞304凸出于第二凹槽301a的侧壁，具体的，所述孔洞304距离第二凹槽301a顶部的距离为所述第二凹槽301a两侧的孔洞304之间的距离大于第二凹槽301a的宽度，从而所述孔洞304与待形成的晶体管的栅极结构200下方的沟道区域之间的距离更近。

后续可以在所述第二沟槽301a以及孔洞304内填充应力层，作为源漏极，对晶体管的沟道区域施加应力，以提高晶体管的性能。由于所述孔洞304距凸出于第二凹槽301a的侧壁，所以填充的应力层所产生的应力在孔洞304处集中，并且所述孔洞离晶体管的沟道区域更近，从而能够对沟道区域施加更大的应力，从而提高应力层的应力作用，进一步提高形成的晶体管的性能。 待形成的晶体管为P型场效应晶体管时，所述应力层的材料为P型掺杂的SiGe；待形成的晶体管为N型场效应晶体管时，所述应力层的材料为N型掺杂的SiC。

请参考图12，在本发明的另一实施例中，在形成所述第二凹槽301a(请参考图12)之后，采用第二湿法刻蚀工艺沿第二凹槽301a进行刻蚀，形成Σ型凹槽301b。

所述第二湿法刻蚀工艺采用的刻蚀溶液为四甲基氢氧化铵溶液，所述四甲基氢氧化铵溶液对于半导体衬底100的不同晶向上具有不同的刻蚀速率，所述第二湿法刻蚀工艺具有一定的横向刻蚀速率，形成Σ型凹槽301b，所述Σ型凹槽301b的剖面示意图中，侧壁为Σ型，使得所述Σ型凹槽301b的中部宽度大于顶部和底部的宽度。

所述孔洞304位于Σ型凹槽301b的最大宽度处，进一步降低了所述孔洞304与晶体管的沟道区域之间的距离。所述孔洞304的高度决定了最终形成的Σ型凹槽301b的最大宽度位置的高度，从而使得形成的Σ型凹槽301b形貌可控。

后续在所述Σ型凹槽301b与孔洞304内填充应力层，Σ型凹槽301b与U型的第二凹槽301a相比，所述Σ型凹槽301b的侧壁与晶体管的沟道区域之间的距离更小，对沟道区域施加的应力作用更强。而所述孔洞304位于Σ型凹槽301b侧壁两侧，与沟道区域之间的距离更近，从而能够进一步增强应力层对沟道区域的应力作用，从而进一步提高形成的晶体管的性能。

本发明的实施例还提供一种采用上述方法形成的半导体结构。

请参考图11，为所述半导体结构的示意图。

所述半导体结构包括：半导体衬底100；位于所述半导体衬底100表面的栅极结构200及位于栅极结构200侧壁表面的侧墙201；位于栅极结构200两侧的半导体衬底100内的第二凹槽301a；位于所述第二凹槽301a侧壁表面凸出的孔洞304，第二凹槽301a两侧孔洞304之间的距离大于第二凹槽301a的宽度。

所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料， 所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。

所述栅极结构200包括位于半导体衬底100表面的栅介质层和位于栅介质层表面的栅极(图中未示出)。所述栅极结构200的数量可以为两个以上。本实施例中，半导体衬底100上形成有两个分立的栅极结构200，相邻栅极结构200之间暴露出部分半导体衬底100的表面。图11为局部示意图，示出了部分半导体衬底100上相邻栅极结构200及其一侧的侧墙201。

所述第二凹槽301a的侧壁垂直于半导体衬底100表面，使得第二凹槽301a的开口侧壁与侧墙201的外侧对齐，避免第一凹槽301a位于侧墙201下方。所述第二凹槽301a的深度可以为600

所述孔洞304凸出于第二凹槽301a的侧壁，具体的，所述孔洞304距离第二凹槽301a顶部的距离为所述第二凹槽301a两侧的孔洞304之间的距离大于第二凹槽301a的宽度，从而所述孔洞304与待形成的晶体管的栅极结构200下方的沟道区域之间的距离更近。

所述半导体结构还可以包括填充满所述第二沟槽301a以及孔洞304的应力层(图中未示出)，作为源漏极，对晶体管的沟道区域施加应力，以提高晶体管的性能。由于所述孔洞304距凸出于第二凹槽301a的侧壁，所以填充的应力层所产生的应力在孔洞304处集中，并且所述孔洞离晶体管的沟道区域更近，从而能够对沟道区域施加更大的应力，从而提高应力层的应力作用，进一步提高形成的晶体管的性能。待形成的晶体管为P型场效应晶体管时，所述应力层的材料为P型掺杂的SiGe；待形成的晶体管为N型场效应晶体管时，所述应力层的材料为N型掺杂的SiC。

请参考图12，在本发明的其他实施例中，所述栅极结构200两侧的半导体衬底内的凹槽可以是Σ型凹槽301b。

所述Σ型凹槽301b的侧壁为Σ型，使得所述Σ型凹槽301b的中部宽度大于顶部和底部的宽度。

所述孔洞304位于Σ型凹槽301b的最大宽度处，进一步降低了所述孔洞304与晶体管的沟道区域之间的距离。从而所述孔洞304的高度决定了最终形成的Σ型凹槽301b的最大宽度位置的高度。从而使得形成的Σ型凹槽301b 形貌可控。

所述半导体结构还可以包括填充满所述Σ型凹槽301b与孔洞304的应力层(图中未示出)，Σ型凹槽301b与U型的第二凹槽301a相比，所述Σ型凹槽301b的侧壁与晶体管的沟道区域之间的距离更小，对沟道区域施加的应力作用更强。而所述孔洞304位于Σ型凹槽301b凹槽侧壁两侧，与沟道区域之间的距离更近，从而能够进一步增强应力层对沟道区域的应力作用，从而进一步提高形成的晶体管的性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。