一种VDMOS器件及其制作方法与流程

本发明涉及半导体芯片制造领域，特别涉及一种VDMOS器件及其制作方法。

背景技术：

VDMOS(Vertical double diffused metal oxide semiconductor，垂直双扩散金属氧化物半导体场效应管)器件有一个非常重要的参数，EAS(Single Pulsed Avalanche Energy，单脉冲雪崩能量)，定义为单次雪崩状态下器件能够消耗的最大能量。在源极和漏极会产生较大电压尖峰的应用环境下，必须要考虑器件的雪崩能量。EAS能力也是衡量VDMOS器件的一个非常重要的参数。

但目前VDMOS器件的制作方法给优化器件的EAS能力带来了很大的困难，容易产生器件的EAS失效。

技术实现要素：

本发明要解决的技术问题是提供一种VDMOS器件及其制作方法，解决现有技术中VDMOS器件的制作方法给优化器件的EAS能力带来了很大的困难，容易产生器件的EAS失效的问题。

为解决上述技术问题，本发明的实施例提供一种VDMOS器件的制作方法，包括：

在N型衬底层表面生长第一N型外延层；

在所述第一N型外延层表面生长P型外延层；

在所述P型外延层表面生长第二N型外延层；

在所述第二N型外延层表面生长第一氧化层；

对所述第一氧化层、所述第二N型外延层及所述P型外延层预定区域的 部分进行刻蚀，形成第一沟槽，所述第一沟槽的底部与所述P型外延层的底部之间的高度差在预设范围内；

对所述第一沟槽的侧壁注入浓度调节杂质；

对所述第一沟槽继续进行刻蚀，使所述第一沟槽的底部延伸至所述第一N型外延层内；

去除所述第一氧化层，并生长第二氧化层、多晶栅极、氧化物介质层及金属层。

其中，所述第一N型外延层的电阻值大于第一预设值，所述P型外延层及所述第二N型外延层的电阻值小于第二预设值。

其中，所述浓度调剂杂质为N型杂质。

其中，所述对所述第一氧化层、所述第二N型外延层及所述P型外延层预定区域的部分进行刻蚀，形成第一沟槽，包括：

对所述第一氧化层、所述第二N型外延层及所述P型外延层预定区域的部分进行光刻后，再进行刻蚀，形成第一沟槽；

形成所述第一沟槽后，去除光刻胶。

其中，所述生长第二氧化层、多晶栅极氧化物介质层及金属层，包括：

在所述第二N型外延层及所述第一沟槽表面生长第二氧化层；

在所述第一沟槽中填充多晶材料，形成多晶栅极，并进行多晶刻蚀，使所述第二N型外延层、所述第二氧化层与所述多晶栅极的表面持平；

在所述第二N型外延层、所述第二氧化层及所述多晶栅极的表面淀积氧化物介质层；

对所述氧化物介质层进行刻蚀后，在两个相邻的第一沟槽之间进行沟槽刻蚀，形成第二沟槽；

在所述第二N型外延层、所述氧化物介质层及所述第二沟槽的表面填充金属，形成覆盖所述第二N型外延层、所述氧化物介质层及所述第二沟槽的金属层。

其中，所述第二氧化层为栅极氧化层。

为解决上述技术问题，本发明的实施例还提供一种VDMOS器件，包括：

N型衬底层；

在所述N型衬底层表面生长的第一N型外延层；

在所述第一N型外延层表面生长的P型外延层；

在所述P型外延层表面生长的第二N型外延层；

形成于所述第二N型外延层及所述P型外延层预定区域的第一沟槽，所述第一沟槽的侧壁注有浓度调节杂质，所述第一沟槽的底部延伸至所述第一N型外延层内；

在所述第一沟槽表面生长有第二氧化层，且所述第一沟槽中填充有多晶材料，形成多晶栅极，其中所述第二N型外延层、所述第二氧化层与所述多晶栅极的表面持平；

在所述第二N型外延层、所述第二氧化层及所述多晶栅极的表面淀积有氧化物介质层，且两个相邻的第一沟槽之间有第二沟槽；

在所述第二N型外延层、所述氧化物介质层及所述第二沟槽表面覆盖有金属层。

其中，所述第一N型外延层的电阻值大于第一预设值，所述P型外延层及所述第二N型外延层的电阻值小于第二预设值。

其中，所述浓度调剂杂质为N型杂质。

其中，所述第二氧化层为栅极氧化层。

本发明的上述技术方案的有益效果如下：

本发明实施例的VDMOS器件的制作方法，首先在N型衬底层表面依次生长第一N型外延层、P型外延层、第二N型外延层和第一氧化层，然后进行第一沟槽的刻蚀，并对第一沟槽的侧壁注入浓度调节杂质，再去除氧化层，并生长第二氧化层、多晶栅极、氧化物介质层及金属层，完成器件的后续制作。采用浓掺杂外延层(P型外延层)代替了传统体区，并进行沟道调节注入，有效提升了器件的EAS能力，同时不会影响器件的其他参数。

附图说明

图1表示本发明实施例的VDMOS器件的制造方法流程图；

图2表示本发明实施例的VDMOS器件的制造方法的实现示意图1；

图3表示本发明实施例的VDMOS器件的制造方法的实现示意图2；

图4表示本发明实施例的VDMOS器件的制造方法的实现示意图3；

图5表示本发明实施例的VDMOS器件的制造方法的实现示意图4；

图6表示本发明实施例的VDMOS器件的制造方法的实现示意图5；

图7表示本发明实施例的VDMOS器件的制造方法的实现示意图6；

图8表示本发明实施例的VDMOS器件的制造方法的实现示意图7；

图9表示本发明实施例的VDMOS器件的制造方法的实现示意图8；

图10表示本发明实施例的VDMOS器件的结构示意图。

附图标记说明：

1-N型衬底层，2-第一N型外延层，3-P型外延层，4-第二N型外延层，5-第一氧化层，6-第一沟槽，7-浓度调节杂质，8-第二氧化层，9-多晶栅极，10-氧化物介质层，11-第二沟槽，12-金属层。

具体实施方式

为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。

一般VDMOS器件的EAS失效有两种模式，热损坏和寄生三极管导通损坏。寄生三极管导通损坏是指器件本身存在一个寄生的三极管(外延层-体区-源区)，当器件关断时，源漏间的反向电流流经体区时，产生压降。如果此压降大于寄生三极管的开启电压，则此反向电流会因为三极管的放大作用将寄生三极管导通，导致失控，此时，栅极电压已不能关断VDMOS。

从原理上来说，为防止EAS失效产生，关键是防止寄生的三极管导通，则必须要减小体区电阻或者增大源区和体区的短接面积。但目前VDMOS器件的制作方法中，由于深体区距离沟道区较近，考虑到器件开启电压的问题，不能将深体区做的过浓或过深，这就给优化器件EAS能力带来了很大的困难。

本发明实施例的VDMOS器件的制作方法，采用浓掺杂外延层代替了传统体区，并进行沟道调节注入，有效提升了器件的EAS能力，同时不会影响器件的其他参数。

如图1所示，本发明实施例的VDMOS器件的制作方法，包括：

步骤101，在N型衬底层1表面生长第一N型外延层2；

步骤102，在所述第一N型外延层2表面生长P型外延层3；

步骤103，在所述P型外延层3表面生长第二N型外延层4；

步骤104，在所述第二N型外延层4表面生长第一氧化层5；

步骤105，对所述第一氧化层5、所述第二N型外延层4及所述P型外延层3预定区域的部分进行刻蚀，形成第一沟槽6，所述第一沟槽6的底部与所述P型外延层3的底部之间的高度差在预设范围内；

步骤106，对所述第一沟槽6的侧壁注入浓度调节杂质；

步骤107，对所述第一沟槽6继续进行刻蚀，使所述第一沟槽6的底部延伸至所述第一N型外延层2内；

步骤108，去除所述第一氧化层5，并生长第二氧化层8、多晶栅极9、氧化物介质层10及金属层12。

本发明实施例的VDMOS器件的制作方法，首先在N型衬底层1表面依次生长第一N型外延层2、P型外延层3、第二N型外延层4和第一氧化层5，然后进行第一沟槽6的刻蚀，并对第一沟槽6的侧壁注入浓度调节杂质，再去除氧化层，并生长第二氧化层8、多晶栅极9、氧化物介质层10及金属层12，完成器件的后续制作。采用浓掺杂外延层(P型外延层3)代替了传统体区，并进行沟道调节注入，有效提升了器件的EAS能力，同时不会影响器件的其他参数。

优选的，所述第一N型外延层2的电阻值大于第一预设值，所述P型外延层3及所述第二N型外延层4的电阻值小于第二预设值。

此时，第一N型外延层2为高阻层，可用于承担器件承压；P型外延层3为低阻P型层，可作为器件低电阻体区；第二N型外延层4为低阻N型区，可作为器件源区。三层外延层相互配合，更好地实现了器件的性能。

其中，第一氧化层5可作为后续沟槽刻蚀的掩膜层以及沟槽倾斜注入的屏蔽层，厚度可设置为5000-8000A。

进一步的，上述步骤106中，由于第一氧化层5的屏蔽作用，可采用自对准方式对第一沟槽6侧壁倾斜注入浓度调节杂质，从而有效节约了器件成本。其中，所述浓度调剂杂质可为N型杂质，如P或As等，用以对沟道浓度进行调节，从而提高器件的EAS能力。

本发明的具体实施例中，如图3所示，上述步骤105的步骤可以包括：

步骤1051，对所述第一氧化层5、所述第二N型外延层4及所述P型外延层3预定区域的部分进行光刻后，再进行刻蚀，形成第一沟槽6；

步骤1052，形成所述第一沟槽6后，去除光刻胶。

其中，第一沟槽6的底部与P型外延层3的底部应尽量保持一致，可控制两者之间的高度差在预设范围，如0.1um以内。

本发明的具体实施例中，如图6-10所示，上述步骤108的步骤可以包括：

步骤1081，在所述第二N型外延层4及所述第一沟槽6表面生长第二氧化层8；

步骤1082，在所述第一沟槽6中填充多晶材料，形成多晶栅极9，并进行多晶刻蚀，使所述第二N型外延层4、所述第二氧化层8与所述多晶栅极9的表面持平；

步骤1083，在所述第二N型外延层4、所述第二氧化层8及所述多晶栅极9的表面淀积氧化物介质层10；

步骤1084，对所述氧化物介质层10进行刻蚀后，在两个相邻的第一沟槽6之间进行沟槽刻蚀，形成第二沟槽11；

步骤1085，在所述第二N型外延层4、所述氧化物介质层10及所述第二沟槽11的表面填充金属，形成覆盖所述第二N型外延层4、所述氧化物介质层10及所述第二沟槽11的金属层12。

此时，通过上述步骤完成栅氧、多晶栅极等的制作后，即完成了VDMOS器件的制作。

其中，所述第二氧化层8为栅极氧化层。

下面对本发明的具体实施例举例说明如下。

本发明实施例的VDMOS器件的制作方法，如图2所示，首先在N型衬底层1表面生长第一N型外延层2；再在第一N型外延层2表面生长P型外延层3；然后在P型外延层3表面生长第二N型外延层4；再在第二N型外延层4表面生长第一氧化层5。其中，第一N型外延层2为高阻层，用以承担器件承压；P型外延层3为低阻层，后续作为低电阻体区；第二N型外延层4为低阻层，用以成为器件源区。第一氧化层5作为后续沟槽刻蚀的掩膜层以及 沟槽倾斜注入的屏蔽层，厚度为5000-8000A。

下一步，如图3所示，对第一氧化层5、第二N型外延层4及P型外延层3预定区域的部分进行光刻后，再进行沟槽刻蚀，形成第一沟槽6，并保证第一沟槽6的底部与P型外延层3的底部之间的高度差在0.1um以内；形成所述第一沟槽6后，去除光刻胶。

下一步，如图4所示，对第一沟槽6的侧壁采用自对准方式倾斜注入N型杂质，以对沟槽浓度进行调节。

下一步，如图5所示，继续对第一沟槽6进行刻蚀，使第一沟槽6的底部延伸至第一N型外延层2内，并在刻蚀后去除第一氧化层5。

下一步，如图6所示，在第二N型外延层4及第一沟槽6表面生长栅极氧化层。

下一步，如图7所示，在第一沟槽6中填充多晶材料，形成多晶栅极9，并进行多晶刻蚀，使第二N型外延层4、栅极氧化层与多晶栅极9的表面持平。

下一步，如图8所示，在第二N型外延层4、栅极氧化层及多晶栅极9的表面淀积氧化物介质层10。

下一步，如图9所示，对氧化物介质层10进行刻蚀后，在两个相邻的第一沟槽6之间进行沟槽刻蚀，形成第二沟槽11。

下一步，在第二N型外延层4、氧化物介质层10及第二沟槽6表面填充金属，形成覆盖第二N型外延层4、氧化物介质层10及第二沟槽6的金属层12。

至此，完成了VDMOS器件的制作，得到如图10所述的VDMOS器件。

本发明实施例的VDMOS器件的制作方法，优化了VDMOS制作流程，采用浓掺杂外延层(P型外延层3)代替传统体区，并进行沟道调节注入，有效提升了器件的EAS能力，同时不会影响器件的其他参数。且采用了自对准调节注入的方式，有效节约了器件的成本。

如图10所示，本发明的实施例还提供了一种VDMOS器件，包括：

N型衬底层1；

在所述N型衬底层1表面生长的第一N型外延层2；

在所述第一N型外延层2表面生长的P型外延层3；

在所述P型外延层3表面生长的第二N型外延层4；

形成于所述第二N型外延层4及所述P型外延层3预定区域的第一沟槽6，所述第一沟槽6的侧壁注有浓度调节杂质，所述第一沟槽6的底部延伸至所述第一N型外延层2内；

在所述第一沟槽6表面生长有第二氧化层8，且所述第一沟槽6中填充有多晶材料，形成多晶栅极9，其中所述第二N型外延层4、所述第二氧化层8与所述多晶栅极9的表面持平；

在所述第二N型外延层4、所述第二氧化层8及所述多晶栅极9的表面淀积有氧化物介质层10，且两个相邻的第一沟槽6之间有第二沟槽11；

在所述第二N型外延层4、所述氧化物介质层10及所述第二沟槽11表面覆盖有金属层12。

其中，所述第一N型外延层2的电阻值大于第一预设值，所述P型外延层3及所述第二N型外延层4的电阻值小于第二预设值。

优选的，所述浓度调剂杂质为N型杂质。

其中，所述第二氧化层8为栅极氧化层。

本发明实施例的VDMOS器件，采用浓掺杂外延层(P型外延层3)代替传统体区，并进行沟道调节注入，有效提升了器件的EAS能力，同时不会影响器件的其他参数。

需要说明的是，该VDMOS器件是应用上述VDMOS器件的制造方法制造而成的，上述VDMOS器件的制造方法实施例的实现方式适用于该VDMOS器件，也能达到相同的技术效果。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。