无核心层封装结构的制作方法

本发明涉及一种无核心层封装结构。

背景技术：

随着电子产业的蓬勃发展，电子产品也逐渐进入多功能、高性能的研发方向。为满足半导体元件高积集度(Integration)以及微型化(Miniaturization)的要求，半导体封装结构的各项要求也越来越高。举例来说，封装结构中定义封装基板的线宽、线距的关键尺寸(critical dimension)要求越来越小，封装结构的整体厚度也要求越小越好。

现有的半导体封装结构是将半导体晶片粘贴于基板顶面，进行打线接合(Wire Bonding)或覆晶接合(Flip Chip)封装。覆晶技术的特征在于半导体晶片与封装基板间的电性连接是直接以焊料凸块为之而非一般的金线，此种覆晶技术的优点在于能提高电性接点密度，并降低封装元件尺寸﹔同时，该种覆晶技术不需使用长度较长的金线，而能降低阻抗及杂讯，提高电性表现以满足高频讯号传输所需。

为了进一步改善半导体封装结构的各项特性，相关领域莫不费尽心思开发。如何能提供一种具有优选特性的半导体封装结构，实属当前重要研发课题之一，也成为当前相关领域亟需改进的目标。

技术实现要素：

本发明的目的在于提供一种无核心层封装结构，以降低其线路的线宽与线距，且结合散热元件以增加散热能力。

根据本发明一实施方式，一种无核心层封装结构包含基础线路层、增层线路结构、多个凸块、晶片、至少一个第一导电柱以及封装胶体。增层线路结构包含设置于基础线路层上的介电层、设置于介电层上的图案化金属层以及形成于介电层中的多个导电盲孔，基础线路层的线宽与线距小于约5微米，图案化金属层具有供覆晶接合的第一部分与供封装堆叠的第二部分，导电盲孔电性连接基础线路层与图案化金属层。凸块设置于第一部分上。晶片设置于凸块上。第一导电柱设置于第二部分上。封装胶体设置于增层线路结构上，并至少部分覆盖晶片。

于本发明的一个或多个实施方式中，基础线路层的线宽与线距小于约2微米。

于本发明的一个或多个实施方式中，第一导电柱为环状结构，环状结构围绕形成中央区域，封装胶体设置于中央区域中。

于本发明的一个或多个实施方式中，第一导电柱的数量为多个，且第一导电柱的设置位置定义出围绕中央区域的环形区域，封装胶体设置于中央区域中。

于本发明的一个或多个实施方式中，无核心层封装结构还包含设置于晶片上的散热元件。

于本发明的一个或多个实施方式中，无核心层封装结构还包含设置于第一导电柱上的封装结构。

于本发明的一个或多个实施方式中，封装胶体围绕第一导电柱。

于本发明的一个或多个实施方式中，第一导电柱的数量为多个，封装结构包含封装本体与设置于封装本体上的多个第二导电柱。无核心层封装结构还包含多个导电垫。导电垫设置于封装胶体上，并分别电性连接第一导电柱与第二导电柱。

于本发明的一个或多个实施方式中，第一导电柱的数量为多个，第一导 电柱凸出于封装胶体，封装结构包含封装本体与设置于封装本体上的多个导电垫，导电垫分别电性连接第一导电柱。

本发明上述实施方式借由将基础线路层的线宽与线距做得较小，因而满足半导体元件高积集度以及微型化的要求。另外，借由设置散热元件于晶片上，将能增强晶片的散热能力。

附图说明

图1绘示依照本发明一实施方式的无核心层封装结构的剖面图。

图2绘示依照本发明另一实施方式的无核心层封装结构的剖面图。

图3绘示依照本发明又一实施方式的无核心层封装结构的剖面图。

图4绘示依照本发明再一实施方式的无核心层封装结构的剖面图。

图5绘示依照本发明再一实施方式的无核心层封装结构的剖面图。

图6绘示依照本发明再一实施方式的无核心层封装结构的剖面图。

具体实施方式

以下将以图式公开本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些现有惯用的结构与元件在图式中将以简单示意的方式绘示。

本发明不同实施方式提供一种无核心层封装结构。由于无核心层封装基板不具有核心层，因此无核心层封装结构的厚度得以有效减少。本发明不同实施方式的无核心层封装结构另外具有其他优于现有技术的优点，以下将分别一一说明。

如图1所绘示，无核心层封装结构100包含基础线路层110、增层线路结 构12、13、多个凸块151、晶片200、至少一个导电柱152以及封装胶体160。增层线路结构12包含设置于基础线路层110上的介电层120、设置于介电层120上的图案化金属层121以及形成于介电层120中的多个导电盲孔122。增层线路结构13包含设置于图案化金属层121与介电层120上的介电层130、设置于介电层130上的图案化金属层131以及形成于介电层130中的多个导电盲孔132。图案化金属层131具有供覆晶接合的第一部分131a与供封装堆叠的第二部分131b。导电盲孔122电性连接基础线路层110与图案化金属层121，导电盲孔132电性连接图案化金属层121与图案化金属层131。凸块151设置于第一部分131a上。晶片200设置于凸块151上。导电柱152设置于第二部分131b上。封装胶体160设置于增层线路结构13上，并至少部分覆盖晶片200。

基础线路层110与图案化金属层121、131的线宽与线距小于约5微米，或者基础线路层110与图案化金属层121、131的线宽与线距小于约2微米。应了解到，以上所举的基础线路层110与图案化金属层121、131的具体实施方式仅为例示，并非用以限制本发明，本发明所属技术领域中具有通常知识者，应视实际需要，弹性选择基础线路层110与图案化金属层121、131的具体实施方式。

借由将基础线路层110与图案化金属层121、131的线宽与线距做得较小，将能满足半导体元件高积集度以及微型化的要求。

基础线路层110、图案化金属层121、131、导电盲孔122、132、凸块151与导电柱152的材质为铜、钨、铝或前述金属的合金。应了解到，以上所举的基础线路层110、图案化金属层121、131、导电盲孔122、132、凸块151与导电柱152的材质仅为例示，并非用以限制本发明，本发明所属技术领域中具有通常知识者，应视实际需要，弹性选择基础线路层110、图案化金属层121、131、导电盲孔122、132、凸块151与导电柱152的材质。

无核心层封装结构100还包含绝缘保护层191。绝缘保护层191设置于介电层130与图案化金属层131上，以保护图案化金属层131。绝缘保护层191 具有多个开口192，分别裸露图案化金属层131的第一部分131a与第二部分131b。

无核心层封装结构100还包含底胶194。底胶194设置于晶片200与绝缘保护层191之间。另外，可以在设置晶片200前先于凸块151上形成焊料球193，之后再设置晶片200于焊料球193上。晶片200可借由焊接等方式与凸块151形成电性连接。于是，具体而言，封装胶体160为设置于绝缘保护层191与底胶194上。

借由形成封装胶体160于绝缘保护层191与底胶194上，并至少部分覆盖晶片200。将可增加无核心层封装结构100的结构强度，使无核心层封装结构100更不容易因为承受外力而损坏。

绝缘保护层191的材质可为防焊材料或树脂比如环氧树脂。应了解到，以上所举的绝缘保护层191的材质仅为例示，并非用以限制本发明，本发明所属技术领域中具有通常知识者，应视实际需要，弹性选择绝缘保护层191的材质。

封装胶体160的高度低于导电柱152，且封装胶体160裸露晶片200。导电柱152为环状结构，环状结构围绕形成中央区域199，封装胶体160设置于中央区域199中。

利用导电柱152以限制封装胶体160仅形成于中央区域199中，将可避免封装胶体160四处溢散的问题，同时可以减少封装胶体160的使用量。

无核心层封装结构100还包含设置于晶片200上的散热元件195。因为封装胶体160至少部分覆盖晶片200，晶片200的散热能力可能会因此减弱。借由设置散热元件195于晶片200上，将能增强晶片200的散热能力。

散热元件195为散热鳍片。应了解到，以上所举的散热元件195的具体实施方式仅为例示，并非用以限制本发明，本发明所属技术领域中具有通常知识者，应视实际需要，弹性选择散热元件195的具体实施方式。

介电层120、130的材质为树脂、氧化硅或光敏电介材料。应了解到，以上所举的介电层120、130的材质仅为例示，并非用以限制本发明，本发明所属技术领域中具有通常知识者，应视实际需要，弹性选择介电层120、130的材质。

在本实施方式中，无核心层封装结构100包含增层线路结构12、13，但并不限于此。在其他实施方式中，无核心层封装结构100可以仅具有一层增层线路结构，或者三层以上的增层线路结构。

图2绘示依照本发明另一实施方式的无核心层封装结构100的剖面图。本实施方式的无核心层封装结构100与图1的无核心层封装结构100大致相同，以下主要描述其不同处。

如图2所绘示，封装胶体160的高度与导电柱152的高度相同。具体而言，在形成封装胶体160时，首先形成高于导电柱152的封装胶体160，且封装胶体160覆盖晶片200，接着再平坦化封装胶体160，使封装胶体160的高度与导电柱152的高度相同，并使封装胶体160裸露晶片200。

平坦化的方法可为洗床、刷磨、研磨或化学机械研磨(Chemical-Mechanical Polishing，CMP)等方法。

图3绘示依照本发明又一实施方式的无核心层封装结构100的剖面图。本实施方式的无核心层封装结构100与图1的无核心层封装结构100大致相同，以下主要描述其不同处。

如图3所绘示，导电柱152的数量为多个，且导电柱152的设置位置定义出围绕中央区域199的环形区域198，封装胶体160设置于中央区域199中。

此处需要注意的是，因为导电柱152并没有完全环绕中央区域199，因此会有部分的封装胶体160透过导电柱152之间的缝隙流出中央区域199。然而，只要导电柱152的设置位置足够密集，流出中央区域199的封装胶体160的份量便能控制在可接受的范围内。

图4绘示依照本发明再一实施方式的无核心层封装结构100的剖面图。本实施方式的无核心层封装结构100与图2的无核心层封装结构100大致相同，以下主要描述其不同处。

如图4所绘示，导电柱152的数量为多个，且导电柱152的设置位置定义出围绕中央区域199的环形区域198，封装胶体160设置于中央区域199中。

图5绘示依照本发明再一实施方式的无核心层封装结构100的剖面图。本实施方式的无核心层封装结构100与图3的无核心层封装结构100大致相同，以下主要描述其不同处。

如图5所绘示，无核心层封装结构100为设置于母板400上。无核心层封装结构100还可包含多个焊料球196，基础线路层110可借由焊料球196电性连接母板400。

无核心层封装结构100还包含设置于导电柱152上的封装结构300。具体而言，封装结构300包含封装本体301与设置于封装本体301上的多个导电柱302。无核心层封装结构100还包含多个导电垫171。导电垫171设置于封装胶体160上，并分别电性连接导电柱152与导电柱302。无核心层封装结构100还可包含多个焊料球197，导电垫171借由焊料球197电性连接导电柱302。

于是，无核心层封装结构100成为堆叠式封装(Package on Package，PoP)结构，因而得以提升无核心层封装结构100的元件密度。

在其他实施方式中，封装结构300也可为晶片。

另外，如图5所绘示，封装胶体160围绕导电柱152。由于导电柱152电性连接封装结构300，借由将封装胶体160围绕导电柱152，将可增加不同导电柱152之间的电阻，因而避免不同导电柱152互相电性导通而短路的问题。

图6绘示依照本发明再一实施方式的无核心层封装结构100的剖面图。本实施方式的无核心层封装结构100与图5的无核心层封装结构100大致相同，以下主要描述其不同处。

如图6所绘示，导电柱152凸出于封装胶体160。封装结构300包含封装本体301与设置于封装本体301上的多个导电垫303，导电垫303分别电性连接导电柱152。封装结构300还可包含多个焊料球304，导电垫303借由焊料球304电性连接导电柱152。

本发明上述实施方式借由将基础线路层110与图案化金属层121、131的线宽与线距做得较小，因而满足半导体元件高积集度以及微型化的要求。另外，借由设置散热元件195于晶片200上，将能增强晶片200的散热能力。

虽然本发明已经以实施方式公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种变动与润饰，因此本发明的保护范围当视权利要求所界定者为准。