半导体结构及其形成方法与流程

本发明涉及半导体技术领域，特别是涉及一种半导体结构及其形成方法。

背景技术：

晶圆级封装(wafer level packaging，WLP)是芯片封装方式的一种，它是在整片晶圆生产完成后，直接在晶圆上进行封装和测试，完成之后才切割制成单颗芯片，不需要经过打线或者填胶。晶圆级封装具有封装尺寸小和封装后电性能优良的优点，其还容易与晶圆制造和芯片组装兼容，简化生产过程，有利于控制成本。

随着技术节点的不断降低，铜柱凸块封装逐渐成为晶圆级封装中最先进的封装形式，成为了40nm及40nm以下节点的芯片的主流封装方式。相比其他封装，这种封装方式一方面能够使得封装后的芯片面积大幅减小，另一方面也能够降低引线键合(wire bonding)所带来的阻抗。

如图1所示，利用铜柱凸块进行封装的半导体结构包括：

芯片，图1中仅示出了芯片中的金属互连结构，包括：

若干金属层1和连接金属层1的插塞3，金属层1之间由介质层(IMD)2隔离；

铝层4，一端连接至金属层1，另一端作为焊垫；

铜柱凸块5，形成于所述焊垫上。

其中铜柱凸块5采用电镀形成，且涉及到对铜柱凸块5进行热处理。然而，发明人发现，这个热处理过程产生的拉应力很容易超出芯片的抗拉强度，从而导致金属层1、IMD层2或者插塞3断裂，进而导致芯片失效。例如，图1中在插塞3处发生断裂(通常将其称为裂纹6)。

为了改善这种情况，如图2所示，发明人尝试在金属互连层中加入铰链层7，以增加各层之间的粘附力。然而，这虽然有助于防止产生裂纹，但却引入其他 问题，比如，铰链层7的增加会使得k值变高，使得寄生电容增大，影响芯片的响应速度。

技术实现要素：

本发明的目的在于提供一种半导体结构及其形成方法，以降低铜柱凸块封装时易发生芯片失效的问题。

为解决上述技术问题，本发明提供一种半导体结构，包括：

前端芯片，包括金属互连层；

位于所述前端芯片上的保护层；

位于所述保护层上的焊垫，所述焊垫与所述金属互连层电连接；以及

位于所述焊垫上的铜柱凸块，所述铜柱凸块与所述焊垫电连接；

其中，所述保护层的强度小于所述前端芯片的强度。

可选的，对于所述的半导体结构，所述保护层的材质包括碳氧化硅、碳氮氧化硅。

可选的，对于所述的半导体结构，所述保护层的厚度为

可选的，对于所述的半导体结构，还包括一再分配层，所述再分配层一端贯穿所述保护层连接至金属互连层，另一端与所述焊垫相连接。

可选的，对于所述的半导体结构，所述再分配层的材质为铝。

可选的，对于所述的半导体结构，所述焊垫是铝焊垫。

可选的，对于所述的半导体结构，还包括一扩散阻挡层，所述一扩散阻挡层位于所述前端芯片与保护层之间。

可选的，对于所述的半导体结构，所述扩散阻挡层的材质是掺氮的碳化硅层。

可选的，对于所述的半导体结构，所述扩散阻挡层的厚度为

相应的，本发明提供一种如上所述的半导体结构的形成方法，包括：

提供前端芯片，所述前端芯片形成有金属互连层；

在所述前端芯片上形成一层保护层，所述保护层的强度小于或等于所述前端芯片的强度；

在所述保护层上形成焊垫，并使得所述焊垫与所述金属互连层相连接；

在所述焊垫上形成铜柱凸块。

可选的，对于所述的半导体结构的形成方法，采用CVD工艺形成所述保护层。

可选的，对于所述的半导体结构的形成方法，在形成所述保护层之前，还包括：在所述前端芯片上形成一层扩散阻挡层。

可选的，对于所述的半导体结构的形成方法，在所述保护层上形成焊垫，并使得所述焊垫与所述金属互连层相连接包括：

利用刻蚀工艺形成贯穿所述保护层的通孔，暴露出金属互连层；

形成焊垫及再分配层，所述再分配层的一端填充所述通孔并连接所述金属互连层；另一端连接所述焊垫。

本发明提供的半导体结构及其形成方法，包括在形成有金属互连层的前端芯片上形成保护层，在所述保护层上形成焊垫，所述焊垫与所述金属互连层相连接；以及位于所述焊垫上的铜柱凸块；其中，所述保护层的强度小于或等于所述前端芯片的强度。与现有技术相比，本发明中由于保护层的引入，在发生应力拉扯时，保护层可以起到释放应力的效果，而不破坏芯片的结构，保证芯片结构的完整，同时芯片的功能也不受影响。

附图说明

图1为现有技术中一种半导体结构的结构示意图；

图2为现有技术中另一种半导体结构的结构示意图；

图3为本发明实施例中的半导体结构的剖面示意图；

图4为本发明实施例中的半导体结构的形成方法的流程流程图；

图5-7为本发明实施例中半导体结构在形成过程中的剖面示意图；

图8为本发明实施例中半导体结构释放应力时的示意图。

具体实施方式

下面将结合示意图对本发明的半导体结构及其形成方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为 对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明的核心思想是，在前端芯片与焊垫之间形成保护层，并且所述保护层的强度小于或等于所述前端芯片的强度。从而由于保护层的引入，在发生应力拉扯时，保护层可以起到释放应力的效果，而不破坏芯片的结构，保证芯片结构的完整，同时芯片的功能也不受影响。

下面，请参考图3-图8，对本发明的半导体结构及其形成方法进行详细说明。其中图3为本发明中的半导体结构的结构示意图；图4为本发明中的半导体结构的形成方法的流程图；图5-7为本发明实施例中半导体结构在形成过程中的结构示意图；图8为本发明实施例中半导体结构释放应力时的结构示意图。

如图3所示，本发明提供的半导体结构，包括：

前端芯片10，包括有金属互连层；

位于所述前端芯片10上的保护层106；

位于所述保护层106上的焊垫108，所述焊垫108与所述金属互连层电连接；

位于所述焊垫108上的铜柱凸块110；

其中，所述保护层106的强度小于或等于所述前端芯片10的强度。所述强度即是指在外力作用下，材料或结构抵抗破坏(永久变形和断裂)的能力。本发明中由于引入强度小于或等于前端芯片的保护层，在发生应力拉扯时，保护层可以起到释放应力的效果，而不破坏芯片的结构，保证芯片结构的完整，同时芯片的功能也不受影响。

在本发明的较佳实施例中，所述保护层106的材质包括碳氧化硅、碳氮氧化硅等，其强度具体小于或等于前端芯片10中的金属间介质层102、金属层101以及插塞103等，从而当受到拉应力时，断裂会在保护层106中发生，从而释放应力，为了获得较好的效果，所述保护层106的厚度为例如等。由图3可见，由于保护层106处于前端芯片10的外部，也就是说利用这一保护层106将应力阻挡在芯片外，防止了应力对芯片内部结构 的破坏。

请继续参考图3，所述半导体结构还包括一再分配层(RDL，其材质为铝)107，所述再分配层107一端贯穿所述保护层106连接至金属互连层，另一端与所述焊垫(例如材质为铝)108相连接。再分配层107能够使得焊垫108与金属层(例如材质为铜)101之间形成较好的连接。

在所述前端芯片10与保护层106之间还包括一扩散阻挡层105，所述扩散阻挡层105例如是一掺氮的碳化硅层，所述扩散阻挡层105可以有效防止金属铝的扩散，此外，所述扩散阻挡层105也可以归为保护层106的一部分，即可以是保护层106与扩散阻挡层105共同作为阻挡应力拉扯的层。优选的，所述扩散阻挡层105的厚度为例如等。

下面对所述的半导体结构的形成方法进行介绍。请参考图4，该方法包括：

首先，执行步骤S101，提供前端芯片10，所述前端芯片10形成有金属互连层。具体的，前端芯片10包括衬底、形成于所述衬底上的器件层(例如CMOS结构)以及形成于衬底上并与器件层电连接的金属互连层。所述金属互连层例如是包括若干金属层以及连接若干金属层的插塞，金属层之间通过金属间介质层进行隔离，图5中示出了两层金属层101及连接金属层101的插塞103以作示意，在金属互连层之间填充有金属间介质层102，金属互连层上形成有钝化层104。所述前端芯片101的形成过程为本领域技术人员所熟知，在此不再详细说明。当然了，由于本发明提供的方法能够解决前端芯片10内部断裂的问题，就不需要引入铰链层。

接着，请参考图6，执行步骤S102，在所述前端芯片10上形成一层保护层106，所述保护层106的强度小于或等于所述前端芯片10的强度。较佳的，本发明中，先在钝化层104上形成一层扩散阻挡层105，用作防止金属的扩散。所述扩散阻挡层105例如是一掺氮的碳化硅层，其厚度为例如等。之后在扩散阻挡层105上形成所述保护层106，例如可以采用CVD工艺形成所述保护层106，所述保护层106的材质例如可以是碳氧化硅、碳氮氧化硅等，厚度为例如等。在实际生产中，可以依据实际芯片的制程需要，对保护层106的材质、厚度等进行选择，以及，可以更改保护层106的形成结构，例如考虑到拉应力主要集中在铜柱凸块110下方， 可以将保护层106仅形成在对应铜柱凸块110的区域。

之后，请参考图7，执行步骤S103，在所述保护层106上形成焊垫108，并使得所述焊垫108与所述金属互连层相连接。具体的，先形成钝化层109，然后利用刻蚀工艺对钝化层109进行开口，并形成贯穿所述保护层106、扩散阻挡层105及钝化层104的通孔，暴露出金属互连层；在钝化层109中形成焊垫108及再分配层107，所述再分配层107的一端填充所述通孔并连接所述金属互连层；另一端连接所述焊垫108。本步骤可以按照现有技术进行，本发明对此不再详述。

最后，执行步骤S104，请参考图3，在所述焊垫108上形成铜柱凸块110。例如，利用电镀工艺形成，其中涉及到热处理过程。本步骤为本领域技术人员所熟悉，故不进行详述。

为了更了解本发明保护层的作用，下面请参考图8，由于铜柱凸块110在电镀形成时需要进行热处理以及在后续的封装使用过程中产生的拉应力，铜柱凸块110正下方区域是所受拉扯力度最大的区域，很容易产生裂纹。而本发明中引入的保护层106，由于强度小于或等于所述前端芯片10的强度，因此作为了承受应力作用的结构，发生断裂，产生裂纹111。那么由于保护层106的断裂，很好的释放了拉应力，另外由图8也可看出，扩散阻挡层105也会产生裂纹111，因而能够进一步的完成应力释放。因此，本发明的半导体结构能够有效避免对前端芯片10的影响，从而保证芯片结构的完整，同时芯片的功能也不受影响。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。