背景技术：
在便携式电子应用中对集成电路(ic)的需求激发了更高水平的半导体器件集成。处于发展中的很多先进半导体器件利用了非硅半导体材料，包括化合物半导体材料(例如，gaas、inp、ingaas、inas和iii-n材料)。iii-n材料以及具有纤锌矿结晶度的其它材料(例如但不限于agi、zno、cds、cdse、α-sic和bn)对于高压以及高频应用显示出了特别的前景，诸如功率管理ic和rf功率放大器。诸如高电子迁移率晶体管(hemt)和金属氧化物半导体(mos)hemt的iii-n异质外延(异质结构)场效应晶体管(hfet)采用例如在gan半导体与另一iii-n半导体合金(例如algan或alinn)的界面处具有一个或多个异质结的半导体异质结构。基于gan的hfet器件得益于相对宽的带隙(～3.4ev)，从而实现比基于si的mosfet更高的击穿电压以及高载流子迁移率。iii-n材料系统对于光电子器件(例如，led)、光伏器件以及传感器也是有用的，它们中的一者或多者可用于集成到电子装置平台中。
多芯片集成方案已经被用来使基于硅的器件与使用替代半导体材料的器件集成。这些多芯片方案具有缩放限制和性能限制。基于硅的器件(例如，cmos场效应晶体管)与利用非硅材料系统的器件的单片集成是有挑战的，部分原因在于大的晶格失配(例如，gan与si之间～41％)和大的热膨胀系数失配(例如，si和gan之间～116％)。这些失配可能导致在硅基板之上生长的异质外延半导体薄膜中存在大量缺陷。在没有控制缺陷传播的能力的情况下，可能得不到具有足够低缺陷密度的区域以形成功能强大的半导体器件。一种用于单片集成的技术依赖于厚缓冲层，例如3-10微米或更大的厚度。然而这种厚缓冲部是昂贵且复杂的硅cmos集成。因此，用于管理外延形成于不具有厚缓冲部的cmos兼容基板上的非原生(non-native)半导体材料系统中的缺陷传播的结构和技术是有利的。
附图说明
在附图中通过举例的方式而非限定的方式对文中描述的材料进行例示。为了例示的简单和清楚起见，图中所示的元件未必是按比例绘制的。例如，为了清楚起见，可能相对于其它元件放大了某些元件的尺寸。此外，在认为适当的情况下，可以在各附图之间重复附图标记以指示对应的或者相似的元素。在附图中：
图1a是根据一些实施例的包括设置在硅基板之上的处于硅上的基于硅的mosfet和处于异质结构上的iii-nhfet的片上系统(soc)的等角视图。
图1b是根据一些实施例的设置在cmos兼容硅基板上的iii-n异质外延晶体的放大的等角视图；
图2a和图2b是根据一些实施例的描绘处于iii-n异质外延晶体和非iii-n基板之间的高温(ht)稳定界面材料的截面图；
图3a和图3b是根据一些实施例的描绘设置在非iii-n基板的区域之上的ht稳定界面材料的截面图；
图3c是根据一些实施例的设置在模板结构之上的iii-n晶体岛和出现在非iii-n基板的区域内的ht稳定界面材料的平面图；
图3d-3e是根据一些实施例的描绘多层ht稳定界面材料的截面图；
图4a和图4b是根据一些实施例的描绘形成于iii-n异质外延晶体中的平面iii-n晶体管的截面图，其中，ht稳定界面材料设置在所述iii-n晶体和基板晶体之间；
图5a和图5b是根据一些实施例的描绘形成在iii-n异质外延晶体中的平面iii-n晶体管的截面图，其中，ht稳定界面材料设置在基板晶体的凹陷内；
图6a和图6b是根据一些实施例的描绘形成在iii-n异质外延晶体中的iii-n晶体管的截面图，其中，ht稳定界面材料设置在iii-n晶体和基板晶体之间；
图7是根据一些实施例的设置在多个模板结构层和ht稳定界面材料之上的iii-n异质外延晶体岛的等角视图；
图8a和图8b是根据实施例的示出在ht稳定界面材料之上形成晶体异质结构的方法的流程图；
图8c是根据实施例的示出形成包括基于硅的mosfet和基于gan的hfet的soc的方法的流程图；
图9a、图9b、图9c、图9d、图9e、图9f、图9g和9h是根据一些实施例的随着在图8c中所示的方法中的选定操作的执行而演变的soc的截面图；
图10示出了根据本发明的实施例的采用包括设置在ht稳定界面材料之上的处于硅上的硅fet和处于异质外延gan结构上的ganhfet的soc的移动计算平台和数据服务器机器；以及
图11是根据本发明的实施例的电子计算装置的功能框图。
具体实施方式
将参考所包含的附图描述一个或多个实施例。尽管详细示出并讨论了具体构造和布置，但是应当理解这样做仅用于例示目的。相关领域技术人员将认识到，其它构造和布置是可能的而不脱离描述的精神和范围。对于相关领域技术人员显而易见的是，可以将文中描述的技术和/或布置用于除了文中详细描述的那些之外的其它系统和应用中。
在下文的具体实施方式中参考附图，附图构成了具体实施方式的一部分并且例示了示例性实施例。此外，要理解，可以利用其它实施例，并且可以做出结构和/或逻辑改变而不脱离所主张的主题的范围。还应当注意，方向和参考，例如，上、下、顶部、底部等，可以仅仅用于方便对附图中的特征的描述。因此，不应从限定的意义上考虑下文的具体实施方式，并且所主张的主题的范围仅由所附权利要求及其等价方案界定。
在下文的描述中阐述很多细节。然而，对于本领域技术人员显而易见的是，可以在没有这些具体细节的情况下实践本发明。在一些实例中，以方框图的形式而非详细地示出了公知的方法和器件，以避免使本发明难以理解。在整个说明书中对“实施例”、“一个实施例”或“一些实施例”的提及是指在本发明的至少一个实施例中包括结合所述实施例所描述的特定特征、结构、功能或特性。因而，在本说明书中的各处出现的短语“在实施例中”、“在一个实施例中”或者“在一些实施例中”未必全都是指本发明的同一实施例。此外，可以在一个或多个实施例中以任何适当方式使所述特定特征、结构、功能或特性相结合。例如，只要是在未指出与第一和第二实施例相关联的特定特征、结构、功能或特性相互排斥的地方，就可以使这两个实施例相结合。
如在描述和所附权利要求中使用的，单数形式“一”和“所述”旨在也包括复数形式，除非上下文明确地另行指出。还将理解，文中使用的术语“和/或”是指并且包含一个或多个相关联的所列举项的任何和全部可能的组合。
在文中可以使用术语“耦合”和“连接”连同其派生词描述部件之间的功能或结构关系。应当理解，这些术语并非旨在作为彼此的同义词。更确切地说，在特定实施例中，“连接”可以用于指示两个或更多元件相互直接物理接触、光学接触或电接触。“耦合”可以用于指示两个或更多元件相互直接或者间接(其间具有其它居间元件)物理或电接触，和/或所述两个或更多元件相互协作或者相互作用(例如，如在因果关系中)。
文中使用的术语“在……之上”、“在……之下”、“在……之间”和“在……上”是指一个部件或一种材料相对于其它部件或材料的相对位置，其中，这种物理关系是值得注意的。例如，在材料的语境下，一种材料或材料设置在另一种材料之上或之下可以是直接接触，也可以具有一种或多种居间材料。此外，设置在两种材料或材料之间的一种材料可以与这两层直接接触或者可以具有一个或多个居间层。相比之下，位于第二材料或材料“上”的第一材料或材料与该第二材料/材料直接接触。在部件组件的语境下做出类似区分。
如本说明书和权利要求中所使用的，由术语“……的至少其中之一”或者“……中的一者或多者”连结的项目的列表可以表示所列举的项目的任何组合。例如，短语“a、b或c的至少其中之一”可以表示：a；b；c；a和b；a和c；b和c；或者a、b和c。
文中描述的是异质外延结构，所述结构包括从设置在基板之上的模板结构再生长的一种或多种晶体材料，所述基板具有与再生长的晶体结构的成分不同的成分。在一些实施例中，基板具有与再生长的晶体材料的结晶度不同的结晶度。在一些示例性实施例中，纤锌矿结晶度的高架(elevated)材料被生长在设置于具有不同的结晶度(例如，立方结晶度或者六方结晶度)的基板表面之上的沟槽材料的沟槽内。
如下文所述，高架外延晶体结构和技术提供了控制缺陷传播的措施，尤其是在异质外延形成在立方或六方晶体基板表面上的纤锌矿晶体材料内。在一些有利的实施例中，并且如下文将进一步举例说明的，可以使缺陷背离器件层传播，作为降低设置在异质外延结构之上的有源半导体器件层内的缺陷密度的手段。
在一些实施例中，界面材料设置在基板表面之上。在功能上，界面材料可以促进在生长温度处晶体结构的后续生长，否则所述生长温度将使基板表面劣化，并由此在再生长的晶体结构中引起缺陷。发明人已经发现，具有被调节为促进非硅晶体结构的后续生长的某些表面属性的某些基板材料(例如晶体硅)在暴露于大幅超过700℃的温度下时可能通过一种或多种机制而劣化。更具体而言，发明人已经发现，局限在模板结构的窄沟槽内的晶体硅表面(例如(100)表面)可能在高温外延再生长期间发生回流。发明人还发现，在从具有小于500nm的最窄横向尺寸的基板表面的暴露部分执行后续异质外延再生长时，基板表面回流对于偏切(offcut)硅表面(例如，与(100)平面成2-10°偏切)是重要的。在从具有更小的关键尺寸(例如，小于50nm)的基板表面的暴露部分执行再生长时，这些示例性偏切晶体硅表面的变形会加剧。因而，根据文中描述的一些实施例的界面层可以用于缓解高温非原生外延再生长与具有精心设计的立方生长表面的纳米级模板化基板之间的不利的相互作用。
图1a是包括设置在第一晶体基板表面区域102之上的基于硅的mosfet125的片上系统(soc)101的等角视图。根据实施例，soc101还包括设置在界面层113之上的高架非硅晶体结构130上的非基于硅的hfet160，所述界面层113将高架非硅晶体结构130与第二晶体基板表面区域103隔开。高架晶体结构130和晶体基板表面区域103一起形成了半导体异质结构。在一些示例性实施例中，高架非硅晶体结构130是iii-n材料，例如但不限于aln、gan、algan、inalgan。发明人当前了解到，在iii-n材料的语境下详细描述的结构和技术广泛适用于至少还包括agi、zno、cds、cdse、α-sic和bn的纤锌矿半导体系列，并且还可以适用于其它非硅材料系统，例如但不限于gaas、inp、inas、ingaas、ingap等。可以预计，熟悉这些替代的半导体材料系统的特性的本领域技术人员将能够在缺少文中详细描述的示例性iii-n材料系统与替代的材料系统之间的突出的不兼容性的一些具体先验知识的情况下成功地应用文中描述的技术。
继续图1a，高架非硅晶体结构130设置在具有不同结晶度的基板表面之上，所述基板表面在示例性实施例中是大体上单晶的基板105的具有预定晶体取向的表面区域。基板105可以是各种各样的材料，其包括但不限于硅、锗、sige、gaas、inp和3c-sic。在一个示例性实施例中，基板105为硅，其对于hfet160与常规硅mosfet125的单片集成是有利的。大体上单晶的基板105的晶体取向可以是(100)、(111)或(110)中的任一个。其它晶体取向也是可能的。在一个示例性硅基板实施例中，基板105是(100)硅，其中晶体基板表面区域103具有立方结晶度。对于(100)硅基板105，半导体表面可以有利地朝[110]斜切或者偏切例如2-10°，以促进高架晶体结构130的成核。在另一示例性硅基板实施例中，基板105是(111)硅，其中晶体基板表面区域103具有六方结晶度。
沟槽材料115也被设置在基板晶体表面之上。沟槽材料115可以由任何已知的非晶材料构成，并且在一些有利的实施例中，沟槽材料115是已知在相邻的单片集成半导体器件之间提供充分电隔离的电介质成分。在一些示例性实施例中，沟槽材料115是隔离电介质，例如但不限于氧化铝(al2o3)、氧化硅(sio)、氮化硅(sin)、氮氧化硅(sion)、碳氮化硅(sicn)或聚合物电介质(例如，苯并环丁烯)。在一些实施例中，沟槽材料115是被图案化成条带的非晶电介质材料，其中，基板晶体表面的区域设置在条带之间。在基板为(100)硅的一个示例性实施例中，电介质材料的沟槽和条带使其最长长度与基板的<110>方向对准。
图1b是根据实施例的soc101的放大等角视图，其进一步示出了设置在cmos兼容硅基板105之上的示例性gan异质外延晶体结构130。基板105是cmos兼容的，其原因既在于(100)晶体取向，又在于图案化的器件特征被偏向<110>基板方向。借助于设置在与<110>方向对准的沟槽侧壁内的高架晶体结构130，可以形成基于iii-n晶体结构130的器件(例如，hfet160)，其载流方向与mosfet125的载流方向对准。单片集成的iii-n器件和硅器件之间的这种方向对准可以优化mosfet125的性能并且简化iii-n器件向soc101中的集成。进一步如图1b中所示，高架iii-n晶体结构130的c轴被理想地对准为大致与(100)基板晶体表面正交。然而，在实践中，c轴可以是略微倾斜的，例如比正交于(100)硅基板平面小几度，这是偏切基板上的非理想外延生长的结果。在实施例中，iii-n晶体结构130的c平面与平行于基板的(100)平面的偏差不超过10°。对于(111)晶体基板表面，iii-n晶体结构130的c平面的理想情况还是与平行于基板的(111)平面的偏差不超过10°。
纤锌矿结晶度缺少反转对称性，更具体而言，{0001}平面是不等效的。对于图1b中所示的示例性gan晶体，{0001}平面之一通常被称为ga面(+c极性)，另一个被称为n面(-c极性)。在示例性实施例中，{000-1}平面更加接近基板105的表面，并且高架晶体结构130可以被称为ga极性(+c)，因为ga(或者其它iii族元素)的三个键指向基板105。对于ga(或者其它iii族元素)的三个键指向背离基板的方向的替代实施例，高架晶体结构130将被称为n极性(-c)。
进一步如图1b中所示，界面材料113设置在基板105之上，处于高架晶体结构130和基板105之间。在一些实施例中，界面材料113直接设置在基板105的(100)晶体表面上。有利地，界面材料113在高温下比基板105更稳定。例如，界面材料113的晶体结构在针对晶体结构130采用的可能大幅高于700℃的再生长温度上理想地不发生显著的形变或回流。在有利的实施例中，界面材料113甚至在1000℃或更高的温度下也保持其表面晶格结构。界面材料113的高温稳定性确保了基板表面晶体的期望微结构属性在晶体结构130的高温生长期间不会损失。因此，界面材料可以在再生长温度上保持基板表面晶体的期望微结构属性，从而提高生长的晶体质量。
在其它实施例中，界面材料113具有在晶格取向和晶格长度失配方面均与晶体结构130的晶格结构兼容的晶格结构。在一些实施例中，界面材料113具有c轴取向与在其上设置所述界面材料的(100)硅基板表面正交地延伸六方晶格结构。六方晶格结构进一步与iii-n(纤锌矿)结晶度兼容。在一些其它实施例中，界面材料113具有c轴取向与在其上设置所述界面材料的(111)硅基板表面正交地延伸的六方晶格结构。在一些替代实施例中，设置在(100)硅基板表面上的界面材料113具有立方晶格结构。立方晶格结构也与iii-n(纤锌矿)结晶度兼容，尤其是在(100)表面被偏切几度时，而且立方晶格结构还能够确保适当的c轴取向。
在其它实施例中，界面材料113有利地具有高带隙，以在基板105与形成在晶体结构130中或晶体结构130上的任何器件之间提供良好的电绝缘属性，以实现器件泄漏电流的最小化。对于一些示例性实施例，界面材料113具有超过3.4ev的带隙，并且带隙可以是6.2ev，甚至更高。
在其它实施例中，界面材料113具有能够以可控方式将缺陷(例如线位错)引导到预定方向中以便滤除或者降低晶体结构130的区域内的这种缺陷的密度的晶体结构。例如，已知从基板的某些立方晶体表面外延生长的具有立方结晶度的界面材料按照特定角度引导或传播缺陷。在界面材料113具有立方结晶度并且被设置在硅基板105的(100)表面上的一些实施例中，例如由一定的晶格失配和/或热系数失配引起的界面材料中的缺陷将以55°角传播。在界面材料113具有六方结晶度并且被设置在硅基板105的(100)表面上的一些实施例中，界面材料中的缺陷将沿(1-100)和(0001)滑移面传播。因此，根据一些实施例，可以将界面材料113与其它结构特征结合使用，以控制高架晶体结构130内的缺陷密度。
基板表面晶体不应在界面材料的形成期间发生与在高架晶体结构130的形成期间会发生的形变相同程度的形变。因而，界面材料应当具有能够在比高架晶体结构130低的温度上沉积的成分，或者应当允许基板表面的稳定性在界面材料的沉积期间比在高架晶体结构130的沉积期间更高。
有很多提供上述有利的界面材料属性中的一者或多者的非硅材料。示例性六方界面材料实施例包括aln、gan、algan、tialn、hfn、bn、sic、scn和zno中的一者或多者。示例性立方界面材料实施例包括alas、gaas上alas、gap和mgo中的一者或多者。这些示例中的每者提供上述有利材料属性的至少其中之一，并且一些示例提供上述有利材料属性中的一个以上的有利材料属性。值得注意的是，对于高架晶体结构130为iii-n材料的实施例，界面材料也可以包括iii-n材料，并且实际上可以与高架晶体结构130的一种或多种材料具有相同的成分(例如，具有gan晶体结构130的gan界面材料)。对于一些这种实施例，在形成具有精细几何结构的生长模板掩模之前形成界面材料在界面材料生长期间提高了基板表面稳定性。
图2a和2b是根据一些实施例的描绘处于iii-n晶体结构和非iii-n晶体基板之间的高温(ht)兼容界面材料113的截面图。异质结构201和202中的每者可以被设置在例如图1a中所示的晶体表面区域103之上。图2a示出了界面材料113是设置在沟槽材料和基板之间的中间层的第一实施例。图2b示出了界面材料113是设置在沟槽材料和iii-n晶体结构之间的中间层的第二实施例。
首先参考图2a，示例性晶体异质结构201包括从穿过沟槽材料115形成的一个或多个沟槽延伸出来的高架iii-n晶体结构130。沟槽中的每者在沟槽材料115的相邻条带之间暴露晶体界面材料顶表面111。如所示，高架晶体结构130设置在具有最窄宽度或关键尺寸(cd)w1的沟槽内。可以有利地使沟槽宽度w1最小化，以使高架晶体结构的z高度减小到刚好处于传统缓冲层通常所需的厚度以下。此外，为了缩短再生长时间，可以减小相邻沟槽之间的沟槽材料宽度w2。在一些实施例中，沟槽宽度w1小于500nm，有利地小于150nm。在其它实施例中，沟槽宽度w1小于50nm。尽管发明人已经发现，通过窄间隔沟槽材料特征(例如，条带)限制iii-n晶体结构130的外延生长能够有利地在结构130在沟槽材料115之上横向生长并生长到沟槽材料115之外时，捕获缺陷和/或使缺陷朝结构侧壁弯曲，发明人还发现，处于这些窄沟槽内的基板表面与较大的开阔区域(例如，具有微米尺度的面积的区域)相比可能更倾向于回流和变形机制。因此，在一些示例性实施例中，界面材料113设置在沟槽材料115和基板105之间，以使界面材料113能够被首先形成在没有精细图案化的沟槽材料115的基板表面206之上。对于这种实施例，可以采用各种各样的界面材料，并且实际上所述界面材料甚至可以依赖于与基板表面206的较大区域相关联的更高温度稳定性而具有与晶体结构130相同的成分。之后，可以从界面材料113所提供的高温稳定表面211进行后续的晶体结构130的模板化生长。
在界面材料113在基板表面206之上的适当位置的情况下，在沟槽材料115中的沟槽的底部暴露高温稳定表面211(即，沟槽212着落在界面材料113的一个或多个材料层上)。iii-n晶体结构130从沟槽底部的界面材料113延伸出来。沟槽材料115可以具有很宽范围的厚度t2。在示例性实施例中，当沟槽宽度w1在20nm和500nm之间变动时，t2在10nm到200nm之间变动。沟槽材料特征的横向宽度w2也可以显著变化，例如从100nm到1μm。iii-n晶体结构130可以被生长至任意高度，所述高度为沟槽尺寸、生长条件和生长持续时间的函数。在一些示例中，沟槽材料之上的厚度t3处于500nm和几微米之间。
图2b示出了示例性晶体异质结构202包括从设置在穿过沟槽材料115形成的一个或多个沟槽内的界面材料113延伸出来的高架iii-n晶体结构130的替代实施例。界面材料113设置在沟槽的底部、在沟槽材料115的相邻条带之间，并且还设置在沟槽材料115和iii-n晶体结构130之间(与在沟槽材料115和基板105之间相对)。在该例示性实施例中，界面材料113是设置在沟槽侧壁上的沟槽212的衬垫。图2b中所示的异质结构202指示在沉积界面材料113之前沉积沟槽材料115并对其图案化的技术。这种实施例可以有利地利用具有与iii-n晶体结构130的成分截然不同的成分的界面材料，并且该界面材料可以在较低温度上被沉积以避免基板105的变形。
在一些实施例中，设置在沟槽材料115(例如，界面材料部分214)上的界面材料113具有与设置在沟槽212的底部的界面材料113不同的微结构。例如，界面材料113在沟槽212的底部可以比设置在沟槽材料115上的界面材料更具晶体性。在一些实施例中，界面材料113在沟槽212的底部具有立方或者六方结晶度。在一些其它实施例中，在沟槽212的底部具有立方或六方结晶度的界面材料113在界面材料部分214内大体上是非晶的。界面材料微结构的差异可能是由晶体基板表面206和沟槽材料115的非晶表面之间的不同微结构导致的。在其它实施例中，界面材料113仅设置在沟槽212的底部上(即，没有界面材料部分214)。例如，可以在沟槽212的底部有选择地使界面材料113成核并形成界面材料113，以使沟槽侧壁保持大体上没有界面材料113。这种结构指示对晶体基板表面206有选择性的沉积或生长过程。
对于异质结构201，沟槽材料115还是可以具有各种各样的厚度t2(例如，10nm-200nm)，并且沟槽宽度w1可以发生变化(例如，20nm-500nm)。沟槽材料特征的横向宽度w2也可以显著变化，例如从100nm到1μm。iii-n晶体结构130可以被生长至任意高度，所述高度为沟槽尺寸、生长条件和生长持续时间的函数，大体上如上文针对异质结构201所述的。
进一步如图2a和2b中所示，高架晶体结构130延伸至顶表面238，具有大于沟槽材料厚度t2的z-高度。晶体结构130的处于相邻沟槽212内的部分沿横向融合成任意大的顶表面238。高架晶体结构130包括一对从高架结构的顶表面延伸至与沟槽材料115(图2a)的界面或者延伸至横向设置在沟槽侧壁217之外的界面材料113(图2b)的侧壁小面205。在所描绘的实施例中，侧壁小面是倾斜的(与c轴不平行、不正交)。侧壁小面205可以相交，从而在y-z平面内形成带峰顶的高架晶体结构轮廓。取决于生长时间，存在的唯一c平面可以在沿高架结构130的中心线的顶峰处。有利地，倾斜侧壁小面是与c平面(0001)以50°和80°之间的角度相交的半极性平面(例如，{11-22}和{1-101})。在一些实施例中，侧壁小面205具有与c轴成大约60°的法向向量。对于这种实施例，高架晶体结构130可以具有在沟槽材料115的顶表面上方的z高度，其至少是横向沟槽宽度w1的
在一些实施例中，高架晶体结构与基板之间的ht稳定界面材料具有处于10nm和2μm之间的厚度。对于图2b中所示的实施例，界面材料厚度t1可以部分地受到沟槽212的尺寸的限制。例如，界面材料厚度t1可以小于沟槽宽度w1的1/2。在沟槽宽度w1小于500nm的一些实施例中，界面材料厚度t1可以小于100nm。在沟槽宽度w1小于50的一些实施例中，界面材料厚度t1可以处于10nm和20nm之间。取决于界面材料113和接近界面材料113的高架晶体结构130的成分，可以更容易地基于成分或微结构来定义t1。例如，在界面材料113具有与高架晶体结构130不同的成分的情况下，可以容易地在基板105和高架晶体结构130的成分界面之间测量t1。在界面材料113与高架晶体结构130具有相同成分的情况下，可以更容易地在高架晶体结构130的微结构界面(例如，沿沟槽212的侧壁，其中，界面材料113可以是非晶的)和与沟槽材料115的成分界面之间测量t1。
ht稳定界面材料厚度可以部分地受到与基板105的晶格失配和热系数失配的限制。这些失配所引起的应力还受界面材料所占据的基板面积的尺寸的影响。图3a和3b是根据一些实施例的描绘设置在立方基板的区域之上的界面材料113的截面图。如图3a所示，界面材料113大体上在基板105的整个表面区域之上连续延伸。例如，可以利用这种实施例在生长于大片界面材料113之上的高架晶体结构内制作最大数量的非基于硅的器件。对于这种实施例，界面材料113和基板105(例如，硅)之间的热系数失配可能易于导致不可接受的程度的基板弯曲。因此，界面材料厚度t1可以被限制于远低于2μm(例如，10nm-1500nm)，以缓解这种问题。
在一些实施例中，界面材料被局限在第二沟槽内。例如，如图3b中所示，界面材料113在基板105的表面区域之上是非连续的，并且被隔离材料315局限在子区域内。例如，这种实施例可以用于在与制作于隔离区域315内的基于硅的器件集成的高架晶体结构内制作非基于硅的器件。对于这种实施例，与基板105(例如，硅)的热系数失配可以通过隔离材料315得以缓解，从而实现更大的界面材料厚度t1(例如，可高达2μm)。在一些实施例中，针对给定界面材料厚度和给定高架晶体结构厚度的基板应力和所产生的应变通过界面材料的图案化布局而得到控制。图3c是形成于沟槽材料115中的模板结构之上的iii-n异质外延晶体岛330的平面图。在图3c中还引用了图2a和2b中所示的截面轴a-a'。沟槽材料115以虚线示出，以将沟槽材料表示为高架iii-n晶体结构130的下层。界面材料113(同样以虚线示出)存在于由隔离材料315界定的周界内。界面材料113的相邻的岛之间的间隔的尺寸和/或对界面材料113和隔离材料315所占据的相对基板面积的控制可以被用于控制针对界面材料和iii-n晶体结构的特定组合的基板应变。图3c所示的六边形高架iii-n晶体结构130指示带小面leo。
设置在基板和高架晶体结构之间的ht兼容界面材料可以具有一个或多个材料层。在一些实施例中，界面材料包括多个成分上截然不同的材料层或者一个或多个成分上渐变的层。在一些实施例中，可以通过对材料层成分以及复合界面材料叠置体内的层厚度的控制来调节由热失配导致的基板应变。
图3d-3e是根据一些实施例的描绘多层ht稳定界面材料的截面图。如图3a所示，界面材料113包括具有第一成分的基底层301和具有不同于第一基底层301的成分的第二成分的帽盖层305。每一层301和305可以具有文中别处针对界面材料所描述的示例性成分中的任何成分。每一材料层301和305可以具有10nm-500nm的厚度。在一些实施例中，基底层301只是成核层。在界面材料为iii-n材料的一些实施例中，基底层301是第一iii-n材料，并且帽盖层305为第二iii-n材料。在一个示例性实施例中，基底层301为aln并且帽盖层305为gan。由gan构成的帽盖层可以有利地避免在界面材料的生长与高架晶体结构的后续生长之间形成任何氧化物。对于高架晶体结构为gan的一些实施例中，高架晶体结构和界面材料帽盖层305在成分上可以是连续的，而没有任何额外的成核层设置在帽盖层305和高架晶体结构之间。在高架晶体结构为gan的一些替代实施例中，进一步将成核层设置在帽盖层305和高架晶体结构之间。
如图3e所示，界面材料113包括具有第一成分的基底层301、具有第二成分的帽盖层305以及设置于其间的多个居间层(例如，层302、303和304)。在一些实施例中，居间层使得在基底层材料和帽盖层材料的成分之间具有完美的成分渐变。在基底材料层301为aln并且帽盖层305为gan的一个示例性实施例中，居间层302、303、304的al递减，而ga有互补的增量。每一居间层的厚度可以被选择为适当补偿热应力。例如，因形成升高gan晶体结构而在硅基板上引起的应力可以至少部分地被多层界面材料抵消。在一些实施例中，每一居间层可以在100nm和300nm之间。
高架晶体结构上的具有低缺陷密度的平面表面可以用于形成一个或多个半导体器件，例如高电压晶体管。图4a和4b分别是半导体器件401和402的截面图。根据替代实施例，每一器件包括形成于ht稳定界面材料113之上的iii-n异质外延晶体结构130中的平面iii-n晶体管410。如图4a和4b所示，界面材料113所占据的基板部分405由隔离材料415中的沟槽图案来限定。隔离材料415可以是任何非晶材料，例如但不限于基于硅的电介质(例如，sio2、son等)。沟槽材料115被进一步设置在界面材料113之上，并且高架gan晶体结构130被设置在沟槽材料115之上，大体上如上文在图2a和图2b的语境下所述的。在其它实施例中，器件401、402还包括一个或多个基于硅的器件(未描绘)，例如但不限于被设置为与半导体器件401、402相邻的硅沟道mos晶体管。
在实施例中，半导体异质结构包括设置在高架晶体结构的倾斜侧壁小面或c平面表面的至少其中之一之上的一个或多个半导体器件层。例如，器件层可以被设置在示例性异质结构201或202(图2a、2b)中的任一个之上。器件层可以是一个或多个材料层，例如但不限于晶体非硅沟道层(例如，gan)、晶体非硅极化层(例如，aln、alinn、algan、ingan)、隧道层、量子阱结构等。在图4a和4b中描绘的示例性iii-nhfet实施例中，器件层包括设置在高架晶体结构130的iii-n沟道(例如，gan)区之上的极化层，其例如但不限于algan。极化层450用于在高架晶体结构130中的沟道层内创建二维电子气(2deg)。器件410还包括耦合至设置在gan高架晶体结构130的至少一个倾斜侧壁小面或c平面表面之上的一个或多个半导体器件层的一个或多个器件端子(例如，图4a和图4b中描绘的源极、漏极和栅极)。
尽管在图4a和4b的语境下详细描述了示例性iii-nhfet实施例，但是发明人当前理解，文中描述的结构和技术将广泛适用于很多其它半导体器件，这些器件至少包括用于led应用、光子应用或者光伏应用的晶体管(例如，还包括hbt)和(光电)二极管。因此，可以预计，熟悉替代半导体器件的特性的本领域技术人员将能够在缺少示例性hfet器件与替代器件之间的突出的不兼容性的一些具体先验知识的情况下成功地应用文中描述的技术。
在其它实施例中，界面材料设置在凹陷到基板的顶表面以下的沟槽内。这种基板嵌入式界面材料可以减小高架晶体结构相对于周围基板区域的z高度，这对于包括集成在一个基板上的非基于硅的器件和基于硅的器件的soc实施例是有利的。图5a和5b是描绘包括形成于高架iii-n晶体结构130中的平面iii-n晶体管410的单片器件501和502的截面图，其中，ht-稳定界面材料113设置在晶体基板105的凹陷内。如所示，基板表面206是基板105中的沟槽的凹陷的底部。在示例性实施例中，基板沟槽凹陷大体上大于沟槽层115内的沟槽。在一些有利实施例中，基板沟槽凹陷至少占据1μm2的面积，所述面积可以是50μm2或更大。界面材料113包含在凹陷的基板部分406内。沟槽材料115也包含在凹陷的基板部分406内，例如，沟槽材料115的顶表面大体上与非凹陷区域中的基板105的顶表面平齐。之后，高架iii-n晶体结构130被设置在界面材料113和沟槽材料115之上。在示例性实施例中，iii-n晶体结构130的z高度大致等于用于基于硅的mosfet的非平面硅主体(例如，鳍状物)506的z高度。与器件401、402(图4a、图4b)类似，一个或多个器件层(例如，极化层450)和器件端子(例如，在栅极端子的相对侧上的源极端子和漏极端子)被设置在晶体结构130上或之上。在一些iii-nhfet实施例中，栅极端子被设置在栅极电介质之上(未描绘)。栅极端子和栅极电介质包括处于iii-n极化层和高架iii-n晶体结构的沟道区之上的栅极叠置体。栅极端子可以是已知与设置在iii-n极化层下面的沟道半导体层具有适当的电导率和功函数差异的任何金属或半导体。栅极电介质(如果存在的话)可以是已知适用于iii-nfet的任何高k或常规电介质材料。器件端子可以被进一步耦合至遵循任何已知结构架构的硅鳍状物506。
在一些实施例中，非硅器件包括从沟槽材料延伸出来的鳍状物。鳍状物的晶体材料设置在沟槽材料中所图案化的两个或更多平行沟槽的相邻对之间。图6a和6b分别是描绘器件601和602的截面图。器件601、602均包括设置在iii-n异质外延晶体结构130中的iii-n晶体管610。ht-稳定界面材料113设置在iii-n晶体结构130和硅基板105之间。与图5a和5b中描绘的架构相比较，器件601和602中的晶体结构130的一部分已经被去除，以将非平面iii-n主体与设置在一个或多个沟槽的底部的晶体材料或多晶材料物理上隔开。沟槽材料115将非平面iii-n主体与高架iii-n晶体结构130的凹陷部分物理上隔开。在图6a所示的实施例中，沟槽材料115还将非平面iii-n主体与设置在基板105上的界面材料113物理上隔开，从而潜在地改善晶体管610的电隔离。在图6b所示的实施例中，沟槽材料115将非平面iii-n主体和界面材料113与基板105物理上隔开，从而潜在地改善晶体管610的电隔离。值得注意的是，晶体管610在图6a和6b中被示为多栅极器件，其具有处于附图的平面之外的源极区/漏极区。即使没有处于非平面iii-n主体的所有小面上的极化层，多侧栅极耦合也能够有利地改善沟道约束。在其它实施例中，晶体管610为单栅极器件。在其它实施例中，可以制作额外的hfet，例如，第二和第三栅极叠置体(未描绘)设置在图6a、6b中所示的倾斜半极化平面之上。
在其它实施例中，如图7所示，利用辅助iii-n晶体帽盖结构进一步增强具有倾斜侧壁小面的升高iii-n半导体结构。半导体异质结构701包括设置在上文描述的半导体异质结构401(例如，包括ht稳定界面材料113)之上的iii-n晶体帽状物766。在示例性实施例中，iii-n晶体帽状物766与高架iii-n晶体结构130具有相同的材料(例如，gan)，然而在替代方案中可以利用另一种iii-n材料。如图7中的虚线所示的沿z维与沟槽416对准的多个沟槽材料条带775被嵌入iii-n晶体帽状物766内。沟槽材料条带775的横向尺寸可以近似等于或者大于沟槽212的横向尺寸。沟槽材料条带775可以具有针对沟槽材料115所描述的材料中的任何材料，例如但不限于二氧化硅、氮化硅或类似电介质材料。作为第二leo过程的结果，iii-n晶体帽状物766填充沟槽212，在沟槽212的侧壁之上延伸，在沟槽材料条带775之上延伸，并且伸出结构430的倾斜侧壁小面。
上文描述的半导体异质结构和半导体器件可以是使用各种方法制作的。升高iii-n半导体结构的界面材料沉积和外延过生长可以利用各种技术和加工室配置。在实施例中，横向外延过生长条件被设计为有利于上文描述的倾斜侧壁小面。
图8a是根据实施例的示出形成晶体异质结构的方法801的流程图。例如，方法801可以用于形成半导体异质结构401(图4a)。方法801开始于在操作805处在晶体基板之上形成高温稳定界面材料层。在操作805处形成的界面材料可以具有文中别处描述的属性中的任何属性。在一些实施例中，在操作805处采用高温iii-n外延生长工艺。在一个示例中，aln材料层是在超过700℃的温度上，并且有利地是在900℃或更高的温度上从硅基板表面生长的。在硅基板的种子表面具有合理的大尺寸(例如，大约1μm2)的有利实施例中，在操作805期间保持基板表面结晶度。即使对于具有偏切硅基板表面的实施例，也可以在用于在操作805处形成ht稳定界面材料的提高的生长温度上避免基板表面回流。
方法801在操作815继续，在基板半导体表面上形成模板结构。在操作815可以利用任何图案转移技术。尽管在操作815可以采用任何已知适用于非硅晶体的异质外延生长的模板结构，但是对于示例性(100)立方半导体表面而言，模板包括沿基板的<110>方向延伸的沟槽。例如，模板结构使(100)硅表面的条带暴露。
在操作830，从暴露的ht稳定界面材料表面生长非硅材料(例如，iii-n)，以对模板结构进行回填(例如，对沟槽条带进行回填)。在一些实施例中，在操作830采用900℃或更高的提升的温度来外延生长gan晶体结构。在存在形成于操作805的ht稳定界面材料的情况下，与在种子表面在操作830被回流的情况下可能达到的晶体质量相比，在操作830生长的材料可以具有提高的晶体质量(即，较低的缺陷密度)。操作830可以依赖于第一外延生长条件(例如，第一iii-n生长压力、第一iii-n生长温度和第一v/iii生长前体比)，并且在首先在界面层上生长成核层的情况下还可以包括多种生长条件。在模板结构被充分回填(即，沟槽层被平面化)时，可以改变生长条件，以有利于非硅晶体结构(例如，iii-n)在沟槽材料之上的横向生长。在一些实施例中，leo工艺有利于倾斜侧壁小面的形成。
方法801在操作840完成，在形成于操作830的高架晶体结构之上形成一个或多个半导体器件层。操作840可能需要例如沟道层和/或极化层和/或量子阱叠置体等的外延生长。在操作840可以采用已知适于形成期望的器件层的任何外延工艺。之后，器件端接和互连可以按照常规方式进行，以完成半导体器件(例如，文中别处在图4a-6b的语境下描述的那些半导体器件中的任何半导体器件)。
图8b是根据实施例的示出用于形成晶体异质结构的方法802的流程图。例如，方法802可以用于形成半导体异质结构402(图4b)。方法801开始于在操作810形成使下方基板的部分暴露的模板结构。在操作810可以利用任何图案转移技术。在一些实施例中，操作810需要在沟槽材料中形成沟槽并使沟槽着落在具有立方结晶度的基板的表面上。在操作810可以采用已知适于非硅晶体的异质外延生长的任何模板结构。在具有(100)立方半导体表面的示例性实施例中，模板包括沿基板的<110>方向延伸的沟槽。例如，模板结构使(100)硅表面的条带暴露。
方法802在操作820继续，在通过沟槽图案化操作810暴露的晶体基板的区域之上形成ht稳定界面材料。在操作820形成的界面材料可以具有文中别处描述的属性中的任何属性。在一些实施例中，操作820需要不超过700℃的低温沉积工艺。示例性低温沉积工艺包括原子层沉积(ald)、金属有机化学气相沉积(mocvd)和分子束外延(mbe)。在一个示例中，在不超过700℃的温度下在硅基板表面上生长hfn或tialn材料层。即使在处于沟槽内的硅基板的种子表面具有nm尺度(例如，小于150nm的cd)的有利实施例中，也会在操作820期间保持硅基板表面结晶度。即使对于具有偏切硅基板表面的实施例而言，也可以通过采用低温形成ht稳定界面材料而在操作820避免基板表面回流。
在操作830，从暴露的ht稳定界面材料表面生长非硅材料(例如，iii-n)材料，以对模板结构进行回填(例如，对沟槽条带进行回填)。在一些实施例中，操作830需要在900℃或更高的提升的温度上外延生长gan晶体结构。在存在形成于操作820的ht稳定界面材料的情况下，与在种子表面在操作830被回流的情况下可能达到的晶体质量相比，在操作830生长的材料可以具有提高的晶体质量(即，较低的缺陷密度)。操作830可以依赖于第一外延生长条件(例如，第一iii-n生长压力、第一iii-n生长温度和第一v/iii生长前体比)，并且在首先在界面层上生长成核层的情况下还可以包括多种生长条件。在模板结构被充分回填(即，沟槽层被平面化)时，可以改变生长条件，以有利于非硅晶体结构(例如，iii-n)在沟槽材料之上的横向生长。在一些实施例中，leo工艺有利于倾斜侧壁小面的形成。
方法802在操作840完成，在形成于操作830的高架晶体结构之上形成一个或多个半导体器件层。操作840可能需要例如沟道层和/或极化层和/或量子阱叠置体等的外延生长。在操作840可以采用已知适于形成期望的器件层的任何外延工艺。之后，器件端接和互连可以按照常规方式进行，以完成半导体器件(例如，文中别处在图4a-6b的语境下描述的那些半导体器件中的任何半导体器件)。
图8c是根据实施例的示出在设置在界面层之上的异质外延gan结构上形成包括硅mosfet和ganhfet的soc的方法803的流程图。方法803是结合了方法801或802的示例性实施例。图9a-9h是根据一些实施例的随着图8c中所示的方法中的选定操作的执行而演变的soc的截面图。
首先参考图8c，方法803开始于操作811，在硅基板的部分中形成沟槽。在一些实施例中，将超过1μm深度、并且面积至少为1μm2的深沟槽图案化到(100)硅基板中。在操作812，例如利用针对选定材料已知的任何外延工艺在暴露的(100)硅表面上形成ht稳定界面材料。在一些实施例中，ht稳定界面材料将基板沟槽凹陷完全回填，但是在一些替代的实施例中，仅将ht稳定界面材料设置在基板沟槽凹陷的底部。在图9a中针对soc101进一步示出的示例性实施例中，ht稳定界面材料113在区域103内与基板105成平面，而基板区域102已经被图案化以形成非平面硅鳍状物906。
在操作813继续方法803，在(100)硅表面之上形成<110>取向的沟槽条带。在如图9b进一步所示的示例性实施例中，沟槽材料115在第一基板表面区域102内形成于鳍状物906之上，并且在第二基板表面区域103内被进一步图案化成沟槽916。
在操作821回到图8c，在ht稳定材料表面之上形成成核层，并使用第一外延生长条件在沟槽内生长gan。可以通过例如化学气相沉积(cvd)、物理气相沉积(pvd/溅射)或者分子束外延(mbe)来外延沉积薄的成核层(例如，10-50nm厚)。有利地，该层相对于暴露的晶体界面材料表面具有选择性，因而可以不形成于沟槽材料(例如，电介质/氧化物)上。然而，在一些实施例中，成核层不具有选择性，并且在非晶体沟槽材料上形成非晶材料。在又一些实施例中，不在界面材料之上生长成核层。在操作821生长gan，直到达到模板侧壁的竖直高度为止。在沟槽被大体上填充时可以终止操作821。在图9c进一步所示的示例性实施例中，在操作821结束之时，iii-n半导体结构930大体上与沟槽材料115成平面。
在操作831回到图8，通过ganleo工艺在模板沟槽之外形成额外的gan晶体，例如，所述ganleo工艺具有有利于倾斜小面的条件。对于示例性实施例，操作821采用的第一gan生长压力、第一gan生长温度和第一n/ga生长前体比的至少其中之一被改为第二(较高)gan生长压力、第二(较低)gan生长温度或者第二(较高)n/ga生长前体比的至少其中之一。在一个示例性实施例中，在操作831，将在操作821所采用的第一gan生长压力提高到处于30-350torr的范围内的第二gan生长压力；在操作831，将在操作821所采用的第一gan生长温度降低至处于950-1150℃的范围内的第二gan生长温度；并且在操作831，将在操作821所采用的第一n/ga生长前体比提高到处于100-5000nh3/tmg的范围内的第二n/ga生长前体比。在操作831，gan高架晶体结构930有利地生长到沟槽材料表面之上不超过1μm。如图9c和9d中进一步所示，在操作831的初始部分期间形成具有带顶峰的轮廓的升高晶体结构930a、930b和930c。借助于额外的leo持续时间，顶峰扩展成梯形轮廓，这些梯形轮廓将继续扩展成图9e所示的合并的升高结构130。
在操作841回到图8c，在通过ganleo操作831形成的升高gan晶体结构之上生长包括iii-n极化层的器件层。可以采用任何常规外延工艺来形成iii-n极化层。如图9f中进一步所示，极化层450包括将在与高架晶体结构130的界面处形成2deg的iii-n极化层。在操作851(图8c)，将栅极叠置体沉积在iii-n极化层之上。在图9g进一步所示的示例性实施例中，栅极叠置体的形成还需要沉积栅极电介质960a并且沉积栅极电极960b。诸如cvd和ald的任何已知电介质沉积工艺可以用于形成栅极电介质960a。诸如cvd、ald和/或pvd的任何已知金属沉积工艺可以用于形成栅极电极960b。
方法803(图8c)在操作852继续，其中，通过使用任何已知技术外延生长源极/漏极半导体而形成iii-n源极/漏极端子。例如，可以在将栅极电介质和栅极电极沉积在iii-n极化层之上之后生长升高源极/漏极半导体。替代地，可以在将栅极电介质和栅极电极沉积在iii-n极化层之上之前生长源极/漏极半导体。在操作853，在基板之上形成基于硅的mosfet。可以在操作853争取(enlist)任何已知的mosfet制作工艺。在图9h进一步所示的示例性实施例中，使用任何已知技术来形成非平面mosfet125(例如，finfet)。在替代实施例中，可以形成平面mosfet。方法803(图8c)在操作860结束，使用任何已知后端金属化工艺使基于硅的mosfet与基于iii-n的hfet互连。
图10示出了根据本发明的实施例的系统1000，其中，移动计算平台1005和/或数据服务器机器1006采用包括设置在ht稳定界面层之上的至少一个ganhfet的ic。服务器机器1006可以是任何商业服务器，例如包括任何数量的设置在机架内并且连网到一起以用于电子数据处理的高性能计算平台，在示例性实施例中，所述服务器包括封装的单片ic1050。移动计算平台1005可以是被配置为实现电子数据显示、电子数据处理、无线电子数据传输等中的每者的任何便携式装置。例如，移动计算平台1005可以是平板电脑、智能电话、膝上型计算机等中的任何设备，并且可以包括显示屏(例如，电容式显示屏、电感式显示屏、电阻式显示屏或者光学触摸屏)、芯片级或封装级集成系统1010以及电池1015。
不管是设置在放大图1020所示的集成系统1010内，还是被设置为服务器机器1006内的独立封装芯片，封装单片ic1050均包括含有设置在ht稳定界面层(例如本文别处所描述的)之上的至少一个iii-nhfet的存储器芯片(例如，ram)或者处理器芯片(例如，微处理器、多核微处理器、图形处理器等)。还可以将单片ic1050连同功率管理集成电路(pmic)1030、包括宽带rf(无线)发射器和/或接收器(tx/rx)(例如，包括数字基带并且模拟前端模块还包括处于发射路径上的功率放大器和处于接收路径上的低噪声放大器)的rf(无线)集成电路(rfic)1025及其控制器1035中的一者或多者耦合至板、基板或内插器1060。
从功能上讲，pmic1030可以执行电池功率调节、dc到dc转换等，因而其输入耦合至电池1015，输出向其它功能模块提供电流源。如进一步所示，在示例性实施例中，rfic1025具有耦合至天线(未示出)的输出，以实施多种无线标准或协议中的任何标准或协议，包括但不限于wi-fi(ieee802.11系列)、wimax(ieee802.16系列)、ieee802.20、长期演进(lte)、ev-do、hspa+、hsdpa+、hsupa+、edge、gsm、gprs、cdma、tdma、dect、蓝牙、它们的衍生产物以及被命名为3g、4g、5g或更高代的任何其它无线协议。在替代的实施方式中，这些板级模块中的每者可以集成到耦合至单片ic1050的封装基板的独立ic上或者集成到耦合至单片ic1050的封装基板的单个ic内。
图11是根据本公开的至少一些实施方式布置的计算装置1130的功能框图。例如，可以在平台1005或者服务器机器1006内找到计算装置1130。根据本发明的实施例，装置1130还包括容纳若干部件的母板1132，所述部件例如但不限于可以进一步结合设置在ht稳定界面层之上的至少一个iii-nhfet的处理器1134(例如，应用处理器)。处理器1134可以物理和/或电耦合至母板1132。在一些示例中，处理器1134包括封装到处理器1134内的集成电路管芯。一般而言，术语“处理器”或“微处理器”可以指任何对来自寄存器和/或存储器的电子数据进行处理以将该电子数据转换成可以进一步存储在寄存器和/或存储器中的其它电子数据的装置或装置的部分。
在各种示例中，一个或多个通信芯片1136也可以物理和/或电耦合至母板1132。在其它实施方式中，通信芯片1136可以是处理器1134的部分。取决于其应用，计算装置1130可以包括其它部件，这些部件可以或可以不物理和电耦合至母板1132。这些其它部件包括但不限于易失性存储器(例如，dram)、非易失性存储器(例如，rom)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、触摸屏显示器、触摸屏控制器、电池、音频编码译码器、视频编译码器、功率放大器、全球定位系统(gps)装置、罗盘、加速度计、陀螺仪、扬声器、照相机和大容量存储装置(例如，硬盘驱动器、固态驱动器(ssd)、光盘(cd)、数字通用盘(dvd)等)等等。
通信芯片1136可以实现向和从计算装置1130传输数据的无线通信。术语“无线”及其派生词可以用来描述通过使用经调制的电磁辐射通过非固态介质传送数据的电路、装置、系统、方法、技术、通信信道等。该术语并非暗示相关联的装置不含有任何电线，尽管在一些实施例中它们可能不含有。通信芯片1136可以实施多种无线标准或协议中的任何标准或协议，包括但不限于文中别处描述的那些标准或协议。如所讨论的，计算装置1130可以包括多个通信芯片1136。例如，第一通信芯片可以专用于较短距离无线通信，例如wi-fi和蓝牙，并且第二通信芯片可以专用于较长距离无线通信，例如gps、edge、gprs、cdma、wimax、lte、ev-do及其它。
尽管已经参考各种实施方式描述了文中阐述的某些特征，但是该描述并非旨在被解释为具有限定意义。因而，对于本公开所属领域技术人员显而易见的对文中描述的实施方式的各种修改以及其它实施方式应当被视为处于本公开的精神和范围内。
应当认识到，本发明不限于如此描述的实施例，而是可以利用修改和变化来实践本发明，而不背离所附权利要求的范围。例如，上述实施例可以包括特征的特定组合，如下文进一步提供的。
在一个或多个第一实施例中，一种晶体异晶结构包括具有第一结晶度的基板、设置在所述基板之上的沟槽材料以及设置在所述沟槽材料中的一个或多个沟槽中的具有第二结晶度的高架结构。界面材料设置在沟槽的底部，在高架结构和基板之间，其中，所述界面材料包括设置在沟槽材料和基板之间的中间层、设置在高架结构和沟槽材料之间的中间层的至少其中之一。
为促进第一实施例，沟槽材料包括一种或多种非晶材料。基板表面包括受到小于10°的斜切的(111)硅或(100)硅。高架结构包括具有c平面的iii-n材料，所述c平面与和基板的(111)或(100)平面平行相差不超过10°。沟槽具有小于150nm的最小横向尺寸，并且沟槽的深度至少为10nm。
为促进上文刚提及的实施例，所述沟槽具有处于10nm和50nm之间的最小横向尺寸。
为促进第一实施例，所述界面材料包括设置在所述沟槽材料和所述基板之间的一个或多个材料层，并且所述沟槽着落在设置于所述沟槽材料和所述基板之间的材料层中的一者或多者的至少其中之一上。
为促进上文刚提及的实施例，所述界面材料包括至少一个具有六方或立方晶体微结构的层，并且具有处于10nm和2μm之间的从基板的界面到沟槽材料的界面的总厚度。
为促进上文刚提及的实施例，所述界面材料包括aln、gan和algan中的至少一层。
为促进上文刚提及的实施例，所述界面材料包括多个成分上截然不同的材料层或者一个或多个成分渐变的层。
为促进上文刚提及的实施例，所述界面材料包括gaas上alas、alas、gap、mgo中的至少一层。
为促进第一实施例，iii-n材料包括gan的至少一个材料层，所述界面材料包括设置在沟槽材料和gan材料层之间的一种或多种材料，并且所述材料层中的一者或多者的至少其中之一包括所述沟槽的衬垫。
为促进上文刚提及的实施例，设置在所述沟槽内的界面材料的至少一部分具有六方微结构，并且设置在所述沟槽材料之上的界面材料的至少一部分具有非晶微结构。
为促进上文刚提及的实施例，所述界面材料包括aln、hfn、tialn、sic、scn或zno中的至少一层，并且具有小于50nm的从基板的界面到gan材料层的界面的总厚度。
为促进第一实施例，所述界面材料局限在第二沟槽内，所述第二沟槽包括处于所述基板中的至少1μm2的凹陷，使所述界面材料和所述一个或多个沟槽的底部凹陷到所述基板半导体的顶表面以下，所述高架结构具有一对倾斜侧壁小面，所述一对倾斜侧壁小面是以50-80度的角度与所述c平面相交的半极化平面，并且所述高架结构在所述沟槽材料的顶表面上方具有至少是所述沟槽的横向宽度的
在一个或多个第二实施例中，一种半导体器件包括晶体硅基板、设置在基板之上的沟槽材料、设置在沟槽材料中的一个或多个第一沟槽中的高架晶体非硅结构、以及设置在所述沟槽的底部、在所述高架结构和所述基板之间的界面材料。所述界面材料包括设置在沟槽材料和基板之间的材料层或者设置在高架结构和沟槽材料之间的材料层的至少其中之一。所述器件还包括设置在高架结构的表面之上的一个或多个晶体器件层以及耦合至所述一个或多个器件层的一个或多个器件端子。
为促进第二实施例，所述高架结构包括设置在所述沟槽材料之上的iii-n晶体材料。所述器件层包括iii-n极化层，所述iii-n极化层与设置在所述iii-n极化层和所述沟槽材料之间的iii-n晶体材料具有不同的成分。包括所述一个或多个器件端子中的第一个的栅极叠置体被设置在所述iii-n极化层和所述高架结构的沟道区之上。源极端子和漏极端子被设置在所述栅极叠置体的相对侧上。
为促进上文刚提及的实施例，设置在所述栅极叠置体和所述沟槽材料之间的iii-n极化层和iii-n晶体材料包括从所述沟槽材料延伸出来的鳍状物。所述鳍状物的iii-n晶体材料通过一种或多种非晶电介质材料与设置在所述一个或多个沟槽内的晶体或多晶材料隔开。
为促进上文刚提及的实施例，所述基板表面包括受到小于10°的偏切的(100)硅，所述高架结构包括具有c平面的iii-n材料岛，所述c平面与和所述基板的(111)或(100)平面平行相差不超过10°，所述一个或多个第一沟槽包括沿基板表面的<113>方向延伸的两个或更多平行的第一沟槽，所述界面层被局限在第二沟槽内，所述第二沟槽包括所述基板中的凹陷，使所述界面层以及所述两个或更多平行的第一沟槽的底部凹陷到所述基板的顶表面以下，并且所述鳍状物的iii-n晶体材料被设置在所述两个或更多平行的第一沟槽中的相邻的一对之间。
为促进第二实施例，所述器件还包括设置在所述基板表面的与所述高架结构相邻的区域之上的硅沟道mosfet。
在一个或多个第三实施例中，一种形成晶体异质结构的方法包括在设置于具有第一结晶度的基板之上的沟槽材料层中形成一个或多个沟槽。所述方法包括通过将沟槽着落在界面材料上、或者通过将界面材料沉积在一个或多个沟槽内而在所述一个或多个沟槽的底部形成界面材料。所述方法包括在设置于所述一个或多个沟槽内的界面材料之上外延生长具有第二结晶度的高架晶体结构以及在所述高架结构之上生长一个或多个器件层。
为促进上文刚提及的实施例，所述基板表面包括受到小于10°的偏切的(111)硅或(100)硅，在沟槽材料层中形成沟槽还包括向电介质层中蚀刻一对暴露基板表面的沟槽，并且形成界面材料还包括在所述沟槽内以及在所暴露的基板表面之上利用不超过700℃的低温沉积工艺沉积衬垫。
为促进第三实施例，所述基板表面包括受到小于10°的偏切的(111)硅或(100)硅，形成界面材料还包括利用超过700℃的高温工艺从基板表面外延生长界面材料，并且在沟槽材料层中形成沟槽还包括向电介质层中蚀刻一对暴露所述界面材料的沟槽。
为促进上文刚提及的实施例，形成界面材料还包括外延生长成分渐变的iii-n晶体材料或者多种成分渐变的iii-n晶体材料这两种方案的至少其中之一。
为促进第三实施例，所述方法还包括在基板内蚀刻第二沟槽，并在所述第二沟槽内沉积沟槽材料和界面材料。
为促进第三实施例，外延生长所述高架结构还包括在所述沟槽材料之上以有利于与所述c平面不平行也不正交的纤锌矿晶体小面的速率横向生长所述结构的至少一部分。所述方法还包括在升高半导体结构的平行于所述c平面的顶表面之上沉积器件端子。
为促进第三实施例，在沟槽内外延生长高架结构包括外延生长gan材料，生长一个或多个器件层还包括：在所述gan材料之上生长iii-n极化层，以及有选择地使所述gan材料凹陷，以形成从设置于一个或多个沟槽中的相邻的一对之间的沟槽材料延伸出来的鳍状物。
为促进上文刚提及的实施例，所述方法还包括在所述极化层之上沉积栅极叠置体，以及在所述栅极叠置体的相对侧上形成源极端子和漏极端子。
为促进上文刚提及的实施例，所述方法还包括在所述基板的与所述晶体异质结构相邻的第二区域中的(100)硅表面之上形成mosfet，其中，形成mosfet还包括在与所述高架半导体结构相邻的(100)硅表面之上形成第二栅极叠置体，以及沿<110>方向形成与所述第二栅极叠置体对准的第二源极端子和第二漏极端子。
然而，上述实施例不受这方面的限制，并且在各种实施方式中，上述实施例可以包括仅采取这种特征的子集，采取这种特征的不同顺序，采取这种特征的不同组合，和/或采取除明确列举的那些特征以外的额外特征。因此，应当参考所附权利要求连同为这种权利要求赋予权力的等价方案的完整范围来确定本发明的范围。