一种半导体器件及其制作方法与流程

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法。

背景技术：

现有的mos晶体管工艺中，为了改善晶体管的栅极、源极和漏极与填充插塞的欧姆接触，通常会在栅极、源极和漏极的表面形成金属硅化物。目前，大多是利用自对准金属硅化物(silicidation)工艺来形成金属硅化物来降低接触电阻。即在形成源极和漏极之后，再形成由钴、钛或镍等金属层覆盖于源极、漏极和栅极上方，然后通过一步或多步快速退火工艺(rta)，使金属层与栅极、源极和漏极中的硅反应，形成低电阻率的金属硅化物，从而降低源极和漏极的薄层电阻。

然而随着半导体器件的不断缩小，需要更进一步的降低接触电阻来满足器件性能的需求，因此，如何降低接触电阻是业内亟待解决的技术问题之一。

技术实现要素：

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明一方面提供一种半导体器件的制作方法，该方法包括：

提供半导体衬底，所述半导体衬底的表面包含至少一个硅区域；

在所述硅区域的表面上形成金属层；

进行第一退火工艺，以使所述金属层中的金属与所述硅区域中的硅反应，形成第一金属硅化物；

去除未反应的剩余的所述金属层；

对所述第一金属硅化物进行氮化处理以及第二退火工艺，以形成 掺杂氮元素的第二金属硅化物。

进一步，在进行所述第二退火工艺的同时通入氨气以实现所述氮化处理。

进一步，首先对所述第一金属硅化物进行所述氮化处理，再进行所述第二退火工艺。

进一步，所述氮化处理为采用含氮等离子体氮化处理的方法。

进一步，所述含氮等离子体是通过处理气体的紫外辐射诱导解离而形成，或者，是通过所述处理气体的微波诱导等离子体解离而形成，或者是通过所述处理气体的等离子体诱导解离而形成，其中，所述处理气体包括至少一种含氮气体。

进一步，所述含氮气体选用氮气或者氨气或两者组合。

进一步，其特征在于，所述第二退火工艺选用均温退火、尖峰退火、毫秒退火或者微波退火。

进一步，所述第二退火工艺的温度范围为500～1300℃。

进一步，所述金属层的材料包括ti或依次层叠的ti/tin。

本发明的另一方面提供一种半导体器件，包括：半导体衬底，所述半导体衬底的表面包含至少一个硅区域，在所述硅区域的表面上形成有掺杂氮元素的金属硅化物。

根据本发明的制作方法，通过在金属硅化物中掺杂氮元素，获得较小的接触电阻，进而提高半导体器件的良率和性能。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1示出了根据本发明一实施方式的半导体器件的剖面示意图；

图2示出了根据本发明一实施方式的制作方法的步骤流程图；

图3示出了根据本发明的第一实施例的制作方法的详细流程图；

图4示出了根据本发明的第二实施例的制作方法的详细流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为 彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术 语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的结构和步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

本发明的一实施例中提供的半导体器件包括半导体衬底，所述半导体衬底的表面包含至少一个硅区域，在所述硅区域的表面上形成有掺杂氮元素的金属硅化物。

所述硅区域可针对不同产品需求与工艺设计而包括有栅极、源极/漏极区域、字线或电阻等结构以及用于形成肖特基二极管的半导体衬底表面，其中金属硅化物/硅衬底构成不需要对半导体衬底进行额外掺杂的肖特基二极管。

其中，图1示出了根据本发明一实施方式的半导体器件的剖面示意图，现以图1中所示结构为例，对本发明的半导体器件进行详细描述。

如图1所示，本发明的半导体器件包括半导体衬底100，在本发明中所述半导体衬底100可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。在半导体衬底100中还形成有隔离结构，所述隔离结构为浅沟槽隔离(sti)结构或者局部氧化硅(locos)隔离结构。所述半导体衬底100中还形成有各种阱(well)结构及衬底表面的沟道层。一般来说，形成阱(well)结构的离子掺杂导电类型与沟道层离子掺杂导电类型相同，但是浓度较栅极沟道层低，离子注入的深度泛围较广，同时需达到大于隔离结构的深度。为了简化，此处仅以一空白半导体衬底100图示。

在一个示例中，在半导体衬底100上形成有mos器件，该mos器件包括形成于半导体衬底100上的栅极结构102，形成于栅极结构 102两侧壁上的侧墙结构103，以及形成于所述栅极结构两侧的半导体衬底100中的源极/漏极区域，其中源极/漏极区域均为硅区域。

栅极结构102一般可包括栅极介电层和栅极层，栅极层形成于栅极介电层上。在一示例中，栅极层由多晶硅材料组成，一般也可使用金属、金属氮化物、金属硅化物或类似化合物作为栅极层的材料。

侧墙结构103可以包括至少一层氧化物层和/或至少一层氮化物层。需要说明的是，侧墙结构103是可选的而非必需的，其主要用于在后续进行蚀刻或离子注入时保护栅极结构的侧壁不受损伤。

源极/漏极区域可通过对半导体衬底进行n型或p型离子注入而形成。

在一个示例中，在源极/漏极区域的表面上形成有掺杂氮元素的金属硅化物101。

示例性地，所述金属硅化物的材料可以包括但不限于tisix、nisix或cosix，或者其他适合的金属硅化物材料也可适用于本发明。而金属硅化物中掺杂有氮元素，例如可以构成tisixn、nisixn或cosixn。

在一个示例中，当所述栅极结构的材料为多晶硅时，在栅极结构的顶面上也可以形成有掺杂氮元素的金属硅化物。

对于完整的半导体器件还可以包括其他的构成元件，在此不作赘述。

综上所述，本发明的半导体器件包括氮元素掺杂的金属硅化物，降低了接触电阻，因此该半导体器件具有较高的性能，当该半导体器件为肖特基二极管时，由于氮元素掺杂的金属硅化物降低了接触电阻，相应降低了肖特基势垒高度，进而使得肖特基二极管的性能得到提高。

为了获得前述的半导体器件结构，本发明还提供了一种半导体器件的制作方法，如图2所示，该制作方法的主要步骤包括：

步骤s201，提供半导体衬底，所述半导体衬底的表面包含至少一个硅区域；

步骤s202，在所述硅区域的表面上形成金属层；

步骤s203，进行第一退火工艺，以使所述金属层中的金属与所 述硅区域中的硅反应，形成第一金属硅化物；

步骤s204，去除未反应的剩余的所述金属层；

步骤s205，对所述第一金属硅化物进行氮化处理以及第二退火工艺，以形成掺杂氮元素的第二金属硅化物。

所述硅区域可针对不同产品需求与工艺设计而包括有栅极、源极/漏极区域、字线或电阻等结构以及用于形成肖特基二极管的半导体衬底表面，其中金属硅化物/硅衬底构成不需要对半导体衬底进行额外掺杂的肖特基二极管。

本发明的通过上述制造方法形成的半导体器件包括氮元素掺杂的金属硅化物，降低了接触电阻，因此该半导体器件具有较高的性能，当该半导体器件为肖特基二极管时，由于氮元素掺杂的金属硅化物降低了接触电阻，相应降低了肖特基势垒高度，进而使得肖特基二极管的性能得到提高。

实施例一

下面将参照图1以及图3对本发明的第一实施例的半导体器件的制作方法做详细描述，图3示出了根据本发明的第一实施例的制作方法的详细流程图。

根据本发明第一实施例，本发明的半导体器件的制作方法具体包括以下步骤：

首先，提供半导体衬底，所述半导体衬底的表面包含至少一个硅区域。

具体地，如图1所示，在本发明中所述半导体衬底100可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。在半导体衬底100中还形成有隔离结构，所述隔离结构为浅沟槽隔离(sti)结构或者局部氧化硅(locos)隔离结构。所述半导体衬底100中还形成有各种阱(well)结构及衬底表面的沟道层。一般来说，形成阱(well)结构的离子掺杂导电类型与沟道层离子掺杂导电类型相同，但是浓度较栅极沟道层低，离子注入的深度泛围较广，同时需达到大于隔离结构的深度。为 了简化，此处仅以一空白半导体衬底100图示。

所述硅区域可针对不同产品需求与工艺设计而包括有栅极、源极/漏极区域、字线或电阻等结构以及用于形成肖特基二极管的半导体衬底表面，其中金属硅化物/硅衬底构成不需要对半导体衬底进行额外掺杂的肖特基二极管。

在一个示例中，在半导体衬底100上形成有mos器件，该mos器件包括形成于半导体衬底100上的栅极结构102，形成于栅极结构102两侧壁上的侧墙结构103，以及形成于所述栅极结构两侧的半导体衬底100中的源极/漏极区域，其中源极/漏极区域均为硅区域。

栅极结构102一般可包括栅极介电层和栅极层，栅极层形成于栅极介电层上。在一示例中，栅极层由多晶硅材料组成，一般也可使用金属、金属氮化物、金属硅化物或类似化合物作为栅极层的材料。

侧墙结构103可以包括至少一层氧化物层和/或至少一层氮化物层。需要说明的是，侧墙结构是可选的而非必需的，其主要用于在后续进行蚀刻或离子注入时保护栅极结构的侧壁不受损伤。

源极/漏极区域可通过对半导体衬底进行n型或p型离子注入而形成。

接着，对半导体衬底进行预清洗。

由于含钴、镍或钛的金属硅化物对硅表面比较敏感，如果硅表面有污染物或氧化物，会影响形成的金属硅化物的性能，例如电阻率。因而在沉积金属层之前，可以对衬底进行预清洗，以去除污染物或氧化物。根据本发明的一个方面，可以采用100：1的h2o和hf的溶液对半导体衬底表面进行清洗。

接着，在所述硅区域的表面上形成金属层。

示例性地，沉积金属层覆盖半导体衬底表面上的源极/漏极区域。在一个示例中，当所述栅极结构的材料为多晶硅时，该金属层还可形成于栅极结构的顶面上。金属层的材料可以包括但不限于ti、ni、co或者依次层叠的ti/tin。还可选择性的使用tin作为金属层的保护层。可采用物理气相沉积(pvd)、溅射法、蒸镀法或化学气相沉 积等方法形成该金属层。

接着，进行第一退火工艺，以使所述金属层中的金属与所述硅区域中的硅反应，形成第一金属硅化物。

示例性地，对包含金属层的半导体衬底进行第一退火工艺。通过第一退火工艺，金属层中的金属(例如ti)与源极和漏极表面的硅反应，形成第一金属硅化物tisix。此时第一退火工艺采用低温退火工艺，例如退火温度范围为210℃～350℃。形成的第一金属硅化物为高阻相金属硅化物。由于电阻率较高，不适合直接作为接触层，因此还需进行后续的步骤降低电阻率，以降低填充插塞和源、漏、栅极表面的接触电阻，提高器件性能并降低功耗。

第一退火工艺可以选用均温退火、尖峰退火、毫秒退火或者微波退火等，上述退火方法仅作为示例并不构成对本发明的限制，对于其它适合的退火方法也同样适用于本发明。

示例性地，第一退火工艺在无氧的环境下进行，例如，第一退火工艺还可在氮气气氛下进行，该氮气也可以使用氦气或氩气等惰性气体。

接着，去除未反应的剩余的所述金属层。

可通过对金属层具有高选择性地的湿法刻蚀方法去除未反应的金属层。示例性地，湿法刻蚀的腐蚀液采用硫酸和双氧水(spm)的混合溶液，或氢氧化氨和双氧水(sc1)的水溶液和磷酸、硝酸和甲酸(mii)的混合溶液。刻蚀后，在源极/漏极表面上剩余第一金属硅化物。

在一个示例中，在金属层上形成有例如tin的保护层时，在此步骤中需一并去除。

接着，在进行第二退火工艺的同时通入氨气以实现氮化处理，进而形成第二金属硅化物，使该第二金属硅化物中掺杂有氮元素。

第二金属硅化物为低阻相金属硅化物。其通过第二退火工艺将第一金属硅化物的高阻相转化为第二金属硅化物的低阻相，降低了电阻 率。示例性地，所述第二退火工艺的温度范围为500～1300℃，所述第二退火工艺可以选用均温退火、尖峰退火、毫秒退火或者微波退火等，上述退火方法仅作为示例并不构成对本发明的限制，对于其它适合的退火方法也同样适用于本发明。其中，由于氨气的分解温度较低，因此在第二退火工艺的温度范围内，氨气即可解离出自由基，进而在形成第二金属硅化物的同时对第二金属硅化物进行了氮元素掺杂。

完成上述步骤后，获得如图1所述的半导体器件结构，在栅极结构102两侧的源极/漏极区域的表面上形成了第二金属硅化物(例如tisix)101，该第二金属硅化物101中掺杂有氮元素。本发明的通过上述制造方法形成的半导体器件包括氮元素掺杂的金属硅化物，降低了接触电阻，因此该半导体器件具有较高的性能，当该半导体器件为肖特基二极管时，由于氮元素掺杂的金属硅化物降低了接触电阻，相应降低了肖特基势垒高度，进而使得肖特基二极管的性能得到提高。

实施例二

下面将参照图1以及图4对本发明的第二实施例的半导体器件的制作方法做详细描述，图4示出了根据本发明的第二实施例的制作方法的详细流程图。

根据本发明第二实施例，本发明的半导体器件的制作方法具体包括以下步骤：

首先，提供半导体衬底，所述半导体衬底的表面包含至少一个硅区域；对半导体衬底进行预清洗；在所述硅区域的表面上形成金属层；进行第一退火工艺，以使所述金属层中的金属与所述硅区域中的硅反应，形成第一金属硅化物；去除未反应的剩余的所述金属层；先对所述第一金属硅化物进行所述氮化处理，再进行所述第二退火工艺，以形成第二金属硅化物以及对金属硅化物的氮掺杂。

所述硅区域可针对不同产品需求与工艺设计而包括有栅极、源极/漏极区域、字线或电阻等结构以及用于形成肖特基二极管的半导体衬底表面，其中金属硅化物/硅衬底构成不需要对半导体衬底进行额外掺杂的肖特基二极管。

对于第二实施例中与前述第一实施例中的相同的步骤在此不再作赘述。

第二实施例中与前述第一实施例的区别步骤主要在于：先对所述第一金属硅化物进行所述氮化处理，再进行所述第二退火工艺。

示例性地，该所述氮化处理为采用含氮等离子体氮化处理的方法。所述含氮等离子体可以是通过处理气体的紫外辐射诱导解离而形成，也可以是通过所述处理气体的微波诱导等离子体解离而形成，或者是通过所述处理气体的等离子体诱导解离而形成，其中，所述处理气体包括至少一种含氮气体。进一步，所述含氮气体可以选用氮气或者氨气或两者组合，也可以为其它合适的含氮气体。

示例性地，所述第二退火工艺的温度范围为500～1300℃，对于其它的合适的退火温度也同样可以适用于本发明。

进一步，第二退火工艺在无氧的环境下进行，例如，第二退火工艺可在氮气气氛下进行，也可在氦气或氩气等惰性气体气氛下进行。

完成第二实施例中的步骤后，也可获得如图1所述的半导体器件结构，在栅极结构102两侧的源极/漏极区域的表面上形成了第二金属硅化物(例如tisix)101，该第二金属硅化物101中掺杂有氮元素。

值得注意的是，本发明的制作方法可以适用于finfet技术中的tisix/si肖特基二极管的制作。通过本发明的制作方法，在tisix中掺杂氮元素，降低了肖特基势垒高度，可以提高tisix/si肖特基二极管的性能。

可以理解的是，无论是第一实施例中还是第二实施例中的半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，其都包括在本实施制作方法的范围内。

综上所述，根据本发明的制作方法，通过在金属硅化物中掺杂氮元素，降低了接触电阻，因此提高了器件的性能和良率。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局 限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。