用于磁隧道结器件的制造技术和相应的器件的制作方法

本发明涉及半导体领域，更具体地，涉及用于磁隧道结器件的制造技术和相应的器件。

背景技术：

很多现代电子器件包含电子存储器。电子存储器可以是易失性存储器或非易失性存储器。非易失性存储器能够在无电的情况下保持其存储的数据，然而易失性存储器在失电时会失去其数据存储器内容。磁阻随机存取存储器(MRAM)因优于现有的电子存储器因此为下一代非易失性电子存储器的有希望的备选项。与诸如闪存随机存取存储器的现有非易失性存储器相比，MRAM通常更快且具有更好的耐用性。与诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)的现有易失性存储器相比，MRAM通常具有相似的性能和密度，但具有较低的功耗。

技术实现要素：

根据本发明的一个方面，提供了一种磁阻随机存取存储器(MRAM)单元，包括：底电极，具有被周围的底电极部分包围的中心的底电极部分，其中，底电极的阶梯区域将中心的底电极部分和周围的底电极部分相互连接，以使中心部分的上表面相对于周围部分的上表面凹陷；磁隧道结(MTJ)，具有设置在中心的底电极部分上方且布置在阶梯区域之间的MTJ外侧壁；以及顶电极，设置在MTJ的上表面上方。

根据本发明的一个实施例，MRAM单元设置在集成电路的电互连结构上方或内部，电互连结构包括金属线，在没有通孔或接触件将金属线连接至底电极的情况下，金属线与底电极直接电接触。

根据本发明的一个实施例，中心的底电极部分、阶梯区域和周围的底电极部分是连续的无缝体。

根据本发明的一个实施例，底电极由氮化钛、氮化钽、钛、钽、或它们的组合制成。

根据本发明的一个实施例，底电极的中心部分在阶梯区域之间是大致连续平坦的。

根据本发明的一个实施例，MTJ包括：下铁磁电极，设置在底电极的中心部分上方；隧道势垒层，设置在下铁磁电极上方；上铁磁电极，设置在隧道势垒层上方；并且其中，下铁磁电极和上铁磁电极中的一个具有固定的磁定向，而下铁磁电极和上铁磁电极中的另一个具有可变的磁定向。

根据本发明的一个实施例，还包括：侧壁间隔件，沿着MTJ外侧壁设置且覆盖阶梯区域的上表面和周围的底电极部分的上表面。

根据本发明的一个实施例，还包括：电介质保护层，设置在底电极的周围部分下面，其中，底电极的阶梯部分沿着电介质保护层的内侧壁向下延伸至底电极的中心部分。

根据本发明的一个实施例，电介质保护层终止于电介质保护层的内侧壁，以使得电介质保护层未在底电极的中心部分的下面直接延伸。

根据本发明的一个实施例，其中，MRAM单元设置在集成电路的电互连结构上方或内部，电互连结构包括水平延伸穿过介电层的金属线，其中，电介质保护层在介电层上方延伸，但在金属线的至少一部分上方留有开口；以及其中，中心的底电极部分向下延伸穿过开口并且沿着电介质保护层的内侧壁延伸以与金属线直接电接触。

根据本发明的另一方面，提供了一种用于制造磁阻随机存取存储器(MRAM)单元的方法，该方法包括：在半导体衬底上方形成介电层；在介电层中形成开口，并且使用金属层填充开口以建立金属线；形成设置在介电层的上表面上方的蚀刻停止层，其中，蚀刻停止层显示出暴露金属线的上表面的至少一部分的开口；在蚀刻停止层和金属层上方形成共形的底电极层，其中，共形的底电极层包括覆盖蚀刻停止层的周围部分和向下延伸穿过开口至金属线或通孔的上表面的中心部分；以及在共形的底电极层的中心部分上方形成磁隧道结。

根据本发明的一个实施例，形成磁隧道结包括：在共形的底电极层上方形成下铁磁层；在下铁磁层上方形成隧道势垒层；在隧道势垒层上方形成上铁磁层；在上铁磁层上方形成顶电极层；在顶电极层上方形成掩模层，以及图案化掩模层以形成具有外掩模侧壁的掩模，外掩模侧壁设置在底电极的中心部分上方；以及在适当位置对掩模实施蚀刻，以去除上铁磁层和下铁磁层的部分以及去除隧道势垒层的部分，从而暴露底电极层的周围部分的上表面。

根据本发明的一个实施例，还包括：形成共形的侧壁间隔件层，共形的侧壁间隔件层在底电极层的周围部分的暴露的上表面上方延伸且沿着上铁磁层、下铁磁层和隧道势垒层中的每一个的侧壁延伸。

根据本发明的一个实施例，还包括：实施回蚀刻工艺以去除共形的侧壁间隔件层的部分从而形成侧壁间隔件并且去除底电极层的部分从而形成底电极。

根据本发明的一个实施例，在未在共形的底电极层上实施化学机械平坦化工艺的情况下，磁隧道结形成在共形的底电极层上方。

根据本发明的又一方面，提供了一种集成电路，包括：半导体衬底；互连结构，设置在半导体衬底上方，并且包括多个介电层和以交替方式堆叠在彼此上方的多个金属层，其中，金属层包括金属线，金属线具有上表面，上表面与邻近金属线的介电层的上表面至少大致共平面；电介质保护层，设置在介电层的上表面上方并且显示出位于金属线的上表面的至少一部分上方的开口；以及底电极，向下延伸穿过电介质保护层中的开口以实现与金属线的直接电接触。

根据本发明的一个实施例，还包括：磁隧道结(MTJ)，设置在底电极的上表面上方；以及顶电极，设置在MTJ的上表面上方。

根据本发明的一个实施例，底电极包括：中心的底电极部分，向下延伸穿过电介质保护层中的开口并且与金属线的上区域直接电接触；周围的底电极部分，包围中心的底电极部分；以及底电极的阶梯区域，将中心的底电极部分和周围的底电极部分相互连接，以使中心部分的上表面相对于周围部分的上表面凹陷。

根据本发明的一个实施例，还包括：磁隧道结(MTJ)，具有设置在中心的底电极部分上方和阶梯区域之间的MTJ外侧壁；以及顶电极，设置在MTJ的上表面上方。

根据本发明的一个实施例，中心的底电极部分、阶梯区域和周围的底电极部分是连续的无缝体；并且其中，底电极的中心部分在阶梯区域之间是大致连续平坦的。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各方面。应该强调的是，根据工业中的标准实践，没有按比例绘制各种部件。实际上，为了清楚地讨论，可以任意地增加或减小各种部件的尺寸。

图1示出了根据本公开的包括磁隧道结(MTJ)的MRAM单元的一些实施例的截面图。

图2示出了包括MRAM单元的集成电路的一些实施例的截面图。

图3示出了图2的包括MRAM单元的集成电路的一些实施例的俯视图。

图4示出了图2的集成电路的MRAM单元的放大截面图。

图5示出了根据本公开的用于制造MRAM单元的方法的一些实施例的流程图。

图6至图16示出了根据图5的方法作为一系列截面图的一系列增加的制造步骤。

具体实施方式

本公开提供了用于实现本公开的不同特征的多种不同实施例或实例。以下将描述组件和布置的特定实例以简化本公开。当然，这些仅是实例并且不旨在限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括其他部件可以形成在第一部件和第二部件之间使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实例中重复参考符号和/或字符。这种重复用于简化和清楚，并且其本身不表示所述多个实施例和/或配置之间的关系。

此外，在此可使用诸如“在…之下”、“在…下面”、“下面的”、“在…上面”、以及“上面的”等的空间关系术语，以容易的描述如图中所示的一个元件或部件与另一元件(多个元件)或部件(多个部件)的关系。除图中所示的方位之外，空间关系术语将包括使用或操作中的装置的各种不同的方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且通过在此使用的空间关系描述符进行相应地解释。

磁阻随机存取存储器(MRAM)单元包括上电极和下电极、以及布置在上电极和下电极之间的磁隧道结(MTJ)。在传统的MRAM单元中，下电极通过接触件或通孔连接至下面的金属层(例如，金属1、金属2、金属3等)。尽管广泛采用使用这种连接接触件或通孔的方式，但是该下面的接触件或通孔加上其上方的MRAM单元的整体高度相对于相邻的金属层之间(例如，金属2层和金属3层之间)的常见垂直间隔较大。为了使该高度与相邻的金属层之间的垂直间距更加一致，本公开在未使用接触件或通孔的情况下将MRAM单元的下电极直接连接至下面的金属层。有利地，在MRAM单元的下电极和下面的金属层之间没有接触件或通孔的情况下，通过形成两者的直接电接触(例如，通过“挤走”传统的接触件或通孔)，改良的MRAM单元具有较短的轮廓并且与现有的后段制程(BEOL)金属化技术更兼容。此外，鉴于传统的MRAM器件需要使用化学机械平坦化(CMP)操作来平坦化底电极的上表面，所以本公开的各个方面可避免使用这种CMP操作。避免这种CAMP操作有助于简单化制造，这样可有助于降低制造成本、限制各种类型的缺陷、以及提高产量。

参照图1，提供了根据一些实施例的MRAM单元100的截面图。MRAM单元100包括底电极102和顶电极104，两者彼此被磁隧道结(MTJ)106分隔开。MTJ 106包括下铁磁电极108和上铁磁电极110，两者彼此被隧道势垒层112分隔开。在一些实施例中，下铁磁电极108可具有确定的或“固定的”磁定向，而上铁磁电极110可具有可变的或“自由的”磁定向，其可在两个或多个不同的磁极性之间切换，每个磁极性表示不同的数据状态，诸如不同的二元状态。然而，在其他实施方式中，MTJ 106可垂直“翻转”，这样使得下铁磁电极具有“自由的”磁定向，而上铁磁电极110具有“固定的”磁定向。

显然，不同于将底电极102连接至下面的金属层116(下面的金属层116设置在金属间介电(IMD)层118内)的接触件或通孔外，底电极102本身与下面的金属层116直接电接触。为了实现这种连接，底电极102具有中心底电极部分120，其向下延伸穿过IMD-保护层122以接触下面的金属层116。阶梯区域124从底电极的中心部分(120)且沿着IMD-保护层122的侧壁向上延伸，以将底电极的中心部分(120)连接至周围的底电极部分(126)，这样使得中心部分的上表面(120a)相对于周围部分的上表面(126a)凹陷。中心的底电极部分120、阶梯区域124和周围部分126可以是连续的无缝材料体。中心部分的上表面(120a)可以是在阶梯区域124之间大致连续的平面，并且MTJ 106的下表面设置在中心部分的上表面120a上。侧壁间隔件128在周围部分126、阶梯区域124和中心的底电极部分120的可选外部分的上方连续延伸，并且沿着MTJ 106和顶电极104的侧壁向上延伸。

因为在底电极102和下面的金属层116之间没有通孔或接触件并且因为中心部分的上表面(120a)凹陷，所以相对于先前的方式可降低MRAM单元的整个高度—h_单元(从下面的金属层的最上面表面(116a)至顶电极的上表面(104a)进行测量)。与先前的方式相比，这种降低的高度—h_单元使得MRAM单元100与BEOL工艺流程更容易兼容。

图2示出了集成电路200的一些实施例的截面图，集成电路200包括设置在其互连结构204中的MRAM单元202a、202b。集成电路200包括衬底206。衬底206例如可以是块体衬底(例如，块体硅衬底)或绝缘体上硅(SOI)衬底。所示实施例描述了一个或多个浅沟槽隔离(STI)区208，其可包括位于衬底206内的电介质填充的沟槽。

两个字线晶体管210,212设置在STI区208之间。字线晶体管210,212分别包括字线栅电极214,216、字线栅极电介质218,220、字线侧壁间隔件222、以及源极/漏极区224。源极/漏极区224设置在衬底206内且在字线栅电极214,216和STI区208之间，并且分别掺杂以具有与栅极电介质218,220下面的沟道区的第二导电类型相对的第一导电类型。字线栅电极214,216可以是(例如)掺杂多晶硅或金属，诸如，铝、铜或它们的组合。字线栅极电介质218,220可以是(例如)诸如二氧化硅、或高k介电材料的氧化物。例如，字线侧壁间隔件222可由SiN制成。

互连结构204布置在衬底206上方且将器件(例如，晶体管210,212)彼此连接。互连结构204包括多个IMD层226,228,230，以及以交替形式在彼此上方分层的多个金属化层232,234,236。IMD层226,228,230可由(例如)诸如未掺杂的硅酸盐玻璃的低k电介质或诸如二氧化硅的氧化物、或超低k介电层制成。金属化层232,234,236包括金属线238,240,241,242，其形成在沟槽内且可由诸如铜或铝的金属制成。接触件244从底金属化层232延伸至源极/漏极区224和/或栅电极214,216；并且通孔246,248在金属化层232,234,236之间延伸。接触件244和通孔246,248延伸穿过电介质保护层250,252(其可由介电材料制成且在制造期间可用作蚀刻停止层)。例如，电介质保护层250,252可由诸如SiC的超低k介电材料制成。例如，接触件244和通孔246,248可由诸如铜或钨的金属制成。

被配置为存储各自的数据状态的MRAM单元202a,202b布置在互连结构204内的相邻金属层之间。MRAM单元202a包括底电极254和顶电极256，两者由导电材料制成。在MRAM单元202a的顶电极254和底电极256之间，MRAM单元202a包括MTJ 258。MRAM单元202a还包括MRAM侧壁间隔件260。在一些实施例中，硬掩模263覆盖顶电极256，并且通孔248向下延伸穿过硬掩模263以欧姆接触顶电极256。然而，更常见地，硬掩模263和/或通孔248不存在，并且例如，金属线242可与顶电极256的顶面共平面且直接电接触(例如，欧姆连接)(参见例如本文的图16)。

图3描述了如图2至图3中所示切割线中所示的图2的集成电路200的俯视图的一些实施例。可知，在一些实施例中，MRAM单元202a,202b可具有正方形或矩形形状。然而，在其他实施例中，例如由于诸多蚀刻工艺的实用性，所示正方形的角可被倒圆，从而导致MRAM单元202a,202b具有带有圆角的正方形或矩形形状、或具有圆形或椭圆形形状。MRAM单元202a,202b分别布置在金属线240,241上方，并且分别具有与金属线240,241直接电连接的底电极254(在金属线240,241和底电极254之间没有通孔或接触件)。

现参照图4，提供了图2的MRAM单元202a的放大截面图。如示，MRAM单元202a包括底电极254和顶电极256，且MTJ 258设置在底电极254和顶电极256之间。底电极的中心部分(261)向下延伸穿过电介质保护层252中的开口以与下面的金属线240电接触。底电极的中心部分(261)具有底电极宽度，该宽度等于通孔的宽度。阶梯区域262从底电极的中心部分向上延伸，并且周围区域264从阶梯区域向外延伸。中心区域具有相对于周围区域264a的上表面凹陷的上表面261a，并且MTJ 258设置在该上表面261a上。侧壁间隔件260设置在底电极的周围部分264上方。

在所示实施例中，MTJ 258包括下铁磁电极266(其可具有固定的磁定向)和上铁磁电极268(其可具有自由的磁定向)。隧道势垒层270设置在下铁磁电极266和上铁磁电极268之间，并且覆盖层272设置在上铁磁电极268的上方。下铁磁电极266可以是合成反铁磁(SAF)结构，其包括固定的顶铁磁层274、固定的底铁磁层276以及夹设在固定的顶铁磁层274与固定的底铁磁层276之间的金属层278。

在一些实施例中，上铁磁电极268包括Fe、Co、Ni、FeCo、CoNi、CoFeB、FeB、FePt、FePd等，并且具有在约8埃和约13埃之间范围内的厚度。在一些实施例中，覆盖层272包括WO₂、NiO、MgO、Al₂O₃、Ta₂O₅、MoO₂、TiO₂、GdO、Al、Mg、Ta、Ru等。在一些实施例中，隧道势垒层270提供上铁磁电极268和下铁磁电极266之间的电隔离，同时在适当的情况下仍允许电子穿过隧道势垒层270。隧道势垒层270可包括，例如，氧化镁(MgO)、氧化铝(例如，Al₂O₃)、NiO、GdO、Ta₂O₅、MoO₂、TiO₂、WO₂等。此外，隧道势垒层270的厚度可以是，例如，约0.5-2纳米。

在操作中，通常通过测量MTJ 258的电阻，读取上(例如，自由的)铁磁电极268的可变磁极性。由于磁隧道效应，MTJ 258的电阻随着可变磁极性而变化。此外，在操作中，通常使用自旋转移矩(STT)效应改变或切换可变磁极性。根据STT效应，电流横穿MTJ 258以将电子流从下(例如，固定的)铁磁电极266诱导至上(例如，自由的)铁磁电极268。当电子穿过下铁磁电极266时，极化电子的旋转。当旋转极化的电子到达上铁磁电极268时，旋转极化的电子将扭矩施加给可变磁极性并且切换上铁磁电极268的状态。还可接受读取或改变可变磁极性的替代方式。例如，在一些替代方式中，固定和/或自由的铁磁电极266/268的磁极性垂直于隧道势垒层270和固定和/或自由的铁磁电极266/268之间的界面，从而使得MTJ 258变成垂直MTJ。

有利地，因为底电极254本身与下面的金属线240直接电接触，所以，相对于先前的方式可降低MRAM单元202a,202b的整体高度。与先前的方式相比，这种降低的高度使得MRAM单元202a,202b与BEOL工艺流程更容易兼容。因此，MRAM单元202a,202b的形成提供了更好的MRAM操作以及降低的制造成本。

参照图5，流程图示出了根据本公开的一些实施例的用于制造具有MRAM单元的半导体结构的方法500的一些实施例。应该意识到，所示方法不应以限制意义进行解释，并且在本公开的范围内还可考虑用于形成MRAM单元的替代方法。

在502中，提供了具有设置于其上的互连结构的半导体衬底。互连结构包括介电层和水平延伸穿过介电层的金属线。

在504中，可由介电材料制成且可用作蚀刻停止层的电介质保护层形成在介电层的上表面上方。电介质保护层显示出暴露了金属线的上表面的至少一部分的开口。

在506中，在电介质保护层的上方形成共形的底电极层。共形的底电极层向下延伸进开口中以与金属线直接电接触。

在508中，在共形的底电极层上方形成磁隧道结(MTJ)堆叠件。MTJ堆叠件可包括上铁磁层和下铁磁层，两者被隧道势垒层间隔开。下铁磁层和上铁磁层中的一个是具有固定铁磁极性的固定层，而下铁磁层和上铁磁层中的另一个是具有可变铁磁极性的自由层。

在510中，在磁隧道结堆叠件上方形成顶电极层。

在512中，在顶电极层上方形成且图案化掩模层。图案化的掩模具有设置在底电极的中心部分上方的外侧壁。

在514中，在适当的位置对图案化的掩模进行蚀刻以暴露底电极层的周围部分的上表面同时图案化的顶电极和MTJ堆叠件仍保留在底电极的中心部分的上方。

在516中，在周围部分的暴露的上表面上方形成侧壁间隔件。

在518中，在侧壁间隔件上方形成金属间介电(IMD)层。

在520中，回蚀刻IMD层，并且在顶电极上方形成上金属层。因为形成上金属层，所以其与顶电极电接触。

有利地，方法500包括数量减少的工艺步骤，因为该方法500没有要求在底电极上使用CMP操作。上述方法还有助于减小整体MRAM单元的厚度，这样促进了简单且成本有效的结构。

尽管所公开的方法(例如，流程500所描述的方法、图6至图16所述的方法和未示出的方法)可在本文中示出和/或描述为一系列的动作或事件，但是应该意识到，这些动作或事件的所示顺序不应以限制意义进行解释。例如，一些动作可以不同的顺序发生和/或与除了本文所示和/或所述的动作或事件以外的其他动作或事件同时发生。此外，不是所有示出的动作被要求来实施本文描述的一个或多个方面或实施例，并且本文所述的动作中的一个或多个可在一个或多个单独的动作和/或阶段中进行。

参照图6至图16，提供了处于各种制造阶段的具有MRAM单元的半导体结构的一些实施例的截面图，以示出与图5的方法一致的实例。尽管关于图5的方法描述图6至图16，但是应该意识到，图6至图16所公开的结构不限于该方法，而是可作为不依赖于该方法的结构而独立存在。同样地，尽管关于图6至图16描述图5的方法，但是应该意识到，图5的方法不限于图6至图16所公开的结构，而是可作为不依赖于图6至图16所公开的结构而独立存在和/或可使用其他结构。

图6示出了对应于图5的动作502的一些实施例的截面图600。

在图6中，提供了具有设置在其上方的互连结构204的衬底206。互连结构204包括IMD层228和水平延伸穿过IMD层228的金属线240。IMD层228可以是氧化物，诸如二氧化硅、低k介电材料、或超低k介电材料。金属线240可由金属制成，诸如铝、铜、或它们的组合。在一些实施例中，衬底206可以是块体硅衬底或绝缘体上半导体(SOI)衬底(例如，绝缘体上硅衬底)。例如，衬底206还可是二元半导体衬底(例如GaAs)、三元半导体衬底(例如，AlGaAs)、或高阶半导体衬底。在很多情况下，衬底206在方法500期间显示为半导体晶圆，并且可具有例如1英寸(25mm)、2英寸(51mm)、3英寸(76mm)、4英寸(100mm)、5英寸(130mm)或125mm(4.9英寸)、150mm(5.9英寸，通常被称为“6英寸”)、200mm(7.9英寸，通常被称为“8英寸”)、300mm(11.8英寸，通常被称为“12英寸”)、450mm(17.7英寸，通常被称为“8英寸”)的直径。工艺完成之后，例如，在MRAM单元形成之后，这种晶圆可以可选地与其他晶圆或管芯堆叠在一起，并且然后切分成与单个IC对应的单个管芯。

图7示出了对应于图5的动作504的一些实施例的截面图700。

在图7中，电介质保护层形成在IMD层228和金属线240上方。形成电介质保护层之后，诸如光刻胶掩模的第一掩模702然后形成在电介质保护层上方。然后在适当位置对第一掩模702进行第一蚀刻704以形成图案化的电介质保护层252。电介质保护层252由诸如氧化物或ELK电介质的介电材料制成，并且用作蚀刻停止层。在一些实施例中，电介质保护层252包括具有约200埃厚度的SiC。当将湿蚀刻剂或等离子体蚀刻剂施加给在适当位置具有第一掩模702的电介质保护层252时，可实施第一蚀刻，并形成开口706。开口706可具有宽度w，该宽度w对应于互连结构204中的通孔(例如，图2中的通孔246)的宽度。蚀刻之后可去除第一掩模702。

图8示出了与图5的动作506对应的一些实施例的截面图800。

在图8中，底电极层254’形成在电介质保护层252上方并且向下延伸进开口706中以使得与金属线240直接电接触。底电极层254’是共形层，其可以是连续的导电体。底电极层254’可以是导电材料，诸如，例如，氮化钛、氮化钽、钛、钽、或上述中的一个或多个的组合。此外，在一些实施例中，底电极层254’的厚度例如约为10-100纳米。

图9示出了与图5的动作508、510和512对应的一些实施例的截面图900。

在图9中，磁隧道结(MTJ)堆叠件258’形成在底电极层254’的上表面上方，覆盖层272’形成在MTJ堆叠件258’上方，以及顶电极层256’形成在覆盖层272’上方。MTJ堆叠件258’包括下铁磁层266’、隧道势垒层270’和上铁磁层268’。在一些实施例中，下铁磁层266’具有固定的磁极性，且包括下铁磁电极层276’和上铁磁电极层274’，并且金属层278’设置在下铁磁电极层276’和上铁磁电极层274’之间。在这些实施例中，上铁磁层268’可被配置成在至少两个磁极性之间切换。在一些实施例中，下铁磁层266’包括厚度范围在约8埃和约13埃之间的FePt或CoFeB，以及上铁磁层268’包括Co、Ni或Ru的单个或多个层。顶电极层256’可以是导电材料，诸如，例如，氮化钛、氮化钽、钛、钽、或上述材料中的一种或多种的组合。此外，顶电极层256’的厚度可以是，例如，约10-100纳米。掩模902设置在顶电极层256’的上表面上方。在一些实施例中，掩模902是光刻胶掩模，但是还可是诸如氮化物掩模的硬掩模。

图10至图11示出了与图5的动作514相对应的一些实施例的截面图1000,1100。

如图10所示，因为掩模902在适当位置，所以实施第二蚀刻1002。进行第二蚀刻1002穿过未被掩模902覆盖的顶电极层256’、覆盖层272’和MTJ堆叠件258’的区域。在一些实施例中，第二蚀刻1002包括：在一段预定时间内施加湿蚀刻剂或等离子体蚀刻剂，以及产生图11的结构。因此，第二蚀刻1002去除了MTJ堆叠件的未被掩模902覆盖的部分并且停止于底电极层254’。

图12至图13示出了与图5的动作516相对应的一些实施例的截面图1200,1300。

如图12所示，侧壁间隔件层260’形成在结构上方，从而衬垫覆盖层272的上表面和侧壁、顶电极256和MTJ 258。在一些实施例中，通过任意合适的沉积技术可形成并且通常共形地形成侧壁间隔件层260’。此外，侧壁间隔件层260’可由，例如，氮化硅、碳化硅、或上述材料中的一种或多种的组合形成。此外，侧壁间隔件层260’可形成有例如约500埃的厚度。

在图13中，第三蚀刻1302实施进侧壁间隔件层260’以回蚀刻侧壁间隔件层260’，使得去除侧壁间隔件层260’的横向伸展，从而形成侧壁间隔件260。第三蚀刻1302还去除底电极层254’的横向伸展以形成底电极254。在一些实施例中，用于实施第三蚀刻1302的工艺包括将侧壁间隔件层260’暴露给蚀刻剂足以蚀穿侧壁间隔件层260’和底电极层254’的厚度的一段预定时间。相对于电介质保护层252，蚀刻剂通常对于侧壁间隔件层260’和底电极层254’是优先的。在一些实施例中，与图13所示相比，侧壁间隔件260的外上角可差不多是方形或圆形。

图14至图15示出了与图5的动作518相对应的一些实施例的截面图1400,1500。

如图14所示，IMD层230’形成在结构上方。在一些实施例中，IMD层230’可通过任意合适的沉积技术形成并且通常共形地形成。此外，IMD层230’可由，例如，低k介电层或ELK介电层形成约2650埃的厚度。如果使用ELK介电层，那么沉积ELK介电层之后通常进行固化工艺以增加其孔隙率、降低其k值以及提高其机械强度。

在图15中，IMD层230被回蚀刻以大致平坦化IMD层230的上表面。在一些实施例中，通过湿或干蚀刻而不是化学机械平坦化(CMP)实现这种回蚀刻。此外，在一些实施例中，这种回蚀刻可划分为一种用于平坦化MRAM区上方的IMD的蚀刻和用于平坦化晶圆或IC上的逻辑区上方的IMD的另一种蚀刻。

图16示出了与图5的动作520相对应的一些实施例的截面图1600。

在图16中，上金属化层236形成在顶电极256的平坦顶表面上方。上金属化层236可以是金属线或通孔并且可邻接顶电极256的整个表面区域，从而提供至MRAM单元202a的电连接(例如，欧姆连接)。在一些实施例中，上金属化层236包括铜、铝、钨、或它们的组合。

应该意识到，在该书面描述以及下列权利要求中，术语“第一”、“第二”、“第三”等仅为用于易于区分附图或一系列附图的不同元件之间的一般标示符。就其本身，这些术语并不暗示这些元件的任意暂时顺序或结构相近，并且不旨在描述不同示出实施例和/或未示出实施例中的相应元件。例如，参照第一附图描述的“第一介电层”可不必须对应于参照其他附图描述的“第一介电层”，并且可不必须对应于未示的实施例中的“第一介电层”。

因此，通过上述可意识到，一些实施例涉及一种磁阻随机存取存储器(MRAM)单元。该单元包括底电极，该底电极具有被周围的底电极部分包围的中心的底电极部分。导电底电极的阶梯区域连接中心的底电极部分和周围的底电极部分，这样使得中心部分的上表面相对于周围部分的上表面凹陷。磁隧道结(MTJ)具有设置在中心的底电极部分上方且布置在阶梯区域之间的MTJ外侧壁。顶电极设置在MTJ的上表面上方。还公开了其他器件和方法。

其他实施例涉及一种用于制造磁阻随机存取存储器(MRAM)单元的方法。该方法包括：在半导体衬底上方形成介电层；在介电层中形成开口，以及用金属层填充开口；形成设置在介电层的上表面上方的蚀刻停止层，其中，蚀刻停止层显示出暴露金属线或通孔的上表面的至少一部分的开口；在蚀刻停止层和金属层上方形成共形的底电极层，其中，导电底电极层包括覆盖蚀刻停止层的周围部分以及向下延伸穿过开口至金属线或通孔的上表面的中心部分；以及在共形导电底电极层的中心部分上方形成磁隧道结。

其他实施例涉及一种集成电路。该集成电路包括半导体衬底和设置在半导体衬底上方的互连结构。互连结构包括多个介电层和以交替方式堆叠在彼此上方的多个金属层。金属层包括金属线，该金属线具有与金属线相邻的介电层的上表面至少大致共平面的上表面。电介质保护层设置在介电层的上表面上方且显示出位于金属线的上表面的至少一部分上方的开口。导电底电极向下延伸穿过电介质保护层中的开口以与金属线直接电接触。

上面论述了若干实施例的部件，使得本领域的技术人员可以更好地理解本发明的各个方面。本领域的技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域的技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、更换以及改变。