球栅阵列及半导体封装的制作方法

本发明涉及半导体技术领域，尤其涉及一种BGA(Ball Grid Array，球栅阵列)及半导体封装。

背景技术：

对于半导体芯片的封装，增加的产品复杂度一般转化为需要更大数量的用于信号与电源的I/O(Input/output，输入/输出)端。但是，成本压力要求反对增加封装尺寸。例如，流行的BGA封装通过在增加球的数量的同时，降低球的尺寸和球之间的间距，来响应这些矛盾的要求。

BGA一般包括：焊料球阵列，固定至IC(Integrated Circuit，集成电路)封装的底部上的多个引脚，用以将该IC封装电性地连接至PCB(Print Circuit Board，印刷电路板)。接着，该IC封装放置在该PCB上，该PCB具有在图案中的并且匹配IC封装上的焊料球阵列的多个铜导电垫。加热该些焊料球以导致其融化。当焊料冷却及凝固时，变硬的焊料机械地将IC封装贴附于PCB。

于半导体产业中，需要不断地提供BGA封装的改进结构或布局，以符合半导体封装的小型化、紧凑化、轻型化及薄型化趋势。于半导体产业中，也需要不断地提供改进的用于BGA封装的结构或布局，该结构或布局能够于有限的封装表面区域中，容纳最大数量的具有预定的间距的球。

技术实现要素：

有鉴于此，本发明实施例提供了一种球珊阵列及半导体封装，其相比于现有技术，可以于相同的给定区域内容纳更多数量的球。

本发明实施例提供了一种球栅阵列，用于集成电路封装，包括：连接点阵列，包括：具有六边形图案的基本单元，且该基本单元于该集成电路封装的部分中重复。

其中，该连接点阵列设置为交错的图案。

其中，该连接点阵列中的多个连接点为多个焊球，安装于该集成电路封装的底面上。

其中，该多个焊球以固定的间距设置。

其中，该基本单元包括：7个球，该7个球包括：位于该六边形图案的中心的球以及围绕在该中心的球周围的六个其他的球。

其中，该中心的球与该六个其他的球等距离。

其中，该7个球中任意三个彼此相邻的球的中心之间的夹角小于90°；

其中，该7个球中任意三个彼此相邻的球的中心之间的夹角为60°。

本发明实施例还提供了一种球栅阵列，用于集成电路封装，包括：多个第一连接点，位于第一区域中的阵列中，以形成第一连接点阵列，其中该第一连接点阵列按照方栅形图案或者矩形图案排列；以及多个第二连接点，位于第二区域中的阵列中，以形成第二连接点阵列，其中该第二连接点阵列包括：具有六边形图案的基本单元。

其中，该多个第一连接点中的两个连接点之间的间隔为第一间距，以及该多个第二连接点中的两个连接点之间的间隔为第二间距，且该第一间距与该第二间距相同或者不同。

本发明实施例还提供了一种半导体封装，包括：半导体晶粒；成型材料，覆盖该半导体晶粒；以及连接点阵列，包括：至少一个具有六边形图案的基本单元，且该基本单元位于该半导体晶粒的表面。

其中，该连接点阵列排列为交错的图案。

其中，该连接点阵列中的多个连接点为多个焊球。

其中，该多个焊球以固定的间距设置。

其中，该基本单元包括：7个球，该7个球包括：位于该六边形图案的中心的球以及围绕在该中心的球周围的六个其他的球。

其中，该中心的球与该六个其他的球等距离。

其中，该7个球中任意三个彼此相邻的球的中心之间的夹角小于90°；

其中，该7个球中任意三个彼此相邻的球的中心之间的夹角为60°。

本发明实施例的有益效果是：

以上实施例，其中的连接点阵列包括：具有六边形图案的基本单元。由于该基本单元采用六边形图案，而非现有的方栅形图案或者矩形图案，因此相比于现有技术，可以于相同的给定区域内容纳更多数量的球。

附图说明

包含附图以提供对本发明的进一步理解，以及将该附图纳入本说明书中并且构成本说明书的一部分。附图示意了本发明的实施例，并且连同以下描述，用来解释本发明的原理。在附图中：

图1为横截面示意图，示出了根据本发明一个实施例的BGA封装；

图2为布局示意图，示出了根据本发明一个实施例的图1中的BGA球的结构；以及

图3为布局示意图，示出了根据本发明另一实施例的BGA球的混合结构。

具体实施方式

本发明实施例涉及一种BGA封装的结构与布局，该BGA封装的结构与布局能够于给定的封装区域，容纳更多数量的具有预定的间距(pitch)的球(或者凸块)。

在本发明实施例的以下详细描述中，参考了附图，该附图构成了本发明的一部分。并且在附图中，示出了本发明可实践的特定优先实施例。

充分详细地描述这些实施例以使得本领域技术人员能够实践这些实施例。并且能够理解：在不脱离本发明的精神及范围内，可以使用其他的实施例并且对这些实施例做出机械上的、化学上的、电性上的及程序上的改变。因此，以下的详细描述并不作为限制，并且本发明实施例的范围仅由所附的权利要求定义。

此中使用的术语“晶圆”和“基底”包括：任意具有露出的表面的结构，根据本发明实施例，例如层可以沉积在该表面上，以形成诸如RDL(Redistribution Layer，重分布层)等电路结构。术语“基底”可以理解为包含但不限于：半导体晶圆。术语“基底”也用于指处于工艺期间的半导体结构，并且可以包括：其他的已制造于其上的层。贯穿说明书，术语“晶粒”、“芯片”、“半导体芯片”及“半导体晶粒”可互换使用。贯穿说明书，术语“焊料球(solder ball)”，“BGA球”及“球”可互换使用。

注意，出于解释说明的目的，在此中描述了根据本发明教示的含有BGA的封装。可以理解，本发明的教示可应用于所有含有BGA的封装，例如CSP(Chip Scale Package，芯片尺寸封装)BGA、CBGA(Ceramic BGA，陶瓷BGA)，等等。例如，本发明的教示也可以延伸至LGA(Land Grid Array，平面删格阵列)封装。LGA封装为标准的不具有球形焊料球(sphere shaped solder ball)的BGA封装。可替换的，通过在封装基底处应用焊膏(solder paste)来形成代替焊料球的焊料面，以单独地形成LGA焊料互连。本发明可以应用至所有类型的具有大量I/O引脚数的封装，例如扇出(fan out)封装或者封装上封装(Package-on-package，PoP)。

图1为横截面示意图，示出了根据本发明实施例的BGA封装。如图1所示，该BGA封装1(或者也可以是集成电路封装或者半导体封装)包括：半导体晶粒20，其主动面20a朝向下。在该主动面20a上提供了多个I/O垫21，这些I/O垫21包括但不限于：信号垫、接地垫及电源垫。可选地，该主动面20a可以由钝化层22覆盖，该钝化层22例如为氮化硅、氧化硅或者聚酰亚胺(polymide)，但不限制于此。该半导体晶粒20可被成型材料(molding compound，也可称为模塑料)30围绕。

根据一个实施例，在该成型材料30的底面及半导体晶粒20的主动面20a上提供了重新布线(re-wiring)结构10。根据一个实施例，该重新布线结构10包括但不限制于：于介电层120中制造的至少一个RDL110。该介电层120可以由有机材料形成或无机材料形成，该有机材料包括：聚合物基材料，该无机材料包括：SiN_X、SiO_X、石墨烯，等等。在一些实施例中，该介电层120可为高k值介电层(k为介电层的介电常数)。在其他一些实施例中，该介电层120可以由光敏材料形成，该光敏材料包括：干膜光阻(dry film photoresist)或者贴膜(taping film)。可以理解的是，RDL110及介电层120的层数取决于设计要求，并且不限制于在该附图中所示出的层。根据一个实施例，半导体晶粒20可以通过形成于各个I/O垫21上的多个铜凸块24，来电性连接至重新布线结构10。

根据一个实施例，可选地，在半导体晶粒20周围可以提供多个穿模通孔(Through Mold Via，TMV)35。TMV35可以包括：铜柱，但不限制于此。TMV35穿透成型材料30并且电性连接至重新布线结构10。可选地，组件60(例如为无源组件)可以安装于该成型材料30上并且可以通过TMV35电性连接至该重新布线结构10。在其他实施例中，芯片封装可以安装于该成型材料30上并且可以通过TMV35电性连接至该重新布线结构10，从而形成PoP结构。例如，上述的芯片封装可以为含有多个堆叠的DRAM晶粒的DRAM芯片封装。

根据一个实施例，在重新布线结构10的底面上，可以提供钝化层(或焊料掩膜)140。在钝化层140中提供了多个开口(没有明确地示出)，以露出在RDL结构中的各自的焊料垫(或球垫)110a。多个用于进一步连接的BGA球(或焊料球)50设置在该各自的焊料垫上。根据一个实施例，BGA球50以预定的间距(pitch)P排列，其中间距P可以为相邻两个BGA球中心之间的距离。

请参考图2并简略地参考图1。图2为根据本发明一个实施例的布局示意图，示出了图1中的BGA球50的结构。可以理解，本发明可以应用于如图1所示意的BGA封装中的其他层或者任意的电路连接点，例如，凸块24或者凸块垫设计的布局或者排列。如图2所示，示意了BGA球的布局结构100。在各自的焊料垫(未在附图中示出)上布置多个球(如BGA球)50，其中焊料垫设置在BGA封装1的底面上。根据一个实施例，多个球50排列为具有交错图案的阵列。

出于简化目的，在该图示中，仅示出了7行(r1～r7)球50。根据一个实施例，奇数行r1，r3，r5，r7中的球沿参考轴y轴对齐，偶数行r2，r4，r6中的球沿参考轴y轴对齐，并且该7行中任意两相邻行中的球不沿参考轴y轴对齐，从而形成具有交错的球图案的阵列。

根据一个实施例，多个球50包括：球集群(cluster of ball)5，于球栅阵列中重复，其中该球集群5也可以称为基本单元。例如，每个球集群5可以包括：7个球50a～50g，排列在具有六边形图案的基本单元中。根据一个实施例，多个BGA球50排列在源于具有六边形图案的基本单元的阵列中，其中该基本单元包括：球50a～50g。另外，该基本单元在BGA封装1的底面的至少一个或更多的部分中重复出现。

根据一个实施例，球50a，位于具有六边形图案的基本单元的中心位置，与其他六个球50b～50g等距离。球50a～50g以固定的间距P排列。在集群5中，任意三个彼此相邻的球50(例如：50a,50b,50c)的中心之间的夹角小于90°，例如为60°。根据一个实施例，两个相邻行(如r2与r3)中的球具有最小的间距P。

当相比于现有的方栅形图案(square grid-shaped pattern)，该方栅形图案中的BGA球之间具有相同的最小距离。本发明的具有六边形图案的基本单元能够于给定区域内具有更高的BGA球密度以及更高的迂回布线(escape routing)。例如，在图2中，给定区域A能够容纳12个球，而对于现有的具有相同间距的方栅形图案的BGA阵列，该相同的给定区域A仅能容纳9个球。

图3为布局示意图，示出了根据本发明另一实施例的BGA球的混合结构或者布局。如图3所示，示意了IC封装的部分底面。BGA球501和502的混合结构设置于IC封装的底面上。根据一个实施例，BGA球501在区域101中排列，BGA球 502在区域102中排列。区域101可以靠近区域102，但不限制于此。

根据一个实施例，区域101中的BGA球501按照现有的方栅形图案或者矩形图案排列。球501a与球501b延参考轴x轴具有间距P，以及球501a与球501c延参考轴y轴具有间距P。参考轴x轴中的间距等于参考轴y轴中的间距。45°拐角的球501d通过因子√2(2的平方根)进一步远离该球501a，换句话说，球501a与球501d之间的间距为√2P。根据一个实施例，区域102中的BGA球502按照图2所示的六边形图案排列。球502也以预定间距P排列。

根据一个实施例，具有球501的方栅形图案或矩形图案可以适用于要求高对称性的区域101，但是不限制于此。根据一个实施例，球502的六边形图案可以适用于要求更高球密度的区域102，但是不限制于此。另外，在所示的实施例中，尽管区域101中的间距与区域102中的间距相同，但是可以理解的是，在其他实施例中，区域101中的间距可以不相同于区域102中的间距。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。