半导体装置及其制造方法与流程

相关申请

本申请享有以美国临时专利申请62/281,576号(申请日：2016年1月21日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

实施方式涉及一种半导体装置及其制造方法。

背景技术：

提出有一种三维构造的存储器器件，该三维构造的存储器器件中，在多个电极层积层而成的积层体形成存储孔，在所述存储孔内沿积层体的积层方向延伸地设置有电荷存储膜及半导体膜。存储器器件包含串联连接在漏极侧选择晶体管与源极侧晶体管之间的多个存储单元。积层体的电极层是漏极侧选择晶体管、源极侧晶体管、及存储单元的栅极电极。在配置着存储单元的存储单元阵列的外侧存在将积层体呈阶梯状加工所得的阶梯构造部。存储器周边电路经由阶梯构造部与漏极侧选择晶体管、源极侧晶体管、及存储单元电连接。随着积层体的积层数的增加，形成阶梯构造部的步骤数会增加。

技术实现要素：

本发明的实施方式提供一种在积层体的积层数增加的情况下也能抑制形成阶梯构造部的步骤数增加的半导体装置及其制造方法。

实施方式的半导体装置的制造方法包括如下步骤：形成多个部件与包含与所述多个部件不同的材料的多个中间体交替地积层而成的积层体；对至少2层的所述多个部件的端部沿所述积层方向依次进行加工，而形成所述多个部件与所述多个中间体积层而成的阶梯状的阶差；形成与所述阶差相接的多个侧壁膜；及将所述多个部件的端部形成为阶梯状。将所述多个部件的端部形成为阶梯状包括使所述多个部件中与所述多个侧壁膜相隔而从所述积层体露出的部分后退的步骤。

附图说明

图1是表示第1实施方式的半导体装置的布局的示意俯视图。

图2是第1实施方式的存储单元阵列的示意立体图。

图3是第1实施方式的半导体装置的示意剖视图。

图4a是第1实施方式的半导体装置的示意俯视图。

图4b是图3中的虚线框4的放大示意剖视图。

图5a及5b、图6a及6b、图7a及7b、图8a及8b、图9a及9b、图10a及10b、图11、图12是表示第1实施方式的半导体装置的制造方法的示意剖视图。

图13a、13b、13c是表示第1实施方式的半导体装置的其他制造方法的示意剖视图。

图14是图3中的虚线框14的放大示意剖视图。

图15是第2实施方式的半导体装置的示意剖视图。

图16是图15中的虚线框16的放大示意剖视图。

图17a及17b、图18a及18b、图19a及19b、图20a及20b是表示第2实施方式的半导体装置的制造方法的示意剖视图。

图21是第3实施方式的半导体装置的示意剖视图。

图22是图21中的虚线框22的放大示意剖视图。

图23a及23b、图24是表示第3实施方式的半导体装置的制造方法的示意剖视图。

图25是第4实施方式的半导体装置的示意剖视图。

图26是图25中的虚线框26的放大示意剖视图。

图27a是比较例的半导体装置的示意俯视图。

图27b是沿着图27a中的27b-27b线的示意剖视图。

图28a是第4实施方式的半导体装置的示意俯视图。

图28b是沿着图28a中的28b-28b线的示意剖视图。

图29是第4实施方式的阶梯构造部及比较例的阶梯构造部的局部放大示意剖视图。

图30a是其他比较例的半导体装置的示意俯视图。

图30b是沿着图30a中的30b-30b线的示意剖视图。

图31a是第4实施方式的半导体装置的示意俯视图。

图31b是沿着图31a中的31b-31b线的示意剖视图。

图32a及32b、图33a及33b是表示第4实施方式的半导体装置的制造方法的示意剖视图。

具体实施方式

以下，参照附图，对实施方式进行说明。另外，在各附图中，对相同的要素标注相同的符号。实施方式的半导体装置是包含存储单元阵列的半导体存储装置。

(第1实施方式：半导体装置)

图1是表示第1实施方式的半导体装置的平面布局的示意俯视图。图2是第1实施方式的半导体装置的存储单元阵列1的示意立体图。

在图1及图2中，将相对于衬底10的主面平行的方向且相互正交的2个方向设为x方向(第1方向)及y方向(第2方向)，将相对于所述x方向及y方向的两个方向正交的方向设为z方向(积层体100的积层方向)。

如图1及图2所示，第1实施方式的半导体装置包含存储单元阵列1与阶梯构造部2。存储单元阵列1及阶梯构造部2例如设置在衬底10的主面上。阶梯构造部2设置在存储单元阵列1的外侧。衬底10例如为半导体衬底。半导体衬底例如包含硅。衬底10的导电型例如为p型。

存储单元阵列1包含积层体100、多个柱状部cl、及多个狭缝st。积层体100设置在衬底10的主面上。积层体100包含介隔绝缘体40积层的多个电极层(sgd、wl、sgs)。积层体100从存储单元阵列1至阶梯构造部2一体地设置。

电极层(sgd、wl、sgs)介隔绝缘体40相隔地积层。电极层(sgd、wl、sgs)包含导电物。导电物例如包含钨。绝缘体40可为氧化硅膜等绝缘物，也可包含气隙。电极层(sgd、wl、sgs)的积层数为任意。

电极层sgs为源极侧选择栅极。电极层sgd为漏极侧选择栅极。电极层wl为字线。源极侧选择栅极sgs介隔绝缘体40设置在衬底10的主面上。在源极侧选择栅极sgs上，介隔绝缘体40设置着多个字线wl。在最上层的字线wl上，介隔绝缘体40设置着漏极侧选择栅极sgd。

漏极侧选择晶体管std将漏极侧选择栅极sgd中的至少1个设为栅极电极。源极侧选择晶体管sts将源极侧选择栅极sgs中的至少1个设为栅极电极。在漏极侧选择晶体管std与源极侧选择晶体管sts之间串联连接着多个存储单元mc。存储单元mc将字线wl的1个设为栅极电极。

狭缝st设置在积层体100内。狭缝st是在积层体100的内部沿着积层体100的积层方向(z方向)及衬底10的主面方向(x方向)延伸。虽然未在图1及图2中图示，但狭缝st从存储单元阵列1延伸至阶梯构造部2。狭缝st将积层体100在y方向分离为多个。由狭缝st分离的各区域称为“区块”。

在狭缝st内设置着源极线sl。源极线sl包含导电物。导电物包含例如钨及钛中的至少任一个。源极线sl也可包含例如钛及氮化钛膜的积层体。源极线sl与衬底10电连接。

在源极线sl的上方配置着上层配线80。上层配线80沿y方向延伸。上层配线80与沿着y方向排列的多个源极线sl电连接。上层配线80与未图示的周边电路电连接。

柱状部cl设置在由狭缝st分离的积层体100内。柱状部cl沿积层体100的积层方向(z方向)延伸。柱状部cl形成为例如圆柱状或椭圆柱状。柱状部cl在存储单元阵列1内配置成例如千鸟格子状或正方格子状。漏极侧选择晶体管std、源极侧选择晶体管sts及存储单元mc配置在柱状部cl。

在柱状部cl的上方设置着多个位线bl。多个位线bl沿y方向延伸。柱状部cl的上端部经由接触部cb而与位线bl的1个电连接。1个位线bl与从各区块逐个选择的柱状部cl电连接。柱状部cl的下端部经由衬底10而与源极线sl电连接。

图3是沿着图1中的3-3线的示意剖视图。在图3中，省略相较积层体100更靠上方的构造。

如图3所示，柱状部cl包含存储器膜30、半导体主体20、及核心层50。存储器膜30、半导体主体20、及核心层50沿着积层体100的积层方向(z方向)延伸。存储器膜30与积层体100相接地设置。存储器膜30的形状例如为筒状。在存储器膜30上设置着半导体主体20。半导体主体20例如包含硅。硅例如为使非晶硅结晶化而成的多晶硅。半导体主体20与衬底10电连接。在半导体主体20上设置着核心层50。核心层50为绝缘性。核心层50例如包含硅氧化物。核心层50的形状例如为柱状。柱状部cl内的详细情况将在下文进行叙述。

电极层(sgd、wl、sgs)的端部配置在阶梯构造部2。在阶梯构造部2，电极层(sgd、wl、sgs)的端部一边呈阶梯状错开一边积层。由此，对各电极层(sgd、wl、sgs)电连接配线。包含电极层(sgd、wl、sgs)的端部且电连接配线的部分称为“阶面111”。也就是说，阶面111是用于在各电极层(sgd、wl、sgs)获得与上层配线的接触的区域。

在各阶面111上，介隔绝缘体40一体地设置着绝缘层81。绝缘层81包含例如硅氧化物。在绝缘层81内设置着沿z方向延伸的多个接触部cc。各接触部cc与多个电极层(sgd、wl、sgs)中的1层电极层(sgd、wl、sgs)电连接，而与其他电极层(sgd、wl、sgs)相隔。在多个阶面111中的一部分阶面111上，介隔绝缘体40设置着侧壁膜51。

图4a是图3中的阶梯构造部2的示意俯视图。在图4a中，仅表示阶面111、接触部cc及侧壁膜51。另外，图中的虚线表示各阶面111的边界。

如图4a的俯视图所示，多个侧壁膜51隔着相邻的2个阶面111而配置。例如，在第1阶面111-1与第4阶面111-4的侧壁膜51之间配置着不存在侧壁膜51的2个第2阶面111-2与第3阶面111-3。侧壁膜51例如包含非晶硅或硅氮化物。侧壁膜51也可包含例如与绝缘体40不同组成的硅氧化物。例如，在侧壁膜51具有绝缘性的情况下，侧壁膜51也可与接触部cc相接。

图4b是图3中的虚线框4的放大示意剖视图。

如图4b所示，积层体100包含第1构造体～第4构造体110-1～110-4。各构造体110-1～110-4分别包含各1层的第1电极层～第4电极层wl-1～wl-4、及设置在所述第1电极层～第4电极层wl-1～wl-4之上的第1绝缘体～第4绝缘体40-1～40-4。第2构造体110-2是将第1阶面111-1除外而设置在第1构造体110-1上。第3构造体110-3是将第2阶面111-2除外而设置在第2构造体110-2上。第4构造体110-4是将第3阶面111-3除外而设置在第3构造体110-3上。

在第1阶面111-1上介隔第1绝缘体40-1设置着侧壁膜51。侧壁膜51与第1绝缘体40-1的上表面及第2电极层wl-2的侧面相接。侧壁膜51也可与例如第2绝缘体40-2的侧面相接。

在第4阶面111-4上介隔第4绝缘体40-4设置着侧壁膜51。侧壁膜51与第4绝缘体40-4的上表面及积层在该第4绝缘体40-4之上的电极层wl的侧面相接。第4阶面111-4上的侧壁膜51与第1阶面111-1上的侧壁膜51、第1构造体110-1及第2构造体110-2相隔。

在第2阶面111-2上及第3阶面111-3上未设置侧壁膜51，而第2绝缘体40-2的上表面及第3绝缘体40-3的上表面与侧壁膜51相隔。另外，第3构造体110-3的侧面与侧壁膜51相隔。

在第1实施方式中，侧壁膜51隔着相邻的2个阶面111而设置在阶面111上。该侧壁膜51是在对下述置换部件呈阶梯状进行加工的步骤中用作置换部件的蚀刻保护膜。因此，可选择性地使未由侧壁膜51覆盖的置换部件后退。由此，与例如对置换部件逐层地进行加工而形成阶梯构造的方法相比，可减少步骤数。该步骤的详细情况将在下文进行叙述。

另外，在第1实施方式中，侧壁膜51隔着相邻的2个阶面111而配置，但隔着的阶面111的数量只要为1个以上则为任意，在以下的实施方式中也一样。

(第1实施方式：制造方法)

接下来，对第1实施方式的半导体装置的制造方法的一例进行说明。

图5a～图12是表示第1实施方式的半导体装置的制造方法的示意剖视图。

＜积层体100的形成＞

如图5a所示，在衬底10上形成积层体100。积层体100为交替地积层有置换部件41与绝缘体40(中间体)的状态。置换部件41是之后置换为电极层(sgd、wl、sgs)的部件。置换部件41的材料从可与绝缘体40获得蚀刻选择比的材料中选择。例如，当选择硅氧化物作为绝缘体40时，对于置换部件41，选择硅氮化物。

＜呈阶梯状形成阶差211(阶差形成步骤)＞

接着，如图5b所示，使积层体100的一部分后退。图的箭头表示积层体100的后退部分。由此，形成阶差211。作为使积层体100后退的方法，例如，使用将形成在积层体100上的光刻胶71作为掩模的rie法(reactiveionetching，反应离子蚀刻)等各向异性蚀刻。在第1实施方式中，将3层置换部件41及绝缘体40的一部分(端部)去除而形成阶差211。3层置换部件41及绝缘体40的侧面从阶差211露出。

接着，如图6a所示，将光刻胶71细化后，对积层体100进一步进行蚀刻。图的虚线表示细化前的光刻胶71的表面。由此，形成2个阶差211。

接着，如图6b所示，呈阶梯状形成多个阶差211。多个阶差211是通过交替地反复进行所述光刻胶71的细化与积层体100的蚀刻而形成为阶梯状。此处，将该步骤称为“阶差形成步骤”。此时，在第1实施方式中，各阶差211分别包含不同的层中的3层置换部件41及绝缘体40。3层置换部件41及绝缘体40的侧面从各阶差211露出。

在阶差形成步骤中，例如，当对积层体100进行蚀刻时，有时将1层置换部件41及绝缘体40的一部分去除。在该情况下，必须进行与置换部件41的积层数相同的次数的蚀刻，而使步骤数变多。另外，如果阶梯形成步骤的次数变多，则有如下情况，即，光刻胶71因细化而变得过薄，而无法作为蚀刻的掩模发挥功能。在该情况下，必须再次形成光刻胶71，从而使步骤数增加。

鉴于该方面，根据第1实施方式，在阶差形成步骤中，同时对3层置换部件41及绝缘体40进行去除。因此，与逐层地后退的情况相比，可削减积层体100的蚀刻次数及再次形成光刻胶71的次数。由此，可削减步骤数。

此处，将1个阶差211中包含的置换部件41从上层起依次设为第1置换部件41t、第2置换部件41m及第3置换部件41b，将形成在第1置换部件41t上的绝缘体40设为第1绝缘体40t。

＜侧壁膜51的形成＞

接着，如图7a所示，形成与各阶差211相接的多个侧壁膜51。多个侧壁膜51彼此相隔。关于多个侧壁膜51，例如，将侧壁膜51共形地形成在积层体100上。此时，第1置换部件41t的侧面及第1绝缘体40t的侧面与侧壁膜51相接。然后，将与阶差211相隔的部分的侧壁膜51去除。由此，形成彼此相隔的多个侧壁膜51。此时，第1置换部件41t的侧面及第1绝缘体40t的侧面与侧壁膜51相隔，而从阶差211露出。与此相对，第2置换部件41m及第3置换部件41b的侧面与侧壁膜51相接，而未从阶差211露出。

侧壁膜51例如利用cvd法(chemicalvapordeposition，化学气相沉积)共形地形成在积层体100上。然后，将与第1置换部件41t的侧面及阶差211相隔的部分的侧壁膜51去除。由此，形成彼此相隔的多个侧壁膜51。

侧壁膜51的材料从可与置换部件41获得蚀刻选择比的材料中选择。例如，当选择氮化硅膜作为置换部件41时，对于侧壁膜51，选择非晶硅。另外，也可选择例如与绝缘体40相同的材料(例如硅氧化物)作为侧壁膜51。在该情况下，对于侧壁膜51，选择与绝缘体40不同组成的材料，例如，选择蚀刻速率比绝缘体40大的材料。此外，也可选择例如与置换部件41相同的硅氮化物作为侧壁膜51，该情况下的制造方法将在下文进行叙述。

＜对置换部件41及绝缘体40呈阶梯状进行加工＞

接着，如图7b所示，使与侧壁膜51相隔而从阶差211露出的置换部件41的侧面后退。图的箭头表示置换部件41的后退部分。由此，在第1置换部件41t的后退部分形成空间42。作为使置换部件41后退的方法，例如利用使用磷酸溶液的湿式蚀刻等各向同性蚀刻。此时，第2置换部件41m的侧面及第3置换部件41b的侧面由于与侧壁膜51相接，所以不后退。也就是说，仅可同时使多个置换部件41中从各阶差211露出的置换部件41后退。

接着，如图8a所示，使侧壁膜51后退。图的虚线部表示使侧壁膜51后退之前的表面的位置。作为使侧壁膜51后退的方法，例如，使用rie法等各向异性蚀刻或各向同性蚀刻。此时，将侧壁膜51的与第2置换部件41m相接的部分去除，而使第2置换部件41m的侧面从阶差211露出。与此相对，第3置换部件41b的侧面仍然与侧壁膜51相接，而不从阶差211露出。

接着，如图8b所示，使与侧壁膜51相隔而从阶差211露出的置换部件41的侧面后退。此时，通过使第1置换部件41t进一步后退，而使空间42扩展。另外，在第2置换部件41m的后退部分形成空间43。与此相对，第3置换部件41b的侧面由于与侧壁膜51相接，所以不后退。

接着，如图9a所示，将形成在空间43、44上且与置换部件41相隔的绝缘体40去除。图的虚线部表示绝缘体40的去除前的表面的位置。由此，各置换部件41的端部及各绝缘体40的端部被加工成阶梯状，而在各置换部件41的端部的上表面形成阶面121。

如果经过如所述般的步骤，则与对置换部件41逐层地进行加工而形成阶梯构造的方法相比，可减少步骤数。此时，多个侧壁膜51隔着相邻的2个阶面121而保留。

另外，在例如相对于各阶差211而形成有4层以上的置换部件41及绝缘体40的情况下，通过交替地多次实施图7b及图8b所示的使置换部件41后退的步骤与图8a所示的使侧壁膜51后退的步骤，可针对所有阶差211将各置换部件41的端部加工成阶梯状。另外，通过在阶差形成步骤中各阶差211包含至少2层的置换部件41及绝缘体40，可削减步骤数。另外，在例如除x方向以外也在y方向呈阶梯状形成有阶差211的情况下，也可与所述步骤同样地削减步骤数。

＜绝缘层81的形成＞

接着，如图9b所示，介隔绝缘体40在各阶面121上一体地形成绝缘层81。使用例如硅氧化物作为绝缘层81。然后，使绝缘层81的上表面后退直至与积层体100的上表面大致一致为止。由此，阶面121上产生的凹部由绝缘层81埋入。

＜柱状部cl的形成＞

接着，如图10a所示，在积层体100内形成多个柱状部cl。柱状部cl形成在孔mh内。孔mh利用例如rie法而形成，贯通积层体100内并到达至衬底10。孔mh与阶面121相隔。柱状部cl经过存储器膜30的形成步骤、半导体主体20的形成步骤、及核心层50的形成步骤而形成在孔mh内。柱状部cl与多个阶面121相隔。半导体主体20与衬底10相接。

＜电极层(sgd、wl、sgs)的形成(替换步骤)＞

接着，如图10b所示，在积层体100内形成多个狭缝st。狭缝st沿z方向及x方向延伸。狭缝st贯通积层体100并到达至衬底10。

接着，如图11所示，经由狭缝st将置换部件41从积层体100去除。由此，在将置换部件41去除后的部分形成空间41s。

接着，如图12所示，在将置换部件41去除后的部分形成图14所示的区块绝缘膜35(图12中省略)及电极层(sgs、wl、sgd)。电极层(sgd、wl、sgs)例如包含钨。电极层(sgd、wl、sgs)包围柱状部cl的周围。另外，将图11及图12所示的一连串步骤称为“替换步骤”。

＜源极线sl及接触部cc的形成＞

接着，如图2所示，在狭缝st内形成源极线sl。在源极线sl与积层体100之间形成未图示的绝缘膜，源极线sl与积层体100相隔。

接着，如图3所示，在绝缘层81内形成沿z方向延伸的多个接触部cc。各接触部cc介隔绝缘体40与作为接触区域的阶面111相接。各接触部cc与1层电极层(sgs、wl、sgd)连接，且与其他电极层(sgs、wl、sgd)相隔。由此，形成阶梯构造部2。

然后，在积层体100上形成图2所示的上层配线80、位线bl等，而形成第1实施方式的半导体装置。

(第1实施方式：其他制造方法)

接下来，参照图13a～图13c，对第1实施方式的其他制造方法进行说明。其他制造方法是选择与置换部件41相同的材料作为侧壁膜51时的制造方法的一例。在其他制造方法中，可同时实施图7a～图8a所示的使置换部件41后退的步骤与使侧壁膜51后退的步骤。因此，可削减步骤数。

图13a及图13b是表示本实施方式的半导体装置的其他制造方法的示意剖视图。

＜积层体100的形成～侧壁膜51的形成＞

图5a～图7a所示的从积层体100的形成到侧壁膜51的形成的步骤与所述制造方法相同。在本制造方法中，侧壁膜51及置换部件41包含组成比互不相同的硅氮化物，置换部件41的蚀刻速率比侧壁膜51的蚀刻速率大。置换部件41及侧壁膜51的蚀刻速率可通过例如变更硅的组成比而任意地设定。另外，在所述硅氮化物以外的材料中，只要为可获得与绝缘体40的蚀刻选择比的材料，则也为任意。

＜对置换部件41及绝缘体40呈阶梯状进行加工＞

接着，如图13a所示，与从阶差211露出的第1置换部件41t的侧面的后退同时地，使侧壁膜51后退。图的箭头表示置换部件41及侧壁膜51的后退部分。作为使置换部件41及侧壁膜51后退的方法，例如利用使用磷酸溶液的湿式蚀刻等各向同性蚀刻。

然后，如图13b所示，伴随侧壁膜51的后退，将侧壁膜51的与第2置换部件41m相接的部分去除，而使第2置换部件41m从阶差211露出。因此，通过继续进行蚀刻，可除第1置换部件41t及侧壁膜51以外也同时使第2置换部件41m的侧面后退。由此，在使第1置换部件41t及第2置换部件41m后退后的部分形成空间42、43。此时，第2置换部件41m的蚀刻开始的时间可根据侧壁膜51的蚀刻速率、膜厚等进行调整。因此，蚀刻时的第1置换部件41t的后退量、及第2置换部件41m的后退量可任意地进行调整。

接着，实施图9a所示的步骤，而各置换部件41的端部及各绝缘体40的端部被加工成阶梯状，在各置换部件41的端部的上表面形成阶面121。

＜绝缘层81的形成～接触部cc的形成＞

然后，实施图9b之后所示的步骤，而形成本实施方式的半导体装置。

另外，所述制造方法也可在选择金属部件而代替置换部件41的情况下实施。在该情况下，例如，选择硅氮化物作为绝缘体40，选择氧化硅膜作为侧壁膜51。在例如使用钨作为金属部件的情况下，利用使用硫酸过氧化氢混合物的湿式蚀刻。通过选择金属部件而代替置换部件41，可不进行替换步骤而形成半导体装置。由此，可削减步骤数。另外，在下述实施方式中，也可选择金属部件而代替置换部件41，在该情况下，也可不进行替换步骤而形成半导体装置。

(第1实施方式：侧壁膜51)

图13c是表示形成有侧壁膜51时的形状的示意剖视图。

如图13c所示，侧壁膜51的最上部51t形成在第1置换部件41t的上表面与第2置换部件41m的上表面之间的高度。如果在此之间形成最上部51t，则可在同一时间开始侧壁膜51与第1置换部件41t的蚀刻，从而可减少第1置换部件41t的后退量的偏差。

侧壁膜51是在与第2置换部件41m的上表面为同一平面上在x方向具有厚度d1。另外，侧壁膜51是在与第3置换部件41b的上表面为同一平面上在x方向具有厚度d2。此时，各厚度d1、d2及z方向上的绝缘体40的厚度d3的关系满足式(1)～(3)。

d1＞1+α(1)

d2＞2+2α(2)

α＝d3×(侧壁膜的蚀刻速率)/(置换部件的蚀刻速率)(3)

通过满足式(1)～(3)，能使置换部件41从上层起依次后退。在例如不满足式(1)～(3)的情况下，有如下可能性，即，在置换部件41从上层起依次从阶差211露出之前，侧壁膜51的x方向的膜厚变薄而无法作为保护膜发挥功能。因此，无法使置换部件41从上层起依次后退，而无法将置换部件41的端部加工成阶梯状。相对于此，在第1实施方式中，满足式(1)～(3)。因此，可利用侧壁膜51的后退量而控制置换部件41的侧面从阶差211露出的时间。由此，与对置换部件41逐层地进行加工而形成阶梯构造的方法相比，能以较少的步骤数将置换部件41加工成阶梯状。

(第1实施方式：柱状部cl)

接下来，参照图14，对第1实施方式的柱状部cl的一例进行说明。

图14是图3中的虚线框14的放大示意剖视图。

如图14所示，存储器膜30包含隧道绝缘膜31及电荷存储膜32。电荷存储膜32与积层体100相接地设置。电荷存储膜32例如包含硅氮化物。电荷存储膜32除硅氮化物以外，也可包含铪氧化物。电荷存储膜32包含将电荷捕获到膜中的捕获点。存储单元mc的临界值根据由捕获点捕获的电荷的有无、及捕获到的电荷量而变化。由此，存储单元mc保持信息。

隧道绝缘膜31设置在电荷存储膜32与半导体主体20之间。隧道绝缘膜31例如包含硅氧化物或硅氧化物与硅氮化物。隧道绝缘膜31是电荷存储膜32与半导体主体20之间的电位障壁。隧道绝缘膜31是在从半导体主体20向电荷存储膜32注入电荷时(写入动作)、及使电荷从电荷存储膜32向半导体主体20释放时(删除动作)，电荷穿隧。

虽然未在图14中图示，但存储器膜30也可包含例如覆盖绝缘膜。覆盖绝缘膜设置在电荷存储膜32与积层体100之间。覆盖绝缘膜例如包含硅氧化物。例如，在图11所示的去除置换部件41的步骤中，覆盖绝缘膜保护电荷存储膜32使之免受蚀刻。

在积层体100内设置着区块绝缘膜35。区块绝缘膜35设置在绝缘体40与电极层(sgd、wl、sgs：图14中仅记载wl)之间、及电极层(sgd、wl、sgs)与存储器膜30之间。区块绝缘膜35在绝缘体40与电极层(sgd、wl、sgs)之间沿着积层体100的平面方向(xy平面)。区块绝缘膜35在电极层(sgd、wl、sgs)与存储器膜30之间沿着积层方向(z方向)。区块绝缘膜35包含第1区块绝缘层33与第2区块绝缘层34。

第1区块绝缘层33在区块绝缘膜35内设置在存储器膜30侧。第1区块绝缘层33从区块绝缘膜35的下端部朝向区块绝缘膜35的上端部连续地设置。第2区块绝缘层34在区块绝缘膜35内设置在电极层(sgd、wl、sgs)侧。第2区块绝缘层34沿着第1区块绝缘层33连续地设置。第1区块绝缘层33包含与第2区块绝缘层34不同的材料。例如，第1区块绝缘层33是以硅氧化物为主要成分的绝缘物。第1区块绝缘层33例如为sio2。另一方面，第2区块绝缘层34是以金属氧化物为主要成分的绝缘物。金属例如为铝。第2区块绝缘层34例如为al2o3。第1区块绝缘层33具有第1相对介电常数。第2区块绝缘层34具有比第1相对介电常数高的第2相对介电常数。

虽然未在图14中图示，但也可在区块绝缘膜35与电极层(sgd、wl、sgs)之间设置阻隔膜。阻隔膜例如包含钛氮化物。阻隔膜也可包含例如钛及钛氮化物。另外，区块绝缘膜35也可设置在电荷存储膜32与积层体100之间，且沿积层方向(z方向)延伸。

以上，根据本实施方式，可削减形成阶梯构造部的步骤数。

(第2实施方式：半导体装置)

图15是第2实施方式的半导体装置的示意剖视图。图15所示的剖视图与图3所示的剖视图对应。图16是图15中的虚线框16的放大示意剖视图。

如图15及图16所示，第2实施方式的半导体装置与第1实施方式的半导体装置的不同之处在于，侧壁膜52包含第1膜52a与第2膜52b。

如图16所示，在第1阶面111-1上，介隔第1绝缘体40-1设置着第1膜52a及第2膜52b。第1膜52a与第1绝缘体40-1的上表面及第2电极层wl-2的侧面相接。第2膜52b与第1绝缘体40-1的上表面及第1膜52a的侧面相接，且与第2电极层wl-2相隔。

在第4阶面111-4上，介隔第4绝缘体40-4设置着第1膜52a及第2膜52b。第1膜52a与第4绝缘体40-4的上表面及其上的电极层wl的侧面相接。第2膜52b与第4绝缘体40-4的上表面及第1膜52a的侧面相接，且与其上的电极层wl相隔。

沿着z方向，第2膜52b的厚度比第1膜52a的厚度厚。第1膜52a及第2膜52b包含绝缘物。在例如第2膜52b包含含碳物(例如硬质碳膜)的情况下，第1膜52a包含非晶硅、硅氮化物及硅氧化物中的至少任一个。在例如第2膜52b包含非晶硅的情况下，第1膜52a包含硅氮化物及硅氧化物中的至少任一个。在例如第2膜52b包含硅氧化物的情况下，第1膜52a包含硅氮化物及与第2膜53b不同组成的硅氧化物中的至少任一个。在例如第2膜52b包含硅氮化物的情况下，第1膜52a包含与第2膜52b不同组成的硅氮化物。在例如第2膜52b包含金属及金属氧化物中的至少任一个的情况下，第1膜52a包含硅氧化物及硅氮化物中的至少任一个。

在第2实施方式中，包含第1膜52a与第2膜52b的侧壁膜52也隔着相邻的2个阶面111而设置在阶面111上。因此，可在对置换部件41呈阶梯状进行加工的步骤中选择性地使未由侧壁膜52覆盖的置换部件41后退。由此，与例如对置换部件41逐层地进行加工而形成阶梯构造的方法相比，可减少步骤数。

(第2实施方式：制造方法)

接下来，对第2实施方式的半导体装置的制造方法进行说明。

图17a～图19b是表示第1实施方式的半导体装置的制造方法的示意剖视图。

＜积层体100的形成～侧壁膜52的形成＞

例如，按照参照图5a～图6b所说明的制造方法，获得图17a所示的积层体100的构造。在图17a中表示形成阶梯状的阶差211后在积层体100上共形地形成有第1膜52a的状态。

接着，如图17b所示，将与阶差211相隔的部分的第1膜52a去除。由此，形成彼此相隔的多个第1膜52a。

接着，如图18a所示，在积层体100上共形地形成第2膜52b。此时，第1膜52a的侧面及上表面与第2膜52b相接。

接着，如图18b所示，将与第1膜52a相隔的部分的第2膜52b去除。由此，形成彼此相隔的多个第2膜52b。

第1膜52a的材料可从能与置换部件41及绝缘体40获得蚀刻选择比的材料中选择。另外，第2膜52b的材料可从能与置换部件41、绝缘体40及第1膜52a获得蚀刻选择比的材料中选择，例如，第2膜52b的蚀刻速率比第1膜52a的蚀刻速率小。

例如，当选择含碳物作为第2膜52b时，选择非晶硅、硅氮化物及硅氧化物中的任一个作为第1膜52a。例如，当选择非晶硅作为第2膜52b时，选择硅氧化物及氮化硅膜中的任一个作为第1膜52a。例如，当选择氧化硅膜作为第2膜52b时，选择硅氮化物、及与第2膜52b不同组成的氧化硅膜中的任一个作为第1膜52a。例如，当选择氮化硅膜作为第2膜52b时，选择与第2膜52b不同组成的氮化硅膜作为第1膜52a。例如，当选择金属作为第2膜52b时，选择氧化硅膜及氮化硅膜中的任一个作为第1膜52a。另外，在第1膜52a及第2膜52b的材料与置换部件41或绝缘体40相同的情况下，使用组成互不相同的材料，因此，可获得蚀刻选择比。

另外，也可在形成图17b所示的多个第1膜52a之后对第1膜52a的侧面实施氧化处理。在该情况下，将第1膜52a的经实施氧化处理的部分设为第2膜52b。另外，在例如选择蚀刻速率比第1膜52a低的材料作为第2膜52b的情况下，当对下述第1膜52a进行蚀刻时，对第2膜52b进行去除并以第1膜52a的侧面不露出的程度的膜厚形成第2膜52b即可。

＜对置换部件41呈阶梯状进行加工＞

接着，如图19a所示，使第1膜52a后退。图的虚线部表示第1膜52a的后退之前的上表面的位置。由此，第1置换部件41t的侧面及第1绝缘体40t的侧面与第1膜52a相隔而从阶差211露出。作为使第1膜52a后退的方法，例如使用rie等各向异性蚀刻或湿式蚀刻等各向同性蚀刻。此时，第1膜52a的侧面由于与第2膜52b相接，所以不后退。

然后，使从阶差211露出的置换部件41的侧面后退。图的箭头表示置换部件41的后退部分。由此，在第1置换部件41t的后退部分形成空间42。

接着，如图19b所示，使第1膜52a后退，然后，使从阶差211露出的置换部件41的侧面后退。此时，通过使第1置换部件41t进一步后退，而使空间42扩展。另外，在第2置换部件41m的后退部分形成空间43。也就是说，可与所述第1实施方式同样地，仅同时使多个置换部件41中从各阶差211露出的置换部件41后退。因此，可在对置换部件41呈阶梯状进行加工的步骤中减少步骤数。

另外，在选择与置换部件41相同的材料(例如硅氮化物)作为第1膜52a的情况下，也可与所述第1实施方式同样地同时进行置换部件41的后退与第1膜52a的后退。关于详细情况，请参照例如图13a及图13b。

另外，例如，形成侧壁膜52时，也可如图20a及图20b所示那样，依次形成第1膜52a及第2膜52b后，同时对第1膜52a及第2膜52b进行去除。由此，第1膜52a形成在第2膜52b的侧面及下方。在该情况下，作为图19a所示的对第1膜52a进行蚀刻的方法，使用rie等各向异性蚀刻。因此，形成在第2膜52b下的第1膜52a未被蚀刻，而不会对置换部件41的蚀刻造成影响。

然后，在选择非晶硅、金属等具有导电性的材料作为第1膜52a及第2膜52b的情况下，对第2膜52b实施氧化处理。作为对第1膜52a及第2膜52b实施氧化处理的方法，例如使用自由基氧化法、臭氧氧化法、issg(in-situsteamgeneration，原位蒸汽生成)氧化法、热氧化处理法等。另外，对第1膜52a及第2膜52b实施氧化处理的时间为任意，也可与其他步骤的氧化处理同时进行。此外，第1膜52a及第2膜52b例如也可实施氮化处理代替氧化处理，也可去除。

＜对绝缘体40呈阶梯状进行加工～接触部cc的形成＞

然后，通过例如与所述第1实施方式相同的步骤形成第2实施方式的半导体装置。关于详细情况，请参照例如图9a～图12。

(第3实施方式：半导体装置)

图21是第3实施方式的半导体装置的示意剖视图。图21所示的剖视图与图3所示的剖视图对应。图22是图21中的虚线框22的放大示意剖视图。

如图21及图22所示，第3实施方式的半导体装置在侧壁膜52包含第1膜52a与第2膜52b的方面与第2实施方式的半导体装置共通。第3实施方式的半导体装置与第2实施方式的半导体装置的不同之处在于，未在阶面111上设置绝缘体40。也就是说，接触部cc未与绝缘体40相接而直接连接于作为电极层(sgd、wl、sgs)的接触区域的阶面111。

在第3实施方式中，各构造体110-1～110-4的各电极层wl-1～wl-4设置在各绝缘体40-1～40-4上。因此，侧壁膜52与阶面111相接。

在第3实施方式中，包含第1膜52a与第2膜52b的侧壁膜52也隔着相邻的2个阶面111而设置在阶面111上。因此，可在对绝缘体40呈阶梯状进行加工的步骤中同时对与侧壁膜52相隔的一部分绝缘体40进行加工。由此，与例如对绝缘体40逐层地进行加工而形成阶梯构造的方法相比，可减少步骤数。

(第3实施方式：制造方法)

接下来，对第3实施方式的半导体装置的制造方法进行说明。

图23a～图24是表示第3实施方式的半导体装置的制造方法的示意剖视图。

如图23a～图24所示，第3实施方式的半导体装置的制造方法与第2实施方式的半导体装置的制造方法的不同之处在于：形成电极层(sgd、wl、sgs)与绝缘体40交替地积层而成的积层体100；及对从阶差211露出的绝缘体40进行去除之后，同时对电极层(sgd、wl、sgs)的与绝缘体40相隔的部分进行去除。

＜积层体100的形成、阶差形成步骤＞

例如，按照参照图5a～图6b所说明的制造方法，获得图23a所示的构造。在第3实施方式中，积层体100为交替地积层有电极层(sgd、wl、sgs)与绝缘体40的状态。电极层(sgd、wl、sgs)的材料是具有导电性且可与绝缘体40获得蚀刻选择比的材料。例如，当选择氧化硅膜作为绝缘体40时，选择钨等金属部件作为电极层(sgd、wl、sgs)的材料。另外，在第3实施方式中，形成在阶差211的最上层的电极层(sgd、wl、sgs)的上表面从积层体100露出。此处，将从1个阶差211露出的绝缘体40从上方起依次设为第1绝缘体40t、第2绝缘体40m及第3绝缘体40b。

＜侧壁膜52的形成、阶梯状的绝缘体40的形成＞

接着，例如，按照参照图17a～图18b所说明的制造方法，获得图23b所示的第1膜52a及第2膜52b。第1膜52a及第2膜52b的材料的选定条件与第2实施方式相同。

然后，使第1膜52a后退。由此，第1绝缘体40t的侧面及第1电极层wlt的侧面与第1膜52a相隔而从阶差211露出。然后，使从阶差211露出的绝缘体40的侧面后退。由此，在第1绝缘体40t的后退部分形成空间42。

接着，如图24所示，使第1膜52a后退，并使从阶差211露出的绝缘体40后退。此时，通过使第1绝缘体40t进一步后退，而使空间42扩展。另外，在第2绝缘体40m的后退部分形成空间43。也就是说，可与所述第1实施方式及第2实施方式同样地仅同时使多个绝缘体40中从各阶差211露出的绝缘体40后退。因此，可在对绝缘体40呈阶梯状进行加工的步骤中减少步骤数。由此，在积层体100的积层数增加的情况下，也能抑制形成阶梯部的步骤数增加。

另外，在选择绝缘体40的材料(例如氧化硅膜物)作为第1膜52a的情况下，也可与所述第1实施方式同样地同时进行绝缘体40的后退与第1膜52a的后退。关于详细情况，请参照例如图13a及图13b。

＜对电极层(sgd、wl、sgs)呈阶梯状进行加工～接触部cc的形成＞

然后，通过例如与所述第1实施方式及第2实施方式相同的步骤(将替换步骤除外)形成第3实施方式的半导体装置。关于详细情况，请参照例如图9a～图10b。

(第4实施方式：半导体装置)

图25是第4实施方式的半导体装置的示意剖视图。图25所示的剖视图与图3所示的剖视图对应。图26是图25中的虚线框26的放大示意剖视图。

如图25及图26所示，第4实施方式的半导体装置与第1实施方式的半导体装置的不同之处在于：在阶面111上设置着侧壁膜53与绝缘体40中的任一个；及绝缘体40设置成每2层的阶梯状。另外，在第4实施方式中，侧壁膜53也可包含例如与绝缘体40相同组成的硅氧化物。

在第4实施方式中，侧壁膜53与电极层(sgd、wl、sgs)的阶面111相接。也就是说，第1绝缘体40-1将第1阶面111-1除外而设置在第1电极层wl-1上。侧壁膜53与第1阶面111-1及第1绝缘体40-1的侧面相接。第1接触部cc-1经由侧壁膜53内而与第1电极层wl-1相接。

第3绝缘体40-3将第3阶面111-3除外而设置在第3电极层wl-3上。侧壁膜53与第3阶面111-3及第3绝缘体40-3的侧面相接。第3接触部cc-3经由侧壁膜53内而与第3电极层wl-3相接。

第2绝缘体40-2设置在包含第2阶面111-2上的第2电极层wl-2上。第2绝缘体40-2的上表面与侧壁膜53相隔。第2接触部cc-2经由第2绝缘体40-2内而与第2电极层wl-2相接，且与侧壁膜53相隔。

在第4实施方式中，侧壁膜53也隔着1个阶面111而设置在阶面111上。因此，可在对置换部件41呈阶梯状进行加工的步骤中同时对与侧壁膜53相隔的一部分置换部件41进行加工。由此，与例如对置换部件41逐层地进行加工而形成阶梯构造的步骤相比，可减少步骤数。

(第4实施方式：阶面111)

接下来，对第4实施方式的半导体装置中的阶面111的宽度的例子进行说明。

图27a是比较例的半导体装置的阶梯构造部302的示意俯视图。图27b是沿着图27a中的27b-27b线的示意剖视图。图28a是第4实施方式的半导体装置的阶梯构造部2的示意俯视图。图28b是沿着图28a中的28b-28b线的示意剖视图。

如图27a及图27b所示，形成为阶梯状的各阶面311通常具有根据阶层而不同的宽度(x方向上w1-1、w1-2、w1-3、…w1-n：n表示阶层)。也就是说，在对置换部件41及绝缘体40逐层地进行蚀刻而形成阶面311的情况下，各阶面311的宽度随着从下层趋向上层而变大(w1-1＜w1-2＜w1-3＜…＜w1-n)。

作为形成根据阶层而不同的宽度的阶面311的理由，例如列举阶差形成步骤的加工偏差。阶差形成通常通过将光刻胶用作掩模，一边将该光刻胶细化(缩幅化)一边对基底材料进行加工来进行。将该光刻胶细化时的偏差对阶面311的宽度造成影响。阶差形成步骤的每1阶的偏差每当阶差形成步骤的阶数增加时会累加，因此，为了确保用于吸收偏差的裕度，必须随着从阶差的下方趋向上方而增大阶面311的宽度。其原因在于，在阶梯构造部302形成接触部时，有可能因接触部的位置偏移而产生断线(开路不良)或短路(短路不良)。但是，如果随着从下层趋向上层而增大阶面311的宽度，则阶梯构造部302的x方向的宽度变大，而妨碍器件的缩小化。

相对于此，在第4实施方式中，如图28a及图28b所示，阶面111包含：阶面(111a、111c、111e、…、111n)，具有根据阶层而不同的宽度(x方向上w1-1、w1-3、w1-5、…、w1-n)；及阶面(111b、111d、111f、…、111n－1)，具有大致相同的宽度(w2-2、w2-4、w2-6、…、w2-(n－1))。阶面(111a、111c、111e、…、111n)与阶面(111b、111d、111f、…、111n－1)沿着x方向彼此交替地配置。侧壁膜53设置在阶面(111b、111d、111f、…、111n－1)上。通过该配置，能使阶梯构造部2的宽度小于比较例的阶梯构造部302的宽度。利用图29对阶梯构造部2与阶梯构造部302的宽度差进行说明。

图29是第4实施方式的阶梯构造部2(下侧)及比较例的阶梯构造部302(上侧)的局部放大示意剖视图。在图29中，表示各阶梯构造部2、302的第1～6层的各阶面111、311。

如图29所示，阶梯构造部2的各宽度d1、d3、d5及阶梯构造部302的各宽度d1～d6表示由包含细化的阶差形成步骤所致的各阶面111、311的扩大宽度。该宽度每当阶差形成步骤的次数增加时会累加，随着从下层趋向上层而变大。此处，在第4实施方式中，通过阶差形成步骤中的一次细化对2层置换部件41及绝缘体40进行蚀刻。因此，在第4实施方式中，与比较例的阶梯构造部302相比，阶差形成步骤的次数减少。因此，阶梯构造部2的各宽度d1、d3、d5的合计宽度比阶梯构造部302的各宽度d1～d6的合计宽度短。另外，阶梯构造部2的宽度d2、d4、d6表示由侧壁膜53的形成步骤所致的各阶面111的扩大宽度。该宽度d2、d4、d6无关于阶层而大致相同，例如为宽度d1以下的宽度。

因此，在第4实施方式中，能抑制伴随阶差形成步骤的实施而阶面111的宽度扩大，从而可缩短阶梯构造部2的x方向的宽度。由此，可谋求器件的缩小化。

图30a是其他比较例的半导体装置的阶梯构造部502的示意俯视图。图30b是沿着图30a中的30b-30b线的示意剖视图。图31a是第4实施方式的半导体装置的阶梯构造部2的示意俯视图。图31b是沿着图31a中的31b-31b线的示意剖视图。

如图30a及图30b所示，形成为阶梯状的各阶面511a～511n具有大致相同的宽度(w3-1、w3-2、w3-3、…、w3-n)。各阶面511是在阶差形成步骤中对照形成在最上层的阶面511n的宽度w3-n而形成。这是为了最大限度地确保裕度，以吸收细化时的偏差。但是，由于将各阶面511的宽度形成得较大，所以，阶梯构造部502的x方向的宽度变大，从而妨碍器件的缩小化。

相对于此，在第4实施方式中，如图31a及图31b所示，阶面111将具有大致相同的第1宽度(w3-1、w3-3、w3-5、…、w3-n)的阶面(111a、111c、111e、…、111n)与具有比第1宽度短且大致相同的第2宽度(w2-2、w2-4、w2-6、…、w2-(n－1))的阶面(111b、111d、111f、…、111n－1)沿着x方向彼此交替地配置。通过该配置，能使阶梯构造部2的x方向的宽度小于阶梯构造部502的宽度。因此，在第4实施方式中，能抑制伴随阶差形成步骤的实施而阶面111的宽度扩大，从而可将阶梯构造部2的宽度形成得较短。由此，可谋求器件的缩小化。

(第4实施方式：制造方法)

接下来，对第4实施方式的半导体装置的制造方法进行说明。

图32a～图33b是表示第4实施方式的半导体装置的制造方法的示意剖视图。

＜积层体100的形成～侧壁膜52的形成＞

例如，按照参照图5a～图6b的制造方法，获得图32a所示的构造。在第4实施方式中，阶差211包含2层置换部件41及绝缘体40。2层置换部件41及绝缘体40的侧面从各阶差211露出。另外，各阶差211的形成在最上层的置换部件41的上表面从积层体100露出。此处，将从1个阶差211露出的置换部件41从上方起依次设为第1置换部件41t及第2置换部件41m。

＜侧壁膜53的形成＞

接着，如图32b所示，在积层体100上共形地形成侧壁膜53。选择例如硅氧化物作为侧壁膜53。

接着，如图33a所示，将与阶差211相隔的部分的侧壁膜53去除。由此，形成彼此相隔的多个侧壁膜53。作为对侧壁膜53进行去除的方法，例如使用rie法等各向异性蚀刻。此时，第1置换部件41t的上表面的一部分与侧壁膜53相隔而从积层体100露出。此处，侧壁膜53的去除量的偏差比阶梯形成步骤中的置换部件41的去除量的偏差小。因此，与第1置换部件41t的上表面相接的侧壁膜53的面积无关于阶层而大致相等。

＜对置换部件41呈阶梯状进行加工＞

接着，如图33b所示，将从积层体100露出的第1置换部件41去除。图的虚线部表示第1置换部件41t的去除前的表面的位置。作为将第1置换部件41t去除的方法，例如使用将侧壁膜53作为掩模的rie法等各向异性蚀刻。此时，第2置换部件41m由绝缘体40或侧壁膜53保护而未被去除。由此，各置换部件41的端部被加工成阶梯状，而在各置换部件41的端部的上表面形成阶面121。另外，在将第1置换部件41t去除后的部分，绝缘体40的上表面露出。阶面121交替地配置有与侧壁膜53相接的阶面121t及与绝缘体40相接的阶面121m。

此处，各阶面121与形成半导体装置时的各阶面111对应。在例如各阶面121与图28a及图28b所示的各阶面111对应的情况下，与侧壁膜53相接的阶面121t的宽度无关于阶层而大致相同，与绝缘体40相接的阶面121m的宽度随着从下层向上层配置而变大。另外，在例如各阶面121与图31a及图31b所示的各阶面111对应的情况下，阶面121m的宽度也无关于阶层而大致相同，相对于阶面121t的宽度而言，阶面121m的宽度始终较宽。

＜绝缘层81的形成～接触部cc的形成＞

然后，通过例如与第1实施方式中参照图9b～图12所说明的步骤相同的步骤形成第4实施方式的半导体装置。

根据第4实施方式，可与所述第1实施方式同样地选择性地将多个置换部件41中未由侧壁膜53覆盖的置换部件41去除。因此，可在对置换部件41呈阶梯状进行加工的步骤中减少步骤数。

以上，根据实施方式，能使形成阶梯构造部2时的步骤数减少。由此，在积层体100的积层数增加的情况下，也能抑制形成阶梯构造部2的步骤数增加。

已对本发明的若干实施方式进行了说明，但这些实施方式是作为例子而提出，并不意图限定发明的范围。这些新颖的实施方式能以其他多种方式实施，可以在不脱离发明的主旨的范围内进行各种省略、置换、变更。这些实施方式或其变化包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其均等的范围内。