本发明属于栅极电阻技术领域，涉及一种低压超结器件栅极电阻，尤其是一种降低低压超结器件的栅极电阻的元胞结构，本发明还涉及上述元胞结构的制备方法。
背景技术：
目前传统低压超结器件结构和制作工艺导致栅极电阻大，在一些对栅极电阻要求较高的应用中，传统的超结器件不能满足其要求。栅极电阻可以调节功率开关器件的开关速度；栅极电阻越小，开关器件通断越快，开关损耗越小；栅极电阻越大，开关器件通断越慢，同时开关损耗大。
本发明在不增加光刻板的情况下，通过腐蚀工艺改变器件的形貌，增加栅极多晶淀积的面积来实现减少栅极电阻的目的，并且能够用传统的半导体制造工艺实现，不会增加工艺的难度，从而改善器件的性能。
技术实现要素：
本发明的目的在于提供一种降低低压超结器件的栅极电阻的元胞结构。增加了有源区栅极沟槽的面积，从而实现了减小栅极电阻的目的，提高了超结器件性能。
本发明的目的还在于提供上述元胞结构的制备方法。
本发明的目的是通过以下技术方案来实现的：
这种降低低压超结器件的栅极电阻的元胞结构，包括有源区结构，有源区结构包括衬底，衬底上覆盖有外延层，外延层上设置有深沟槽，深沟槽的两侧设置有接触孔，接触孔的内侧设置有栅极沟槽，2个栅极沟槽之间设置为栅极多晶。
更进一步的，本发明的特点还在于：
其中栅极沟槽沿接触孔的底部向接触孔的方向延伸。
其中深沟槽与接触孔之间的间距为0.1-0.25μm。
其中接触孔的深度为0.2-0.6μm。
其中接触孔内填充有钨。
其中外延层的表面与栅极多晶的表面在同一水平面上。
本发明还提供了上述降低低压超结器件的栅极电阻的元胞结构的制备方法，具体过程是：
步骤1，提供n型重掺杂的n+衬底，并且在n+衬底上形成n型外延层；
步骤2，在n型外延层上通过光刻、干法腐蚀形成深沟槽；
步骤3，通过湿法热氧化工艺或CVD工艺在深沟槽底部和侧壁生长氧化层；
步骤4，通过多晶硅淀积工艺进行第一次多晶硅淀积；
步骤5，通过干法腐蚀工艺进行多晶硅回刻，使多晶硅与外延层表面齐平；
步骤6，通过干法加湿法腐蚀工艺去除表面场氧化层；
步骤7，通过光刻、多晶硅刻蚀及湿法腐蚀工艺对深沟槽内的多晶硅淀积层及场氧化层依次进行回刻，在深沟槽上方得到一个沟槽，再用湿法腐蚀工艺刻蚀沟槽两边上方的氧化层，再用干法腐蚀对多晶硅淀积层进行固定深度的刻蚀，其中刻蚀的深度为0.1-0.3μm；
步骤8，通过干热法氧化工艺生长栅氧化层，其中栅氧化层的厚度为200-1000埃米，形成MOSFET器件栅氧化层；
步骤9，进行第二次多晶硅淀积；
步骤10，进行第二次多晶硅干法回刻，形成MOSFET器件栅极；
步骤11，进行P-BODY注入，形成P阱，阱深0.6um-2um；
步骤12，进行N+注入，形成器件源极；
步骤13，进行介质层沉淀，以及接触孔的光刻和腐蚀；
步骤14，进行接触孔的钨填充，得到器件的正面结构；
步骤15，进行背面金属工艺，形成器件漏端，得到元胞结构。
本发明的有益效果是：通过在栅极多晶的两侧增加刻蚀栅极沟槽的方法来增大栅极沟槽的面积，并且有利于栅极多晶的沉积，从而实现了栅极电阻的减小。
更进一步的，栅极沟槽向接触孔一侧延伸，从而增大了栅极多晶的面积，有利于栅极多晶的沉积。
更进一步的，确定深沟槽与接触孔最合适的间距，以及接触孔的合适的深度，有利于工件的加工和提高工件的性能。
更进一步的，接触孔内填充钨，从而和表面金属工艺形成元胞结构的正面结构。
附图说明
图1为本发明的结构示意图。
其中：1为衬底；2为外延层；3为深沟槽；4为接触孔；5为栅极沟槽；6为栅极多晶。
具体实施方式
下面结合附图对本发明做进一步详细描述：
本发明提供了一种降低低压超结器件的栅极电阻的元胞结构，如图1所示，包括有源区结构，有源区结构包括衬底1，衬底1为n型重掺杂的n+衬底，衬底1上覆盖为外延层2，外延层2为n型外延层；外延层2上设置有深沟槽3，深沟槽3的两侧均设置有接触孔4，其中深沟槽3与接触孔4之间的间距为0.1-0.25μm，优选为0.15μm、0.20μm或0.23μm，接触孔4的深度为0.2-0.6μm，优选为0.3μm、0.4μm或0.5μm；接触孔4的内侧刻蚀有栅极沟槽5，且2个栅极沟槽5之间为栅极多晶4，栅极多晶4位于深沟槽3的上方，且栅极多晶4的外表面与外延层2的外表面在同一水平面上；栅极沟槽5沿着接触孔4的底部向接触孔4的方向延伸，用以增加栅极多晶6的面积；其中接触孔4中填充有钨；其中栅极多晶6的下方还设置有一层多晶硅，多晶硅设置在深沟槽3内。
本发明中接触孔4中填充有钨，用于接触孔和表面金属工艺形成元胞结构的正面结构。本发明的超结器件的栅极电阻的元胞结构，通过增加有源区结构上的栅极沟槽的面积，提高了栅极多晶的沉淀，实现了栅极电阻的减小。
本发明还公开了上述降低低压超结器件的栅极电阻的元胞结构的制备方法，具体过程是：
步骤1，提供n型重掺杂的n+衬底，并且在n+衬底上形成n型外延层；
步骤2，在n型外延层上通过光刻、干法腐蚀形成深沟槽；
步骤3，通过湿法热氧化工艺或CVD工艺在深沟槽底部和侧壁生长氧化层；
步骤4，通过多晶硅淀积工艺进行第一次多晶硅淀积；
步骤5，通过干法腐蚀工艺进行多晶硅回刻，使多晶硅与外延层表面齐平；
步骤6，通过干法加湿法腐蚀工艺去除表面场氧化层；
步骤7，通过光刻、多晶硅刻蚀及湿法腐蚀工艺对深沟槽内的多晶硅淀积层及场氧化层依次进行回刻，在深沟槽上方得到一个沟槽，再用湿法腐蚀工艺刻蚀沟槽两边上方的氧化层，再用干法腐蚀对多晶硅淀积层进行固定深度的刻蚀，其中刻蚀的深度为0.1-0.3μm，优选为0.2μm；
步骤8，通过干热法氧化工艺生长栅氧化层，其中栅氧化层的厚度为200-1000埃米，优选为400埃米、500埃米、700埃米或800埃米，形成MOSFET器件栅氧化层；
步骤9，进行第二次多晶硅淀积；
步骤10，进行第二次多晶硅干法回刻，形成MOSFET器件栅极；
步骤11，进行P-BODY注入，形成P阱，阱深0.6um-2um，优选为0.8、1.2、1.5或1.8μm；
步骤12，进行N+注入，形成器件源极；
步骤13，进行介质层沉淀，以及接触孔的光刻和腐蚀；
步骤14，进行接触孔的钨填充，得到器件的正面结构；
步骤15，进行背面金属工艺，形成器件漏端，得到元胞结构。