一种显示装置、显示面板、阵列基板及其制作方法与流程

本发明涉及显示设备技术领域，更具体地说，涉及一种显示装置、显示面板、阵列基板及其制作方法。

背景技术：

现有技术中公开了一种阵列基板，该阵列基板包括基板、设置在基板上的多条栅极线、多条数据线以及由多条栅极线和多条数据线绝缘交叉限定出的多个像素单元，每一个像素单元都包括像素电极和薄膜晶体管。当然，该阵列基板还包括向多个像素单元提供公共电压的公共电极等。

参考图1，图1为上述阵列基板的剖面结构示意图，其中，薄膜晶体管包括设置在基板10上的半导体层110、设置在半导体层110上的栅极111以及设置在栅极111上的源极112和漏极113。其中，半导体层110和栅极111之间具有栅极绝缘层114，源极112和漏极113位于同一层，二者与栅极111之间具有层间绝缘层115，漏极113与公共电极12之间具有平坦化层13，公共电极12和像素电极14之间具有钝化层15，像素电极14通过贯穿钝化层15、公共电极12和平坦化层13的过孔140与漏极113电连接。

随着人们对显示器件像素的要求越来越高，阵列基板上像素单元的面积越来越小，从而使得过孔140的尺寸L越来越小，这样就会导致像素电极14和漏极113之间的接触电阻较大。并且，过小的尺寸L容易导致过孔140出现断线等问题，进而导致像素电极14和漏极113接触异常。虽然增大过孔140的尺寸L可以解决接触电阻大和接触异常的问题，但是，增大过孔140的尺寸L又容易导致源极112和漏极113短接，影响薄膜晶体管的性能。

技术实现要素：

有鉴于此，本发明提供了一种显示装置、显示面板、阵列基板及其制作方法，以在增大像素电极和漏极之间过孔尺寸的同时，避免源极和漏极的短接。

为实现上述目的，本发明提供如下技术方案：

一种阵列基板，包括基板以及设置在所述基板上的多个薄膜晶体管；

所述薄膜晶体管包括半导体层、栅极、源极和漏极，所述半导体层设置在所述基板的表面，所述源极和所述漏极依次设置在所述半导体层的表面，且所述源极和所述半导体层之间具有绝缘层，所述漏极和所述源极之间具有平坦化层；

所述源极通过贯穿所述绝缘层的第一过孔与所述半导体层连接，所述漏极通过贯穿所述平坦化层和所述绝缘层的第二过孔与所述半导体层连接。

一种显示面板，包括阵列基板以及与所述阵列基板相对设置的对向基板，所述阵列基板为如上所述的阵列基板。

一种显示装置，包括如上所述的显示面板。

一种阵列基板的制作方法，应用于如上所述的阵列基板，所述制作方法包括：

提供基板；

在所述基板表面依次形成半导体层、绝缘层、源极、平坦化层和漏极，所述源极通过贯穿所述绝缘层的第一过孔与所述半导体层连接，所述漏极通过贯穿所述平坦化层和所述绝缘层的第二过孔与所述半导体层连接。

与现有技术相比，本发明所提供的技术方案具有以下优点：

本发明所提供的显示装置、显示面板、阵列基板及其制作方法，由于源极和漏极依次设置在半导体层的表面，即漏极和源极位于不同层，且源极和漏极之间具有绝缘的平坦化层，因此，即便增大漏极与像素电极之间过孔的尺寸也不会导致源极和漏极短接，从而可以通过增大漏极与像素电极之间过孔的尺寸，来解决漏极与像素电极之间接触电阻过大以及容易出现接触异常的问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有的一种阵列基板的剖面结构示意图；

图2为本发明实施例提供的阵列基板的俯视结构示意图；

图3为本发明实施例提供的一种薄膜晶体管的剖面结构示意图；

图4为本发明实施例提供的另一种薄膜晶体管的剖面结构示意图；

图5为本发明实施例提供的又一种薄膜晶体管的剖面结构示意图；

图6为本发明实施例提供的一种阵列基板的剖面结构示意图；

图7为本发明实施例提供的另一种阵列基板的剖面结构示意图；

图8为本发明实施例提供的一种显示面板的剖面结构示意图；

图9为本发明实施例提供的另一种显示面板的剖面结构示意图；

图10为本发明实施例提供的阵列基板的制作方法的流程图；

图11为本发明实施例提供的一种薄膜晶体管的制作方法的流程图；

图12为本发明实施例提供的另一种薄膜晶体管的制作方法的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的实施例提供了一种阵列基板，参考图2，图2为本发明实施例提供的阵列基板的俯视结构示意图，该阵列基板包括基板20、设置在基板20上的多条栅极线21、多条数据线22、由多条栅极线21和多条数据线22绝缘交叉限定出的多个像素单元23、与多个像素单元23对应设置的公共电极24、与多条栅极线相连的栅极驱动电路25和与多条数据线22相连的显示驱动芯片，显示驱动芯片中包括数据驱动电路26等。

其中，每一个像素单元23又包括像素电极230和薄膜晶体管231。栅极驱动电路25通过栅极线21向相应的薄膜晶体管231提供扫描信号，以控制薄膜晶体管231开启。薄膜晶体管231开启后，数据驱动电路26通过数据线22和薄膜晶体管231向相应的像素电极230提供数据信号，以使像素电极230和公共电极24之间形成驱动像素单元23进行图像显示的电场。

参考图3，图3为本发明实施例提供的一种薄膜晶体管的剖面结构示意图，该薄膜晶体管231包括半导体层2310、栅极2311、源极2312和漏极2313，其中，半导体层2310设置在基板20的表面，源极2312和漏极2313依次设置在半导体层2310的表面，且源极2312和半导体层2310之间具有绝缘层2314，漏极2313和源极2312之间具有平坦化层2315。

其中，源极2312通过贯穿绝缘层2314的第一过孔A1与半导体层2310连接，漏极2313通过贯穿平坦化层2315和绝缘层2314的第二过孔A2与半导体层2310连接。并且，需要说明的是，基板20和半导体层2310之间还具有遮光层201以及设置在遮光层201表面的缓冲层202，其中，遮光层201用于阻挡背光模组出射的背光影响半导体层2310的性能。

在图3所示的结构中，栅极2311设置在源极2312和半导体层2310之间，并且，栅极2311与半导体层2310之间具有栅极绝缘层2314a，栅极2311和源极2312之间具有层间绝缘层2314b，也就是说，绝缘层2314包括栅极绝缘层2314a和层间绝缘层2314b。基于此，源极2312通过贯穿栅极绝缘层2314a和层间绝缘层2314b的第一过孔A1与半导体层2310连接，漏极2313通过贯穿平坦化层2315、栅极绝缘层2314a和层间绝缘层2314b的第二过孔A2与半导体层2310连接。

其中，图3所示的薄膜晶体管为顶栅结构的薄膜晶体管，由于其栅极2311、源极2312和漏极2313位于半导体层2310的同一侧，因此，该薄膜晶体管具有开启电压较低和工作电流较大等优点。当然，本发明并不仅限于此，在其他实施例中，薄膜晶体管还可以为底栅结构的薄膜晶体管。

本实施例提供的薄膜晶体管，由于采用新的膜层来形成漏极2313，采用与源极2312不同的膜层来搭接半导体层2310，漏极2313与源极2312形成错层，可以增加与源极2312同层的数据线走线的宽度，降低了源极、数据线金属层在层间绝缘层处的断线风险。如图4所示，图4为本发明实施例提供的另一种薄膜晶体管的剖面结构示意图，其中，栅极2311设置在半导体层2310和基板20之间，并且，栅极2311和半导体层2310之间具有栅极绝缘层2314a。此时，源极2312和半导体层2310之间的绝缘层2314为层间绝缘层。由于栅极2311、源极2312和漏极2313位于半导体层2310的不同侧，因此，栅极2311、源极2312和漏极2313相互之间的寄生电容较小，薄膜晶体管的性能更稳定。

在图3和图4所示的结构中，可以在形成平坦化层2315之后，通过一次刻蚀工艺在第二过孔A2对应的区域进行刻蚀形成第二过孔A2，当然，本发明并不仅限于此，在其他实施例中，可以通过两次刻蚀工艺形成第二过孔A2。

以图3所示结构的薄膜晶体管为例进行说明，在对第一过孔A1对应区域的栅极绝缘层2314a和层间绝缘层2314b进行刻蚀形成第一过孔A1的同时，对第二过孔A2对应区域的栅极绝缘层2314a和层间绝缘层2314b进行刻蚀形成第一子过孔A21，然后在层间绝缘层2314b表面形成源极2312，在形成源极2312的过程中，部分源极材料会填充到第一子过孔A21中。之后在源极2312表面形成平坦化层2315，对第一子过孔A21对应区域的平坦化层2315进行刻蚀形成第二子过孔A22，该第二子过孔A22与第一子过孔A21连通，之后在平坦化层2315表面形成漏极2313，在此过程中，漏极材料会填充到第二子过孔A22中。由于源极材料和漏极材料都为导电的金属材料，因此，漏极2313和半导体层2310可通过第一子过孔A21和第二子过孔A22电连接。

基于此，参考图5，图5为本发明实施例提供的又一种薄膜晶体管的剖面结构示意图。第二过孔A2包括第一子过孔A21和第二子过孔A22，第一子过孔A21贯穿绝缘层2314即栅极绝缘层2314a和层间绝缘层2314b，第二子过孔A22贯穿平坦化层2315，且第一子过孔A21和第二子过孔A22相互连通。通过两次刻蚀工艺形成第二过孔A2时，由于每次刻蚀的膜层厚度都较小，因此，可以减少刻蚀时光刻胶层的厚度，不仅降低了光刻胶残留的风险，而且不容易出现第二过孔A2断线的问题，并且，先形成第一子过孔A21，可以使得后续制程对半导体层2310的影响较小，此外，由于第二子过孔A22形成在第一子过孔A21上方，并且，漏极2313的厚度可调节，因此，不易出现第二子过孔A22上方的像素电极230等膜层断裂的问题。

下面以图3所示的薄膜晶体管231为例对阵列基板的结构进行说明，如图6所示，图6为本发明实施例提供的一种阵列基板的剖面结构示意图，该阵列基板还包括依次设置在漏极2313表面的第一钝化层2301和像素电极230，以及设置在像素电极表面的第二钝化层240和公共电极24。其中，像素电极230通过贯穿第一钝化层2301的第三过孔A3与漏极2313连接。基于此，当薄膜晶体管231开启时，源极2312和漏极2313通过第一过孔A1、半导体层2310和第二过孔A2导通，数据线22输入的数据信号通过导通的源极2312和漏极2313以及第三过孔A3传输至像素电极230。

在本发明的另一实施例中，如图7所示，图7为本发明实施例提供的另一种阵列基板的剖面结构示意图，该阵列基板还包括依次设置在漏极2313表面的第二钝化层241、公共电极24、第一钝化层2301和像素电极230。其中，像素电极230通过贯穿第二钝化层241、公共电极24和第一钝化层2301的第四过孔A4与漏极2313连接，且像素电极230与公共电极24相互绝缘。

在图6和图7所示的结构中，由于源极2312和漏极2313位于不同层，且源极2312和漏极2313之间具有绝缘的平坦化层2315，因此，即便增大漏极2313与像素电极230之间的第三过孔A3或第四过孔A4的尺寸L1也不会导致源极2312和漏极2313短接，从而可以通过适当增大第三过孔A3或第四过孔A4的尺寸L1，来解决漏极2313与像素电极230之间接触电阻过大以及容易出现接触异常的问题。

需要说明的是，本实施例中的半导体层2310为多晶硅层，栅极绝缘层2314a、层间绝缘层2314b、平坦化层2315、第一钝化层2301和第二钝化层240都是由绝缘材料制作而成的，其具体材料本发明并不限定。

本发明所提供的阵列基板，由于源极和漏极依次设置在半导体层的表面，即漏极和源极不同层，且源极和漏极之间具有绝缘的平坦化层，因此，即便增大漏极与像素电极之间过孔的尺寸也不会导致源极和漏极短接，从而可以通过适当增大漏极与像素电极之间过孔的尺寸，来解决漏极与像素电极之间接触电阻过大以及容易出现接触异常的问题。

本发明实施例还提供了一种显示面板，该显示面板包括阵列基板以及与该阵列基板相对设置的对向基板，该阵列基板为上述任一实施例提供的阵列基板。其中，对向基板可以为彩膜基板，显示面板可以为液晶显示面板，也可以为LED(Light Emitting Diode，发光二极管)或OLED(Organic Light-Emitting Diode，有机发光二极管)显示面板等。

以显示面板为液晶显示面板为例进行说明，如图8和图9所示，图8为本发明实施例提供的一种显示面板的剖面结构示意图，图9为本发明实施例提供的另一种显示面板的剖面结构示意图，该显示面板包括阵列基板1、对向基板2以及设置在阵列基板1和对向基板2之间的多个支撑物3、液晶层等(图中未示出)，该支撑物3与阵列基板1接触的一端位于相邻的两个第二过孔A2之间。

如图8和图9所示，第二过孔A2以及第二过孔A2上方的像素电极230等形成凸起B1，而在相邻的两个第二过孔A2之间，由于漏极形成的突起，相对应的，会在相邻两个过孔A2之间形成凹陷B2。并且凸起B1可以由漏极金属厚度调节，漏极金属厚度越厚，相应的形成的突起B1就越高。凹陷B2位于两个凸起B1之间，相应的凹陷B2就会越深。如图8所示，支撑物3与阵列基板1接触的一端可以嵌合在相邻的两个第二过孔A2对应的两个凸起B1之间，即限定在凹陷B2之内，以通过两个第二过孔A2对应的两个凸起B1限制支撑物23滑动，避免由于支撑物23滑动导致的漏光问题。或者，如图9所示，支撑物3与阵列基板1接触的一端可以与相邻两个突起B1接触，即支撑物3与阵列基板具有两个支撑点，由于阵列基板1与支撑物3接触的表面不是平滑的表面，而是具有凹凸起伏的表面，因此，也可以起到限制支撑物23滑动的作用。

并且，如图8和图9所示，相比图1中现有技术的显示面板，像素电极230通过钝化层即可与位于平坦化层2315上的漏极2313电连接，不同于现有技术中像素电极需要穿过钝化层以及平坦化层才与漏极电连接。由于钝化层厚度大大小于平坦化层厚度，提高了过孔连接的可靠性。

本发明所提供的显示面板，不仅可以通过适当增大漏极与像素电极之间过孔的尺寸，来解决漏极与像素电极之间接触电阻过大以及容易出现接触异常的问题，而且，还可以通过设置膜层的厚度以及相邻两个第二过孔之间的尺寸或支撑物与阵列基板接触的一端的尺寸，使得支撑物与阵列基板接触的一端嵌合在相邻的两个第二过孔之间，进而可以限制支撑物滑动，避免由于支撑物滑动导致的漏光问题。

本发明实施例还提供了一种显示装置，包括上述实施例提供的显示面板。

本发明实施例还提供了一种阵列基板的制作方法，应用于上述任一实施例提供的阵列基板，如图10所示，图10为本发明实施例提供的阵列基板的制作方法的流程图，该制作方法包括：

S101：提供基板；

S102：在所述基板表面依次形成半导体层、绝缘层、源极、平坦化层和漏极，源极通过贯穿绝缘层的第一过孔与半导体层连接，漏极通过贯穿平坦化层和绝缘层的第二过孔与半导体层连接。

其中，薄膜晶体管包括半导体层、栅极、源极和漏极等，也就是说，在基板表面依次形成半导体层、绝缘层、源极、平坦化层和漏极的过程就是在基板表面形成薄膜晶体管的过程，在本发明的一个实施例中，如图11所示，图11为本发明实施例提供的一种薄膜晶体管的制作方法的流程图，在基板表面依次形成半导体层、绝缘层、源极、平坦化层和漏极的过程包括：

S110：在所述基板表面依次形成半导体层和绝缘层；

S111：对所述绝缘层进行刻蚀，形成贯穿所述绝缘层的第一过孔；

S112：在所述绝缘层表面形成源极，以使所述源极通过所述第一过孔与所述半导体层连接；

S113：在所述源极表面形成平坦化层；

S114：对所述平坦化层和所述绝缘层进行刻蚀，形成贯穿所述平坦化层和所述绝缘层的第二过孔；

S115：在所述平坦化层表面形成漏极，以使所述漏极通过所述第二过孔与所述半导体层连接。

参考图3，先在基板20表面依次形成遮光层201、缓冲层202、半导体层2310、栅极绝缘层2314a、栅极2311和层间绝缘层2314b，然后对绝缘层2314即栅极绝缘层2314a和层间绝缘层2314b进行刻蚀，形成贯穿绝缘层2314的第一过孔A1，在层间绝缘层2314b表面形成源极2312，以使源极2312通过第一过孔A1与半导体层2310连接，在源极2312表面形成平坦化层2315，对第二过孔A2对应区域的平坦化层2315和绝缘层2314进行刻蚀，形成贯穿平坦化层2315和绝缘层2314的第二过孔A2，在平坦化层2315表面形成漏极2313，以使漏极2313通过第二过孔A2与半导体层2310连接。

在本发明的另一实施例中，如图12所示，图12为本发明实施例提供的另一种薄膜晶体管的制作方法的流程图，在所述基板表面依次形成半导体层、绝缘层、源极、平坦化层和漏极包括：

S120：在所述基板表面依次形成半导体层和绝缘层；

S121：对所述绝缘层进行刻蚀，形成贯穿所述绝缘层的第一过孔和第二子过孔；

S122：在所述绝缘层表面形成源极，以使所述源极通过所述第一过孔与所述半导体层连接；

S123：在所述源极表面形成平坦化层；

S124：对所述第一子过孔对应区域的平坦化层进行刻蚀，形成贯穿所述平坦化层且与所述第一子过孔连接的第二子过孔；

S125：在所述平坦化层表面形成漏极，以使所述漏极通过所述第二子过孔和所述第一子过孔与所述半导体层连接。

参考图5，在基板20表面依次形成遮光层201、缓冲层202、半导体层2310、栅极绝缘层2314a、栅极2311和层间绝缘层2314b，然后对绝缘层2314即栅极绝缘层2314a和层间绝缘层2314b进行刻蚀，形成贯穿绝缘层2314的第一过孔A1和第一子过孔A21，在绝缘层2314表面形成源极2312，以使源极2312通过第一过孔A1与半导体层2310连接，在形成源极2312的过程中，部分源极材料会填充到第一子过孔A21中。之后在源极2312表面形成平坦化层2315，对第一子过孔A21对应区域的平坦化层2315进行刻蚀，形成贯穿平坦化层2315且与第一子过孔A21连接的第二子过孔A22，之后在平坦化层2315表面形成漏极2313，在此过程中，部分漏极材料会填充到第二子过孔A22中。由于源极材料和漏极材料都为导电的金属材料，因此，漏极2313和半导体层2310可通过第一子过孔A21和第二子过孔A22电连接。

在本实施例提供的一种阵列基板的制作方法中，在基板表面依次形成半导体层、绝缘层、源极、平坦化层和漏极之后，还包括：

在所述漏极表面形成第一钝化层；

对所述第一钝化层进行刻蚀，形成贯穿所述第一钝化层的第三过孔；

在所述第一钝化层表面形成像素电极，以使所述像素电极通过所述第三过孔与所述漏极连接。

参考图6，在漏极2313表面形成第一钝化层2301，对第一钝化层2301进行刻蚀，形成贯穿第一钝化层2301的第三过孔A3，在第一钝化层2301表面形成像素电极230，以使像素电极230通过第三过孔A3与漏极2313连接。

在本实施例提供的另一种阵列基板的制作方法中，在基板表面依次形成半导体层、绝缘层、源极、平坦化层和漏极之后，还包括：

在所述漏极表面依次形成第二钝化层、公共电极和第一钝化层；

对所述第一钝化层、公共电极和第二钝化层进行刻蚀，形成贯穿所述第一钝化层、所述公共电极和所述第二钝化层的第四过孔；

在所述第一钝化层表面形成像素电极，以使所述像素电极通过所述第四过孔与所述漏极连接，所述像素电极与所述公共电极绝缘。

参考图7，在漏极2313表面依次形成第二钝化层241、公共电极24和第一钝化层2301，对第一钝化层2301、公共电极24和第二钝化层241进行刻蚀，形成贯穿第一钝化层2301、公共电极24和第二钝化层241的第四过孔A4，在第一钝化层2301表面形成像素电极230，以使像素电极230通过第四过孔A4与漏极2313连接。

其中，像素电极230与公共电极24绝缘，可选的，可在形成公共电极24之后，对公共电极24与第四过孔A4对应的区域进行刻蚀，以避免公共电极24通过第四过孔A4中的导电材料与像素电极230连接。

本发明所提供的阵列基板的制作方法，在半导体层的表面依次形成源极和漏极，使得漏极和源极不同层，且由于源极和漏极之间具有绝缘的平坦化层，因此，即便增大漏极与像素电极之间过孔的尺寸也不会导致源极和漏极短接，从而可以通过适当增大漏极与像素电极之间过孔的尺寸，来解决漏极与像素电极之间接触电阻过大以及容易出现接触异常的问题。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。