滤波阵列的制作方法

本实用新型涉及配置有多个由线圈元件以及电容器元件构成的滤波器的滤波阵列。

背景技术：

以往，公知有内置于层叠多个基材层而成的层叠体并且具备线圈元件以及电容器元件的表面安装型滤波器。

在专利文献1中，公开了一种以阵列状配置有低通滤波器的表面安装型电子部件。各滤波器构成T型LC滤波器，其由形成有导体图案的多个基材层构成，并具有磁性体部分(电感器)以及电介质部分(电容器)。在上述多个基材层分别仅形成有电感器图案以及电容器图案的任一个。通过进一步层叠具有该层叠构造的各滤波器，来将多个滤波阵列化。

专利文献1：日本特开平7-45477号公报

然而，在专利文献1所记载的电子部件的构造中，由于对层叠仅形成有电感器以及电容器的多个基材层而形成的一个滤波器进行进一步层叠而将其阵列化，所以难以实现层叠方向上的小型化，不利于表面安装。另外，由于在滤波器间使用了不同的层，所以容易产生滤波器间的电感值以及电容值等电路常数的差异。因此，难以最大限度地确保电容值以及电感值等的滤波器的电路常数的设计值。

技术实现要素：

本实用新型是为了解决上述问题而产生的，其目的在于提供一种既最大限度地确保滤波器的电路常数的设计值又小型化的滤波阵列。

为了实现上述目的，本实用新型的一个方式的滤波阵列具备：立方体基板，该立方体基板通过层叠多个基材层而形成；以及多个滤波器，在将上述多个基材层各自的平面中的长边方向设为X轴方向，将短边方向设为Y轴方向，将上述多个基材层的层叠方向设为Z轴方向的情况下，该多个滤波器在上述立方体基板内沿上述X轴方向排列，上述多个滤波器各自包括：线圈元件，其由在上述Z轴方向上具有卷绕轴的线圈图案构成；以及电容器元件，其由在上述Z轴方向上交替配置的电容器图案构成，并形成于与形成有上述线圈元件的基材层不同的基材层，上述多个滤波器中的位于从上述X轴方向的中心点向正方向第n个(n为任意的自然数)位置的滤波器的上述电容器图案、与位于从上述中心点向负方向上述第n个位置的滤波器的上述电容器图案相对于上述中心点形成为点对称。

由此，配置为多个线圈元件在相同的基材层内被排列有多个，并且，多个电容器元件在相同的基材层内被排列有多个，多个线圈元件与多个电容器元件形成层叠关系。因此，构成立方体基板的基材层的层叠数无需根据排列的滤波器的个数而增加，具有形成于一个滤波器所需的量即可，因此能够在基材层的层叠方向上小型化。另外，由于电容器图案相对于X轴方向的中心点配置为点对称，所以能够使将不同的层的导体图案彼此连接的层间连接导体相对于中心点对称配置。根据该配置，能够将不与层间连接导体连接的各电容器图案最大化。因此，能够提供一种既最大限度地确保滤波器的电路常数(电容值)的设计值又小型化的滤波阵列。

另外，优选，上述电容器图案包括第一电容器图案以及第二电容器图案，上述第一电容器图案是在多个上述电容器元件各自中独立的图案，上述第二电容器图案是在多个上述电容器元件共用的图案。

电容器元件的电容值由从Z轴方向观察时的第一电容器图案与第二电容器图案的重复面积决定。在相同的基材层内排列的多个第一电容器图案、以及在相同的基材层内排列的多个第二电容器图案分别相对于上述中心点配置为点对称，由此能够将上述重复面积最大化。

另外，优选，上述第一电容器图案形成于多个上述基材层，形成于不同的基材层的上述第一电容器图案彼此是相同形状。

由此，能够将设置于形成有第一电容器图案的基材层的层间连接导体配置于各层中相同的位置，因此能够将第一电容器图案最大化。

另外，优选，上述多个滤波器在上述X轴方向上设置有奇数个，构成位于上述X轴方向上的中央的滤波器的上述第一电容器图案大于构成其他滤波器的上述第一电容器图案，并且与构成位于上述中央的滤波器的上述第一电容器图案对置的上述第二电容器图案的中央部未形成有导体图案。

在设置有奇数个且多个滤波器的情况下，为了将第二电容器图案相对于中心点配置为点对称，需要将不与位于X轴方向上的中央的第二电容器图案导通且沿Z轴方向贯通的层间连接导体用导体图案配置于该第二电容器图案的中央部分。此时，为了使由第一电容器图案与第二电容器图案的重复面积规定的各电容器元件的容量均匀，需要使位于X轴方向上的中央的第一电容器图案大于其他第一电容器图案。由此，即便在设置有奇数个且多个滤波器的情况下，也能够既将各电容器元件的电容器图案最大化又使各电容器元件的电容值均匀。

另外，优选，还具有设置于上述立方体基板的表面的多个第一I/O端子、多个第二I/O端子以及GND端子，上述线圈图案包括：第一线圈图案，其配置于上述Y轴方向的正方向，并与上述多个第一I/O端子中的一个连接；以及第二线圈图案，其配置于上述Y轴方向的负方向且与上述第一线圈图案并排配置，并且与该第一线圈图案以及上述多个第二I/O端子中的一个连接，上述第一电容器图案被连接于上述第一线圈图案与上述第二线圈图案的连接点，上述第二电容器图案与上述GND端子连接，上述多个滤波器中的位于从上述中心点向上述X轴方向的正方向第n个位置的滤波器的上述第一线圈图案、与位于从上述中心点向上述X轴方向的负方向上述第n个位置的滤波器的上述第二线圈图案相对于上述X轴方向以及上述Y轴方向的中心点形成为点对称。

根据线圈元件与电容器元件的上述连接关系、以及多个线圈元件与多个电容器元件的上述层叠关系，在线圈图案相对于上述中心点形成为点对称的情况下，容易将电容器图案相对于上述中心点配置为点对称。另外，能够抑制将形成于不同的层的线圈图案彼此连接的层间连接导体配置得接近的情况，因此能够防止产生立方体基板的形状不良、裂缝等，从而能够确保高可靠性。

另外，优选，上述多个滤波器中的一个滤波器的上述第一线圈图案与上述第二线圈图案相对于沿上述X轴方向延伸的中心线形成为线性对称。

由此，第一线圈图案与第二线圈图案相对于上述中心线形成为线性对称，因此能够进一步抑制将形成于不同的层的线圈图案彼此连接的层间连接导体配置得接近的情况。

另外，优选，上述多个滤波器中的位于从上述中心点向上述X轴方向的负方向的位置并且邻接的两个以上的滤波器的上述第一线圈图案彼此或者上述第二线圈图案彼此为相同形状，或者，位于从上述中心点向上述X轴方向的正方向的位置并且邻接的两个以上的滤波器的上述第一线圈图案彼此或者上述第二线圈图案彼此为相同形状。

由此，在与相同形状且邻接的两个以上的线圈图案连接的两个以上的电容器图案中，能够在该两个以上的电容器图案中共享不与该两个以上的电容器图案导通且沿Z轴方向贯通的层间连接导体。因此，能够既将各电容器元件的电容器图案最大化又使各电容器元件的电容值均匀。

根据本实用新型，能够提供一种既最大限度地确保滤波器元件的电路常数的设计值又小型化的滤波阵列。

附图说明

图1是表示实施方式的滤波阵列的外观的立体图。

图2是表示实施方式的滤波阵列的安装面的俯视图。

图3是表示实施方式的滤波阵列的等效电路的电路图。

图4A是表示构成实施方式的线圈元件的各基材层的导体图案的一个例子的俯视图。

图4B是表示构成实施方式的电容器元件的各基材层的导体图案的一个例子的俯视图。

图5是实施方式的滤波阵列在图1的Ⅴ-Ⅴ线上的剖视图。

图6是实施方式的滤波阵列在图1的Ⅵ-Ⅵ线上的剖视图。

图7是实施方式的滤波阵列在图1的Ⅶ-Ⅶ线上的的剖视图。

图8A是对实施方式的电容器元件的电容值进行说明的俯视图。

图8B是对比较例的电容器元件的电容值进行说明的俯视图。

图9是对实施方式的线圈图案的配置进行说明的俯视图。

图10是实施方式的变形例的滤波阵列在图1的Ⅶ-Ⅶ线上的剖视图。

具体实施方式

以下，参照附图对本实用新型的实施方式的滤波阵列进行说明。此外，以下说明的实施方式均表示本实用新型的优选的一个具体例。以下的实施方式中示出的数值、形状、材料、构成要素、构成要素的配置位置以及连接方式、制造工序、以及制造工序的顺序等为一个例子，其主旨并不限定本实用新型。另外，对于以下的实施方式的构成要素中的未记载于表示最上位示意的独立权利要求中的构成要素，作为任意的构成要素进行说明。另外，附图所示的构成要素的大小或者大小之比未必严密。

本实施方式的滤波阵列具备沿层叠多个基材层而成的立方体基板的长边方向排列的多个滤波器。滤波器的每一个都包括由在立方体基板的层叠方向上具有卷绕轴的线圈图案构成的线圈元件、以及形成于与形成有该线圈元件的基材层不同的基材层的电容器元件。此处，上述多个滤波器中的位于从上述长边方向的中心点向正方向第n个(n为任意的自然数)位置的滤波器的电容器图案、与位于从上述中心点向负方向第n个位置的滤波器的电容器图案相对于上述中心点形成为点对称。

[1.滤波阵列的简要结构]

首先，使用图1以及图2对本实施方式的滤波阵列的简要结构进行说明。

图1是表示实施方式的滤波阵列1的外观的立体图。另外，图2是表示实施方式的滤波阵列1的安装面的俯视图。

如图1以及图2所示，滤波阵列1具备设置于层叠体1A的表面的第一I/O端子11～15、第二I/O端子21～25以及GND端子30。第一I/O端子11～15、第二I/O端子21～25以及GND端子30是设置于层叠体1A的安装面10b的平面电极端子(亦即LGA(Land Grid Array)型电极端子)。

如图2所示，GND端子30具有直线状的形状，第一I/O端子11～15与第二I/O端子21～25配置为相对于GND端子30线性对称。由此，由于在各第一I/O端子与各第二I/O端子之间配置有GND端子30，所以能够提高绝缘性能。

层叠体1A是层叠图4A以及图4B所示的多个基材层101～114而成的立方体基板。关于各基材层的详细结构将在后面进行说明。

如图1以及图2所示，层叠体1A的表面包括：安装面10b(图1以及图2中的z轴方向负侧的端面)、与安装面10b相反的一侧(亦即层叠体1A的里侧)的面亦即顶面10a、以及连结安装面10b与顶面10a的侧面。

如图1所示，在层叠体1A的侧面设置有侧面电极32。此外，虽在图1以及图2中未被示出，但层叠体1A的与设置有侧面电极32的侧面相反的一侧(亦即图1的x轴方向负侧)的侧面也设置有侧面电极。各侧面电极在层叠体1A的内部与GND端子30连接。

此外，在图1以及图2中，使滤波阵列1的第一I/O端子以及第二I/O端子的个数分别形成为五个，但其个数并不限定于五个。例如，具备各一个第一I/O端子与第二I/O端子的滤波器也包含于本实施方式的一个方式中。

[2.滤波阵列的电路结构]

接着，使用图3对本实施方式的滤波阵列1以及滤波器的电路结构进行说明。

图3是表示实施方式的滤波阵列1的等效电路的电路图。如该图所示，滤波阵列1具备：低通滤波器F1、F2、F3、F4和F5、第一I/O端子11～15、第二I/O端子21～25以及GND端子30。

低通滤波器F1是使低频带的信号通过的滤波器，具备线圈元件L11、L21以及电容器元件C1。线圈元件L11以及L21构成电感器。线圈元件L11与第一I/O端子11连接，线圈元件L21与线圈元件L11以及第二I/O端子21连接。电容器元件C1连接于线圈元件L11与L21的连接点以及GND端子30。以下，低通滤波器F2～F5的连接结构也如图3所示那样为与低通滤波器F1相同的结构，因此省略说明。

线圈元件L11～L15以及线圈元件L21～L25形成于层叠多个基材层而成的电感器层叠部40L，电容器元件C1～C5形成于层叠多个基材层而成的电容器层叠部40C。

[3.各基材层的导体图案布局结构]

接着，使用图4A以及图4B对构成本实施方式的层叠体1A的各基材层的导体图案的结构进行说明。

图4A是表示构成实施方式的线圈元件的各基材层的导体图案的一个例子的俯视图。另外，图4B是表示构成实施方式的电容器元件的各基材层的导体图案的一个例子的俯视图。

层叠体1A由图4A以及图4B的各俯视图所示的基材层101～114构成。在图4A以及图4B中从层叠体1A的安装面10b侧按照层叠顺序示出了基材层101～114。

图4A的俯视图(a)～(f)所示的基材层101～106作为主要成分包含磁性体。基材层101～106例如由磁性陶瓷等形成。作为磁性陶瓷，例如使用磁性铁氧体陶瓷。具体而言，可以使用以氧化铁为主要成分并包含锌、镍以及铜中的至少一个以上的铁氧体。

图4B的俯视图(a)～(h)所示的基材层107～114作为主要成分包含非磁性体。基材层107～114例如由低磁导率或者非磁性的陶瓷等形成。作为非磁性的陶瓷，例如可以使用以非磁性铁氧体陶瓷、氧化铝为主要成分的氧化铝陶瓷。

在各基材层形成有导体图案。此外，在图4A以及图4B中，被画阴影线的部分表示形成有导体图案的部分。利用该导体图案形成构成低通滤波器F1～F5的各线圈元件以及各电容器元件。此外，图4A以及图4B所示的各基材层中示出的实线以及虚线的圆表示设置有通孔电极的位置。通孔电极是贯通基材层的层间连接导体。

作为导体图案的材料，特别优选以银为主要成分的金属或者合金。以银为主要成分的金属或者合金作为基材层使用LTCC陶瓷，从而能够以比较低的烧制温度烧结层叠后的基材层，因此能够使用以熔点比较低的银为主要成分的金属或者合金。另外，通过作为导体图案使用以银为主要成分的金属或者合金，能够降低导体电阻，从而能够改善例如信号传输延迟等特性。另外，作为通孔电极的材料，例如能够使用与导体图案相同的材料。并且，对于各第一I/O端子、各第二I/O端子以及GND端子30，例如也可以实施基于镍、钯或者金的镀敷。

低通滤波器F1～F5中的线圈元件以及电容器元件分别设置于不同的基材层，在本实施方式中，分别将线圈元件配置于安装面10b侧，将电容器元件配置为相比线圈元件更靠顶面10a侧。各线圈元件设置于作为主要成分包含磁性体的基材层102～106。由此，与在作为主要成分包含非磁性体的基材层设置有各线圈元件的情况相比，能够增大各线圈元件的电感。另一方面，各电容器元件设置于作为主要成分包含非磁性体的基材层107～113。

以下，使用图4A以及图4B对构成层叠体1A的各基材层进行说明。

如图4A的俯视图(a)所示，在基材层101形成有各电极端子。各电极端子利用通孔电极与基材层102的各导体图案连接。

如图4A的俯视图(b)所示，在基材层102设置有导体图案35以及121～130。

导体图案35是与GND端子30连接的导体图案，其长边方向(图4A的x轴方向)的端部351以及352从基材层102的长边方向(图4A的x轴方向)的端部突出。端部351以及352分别与设置于层叠体1A的侧面的侧面电极31和32连接(侧面电极31和32参照图1以及后述的图6)。

导体图案121～125分别是形成线圈元件L11～L15的各一端的导体。导体图案121～125分别与第一I/O端子11～15连接。另外，导体图案121～125分别利用通孔电极与基材层103的第一线圈图案11a～15a连接。

导体图案126～130分别是形成线圈元件L21～L25的各另一端的导体。导体图案126～130分别是与第二I/O端子21～25连接的导体。另外，导体图案126～130分别通过通孔电极与基材层103的第二线圈图案21b～25b连接。

如图4A的俯视图(c)～(e)所示，在基材层103～105形成有构成各线圈元件的环状的导体图案。例如，线圈元件L11包括基材层103的第一线圈图案11a、基材层104的第一线圈图案31a、以及基材层105的第一线圈图案51a。另外，线圈元件L21包括基材层103的第二线圈图案21b、基材层104的第二线圈图案41b、以及基材层105的第二线圈图案61b。此外，各导体图案间由通孔电极连接。

其他线圈元件L12～L15以及L22～L25也同样地构成。即，线圈元件L12～L15分别包括基材层103的第一线圈图案12a～15a、基材层104的第一线圈图案32a～35a、以及基材层105的第一线圈图案52a～55a。另外，线圈元件L22～L25分别包括基材层103的第二线圈图案22b～25b、基材层104的第二线圈图案42b～45b、以及基材层105的第二线圈图案62b～65b。

如图4A的俯视图(c)～(e)所示，构成各低通滤波器的线圈元件的线圈图案包括在图4A的y轴方向邻接配置的第一线圈图案以及第二线圈图案。线圈元件L11～L15由第一线圈图案构成。另外，线圈元件L21～L25由第二线圈图案构成。

如图4A的俯视图(f)所示，在基材层106形成有构成各第一线圈图案与各第二线圈图案的连接部的导体图案161～165。换句话说，形成于基材层106的导体图案161～165分别构成线圈元件L11～L15与线圈元件L21～L25的连接部。

如图4B的俯视图(a)所示，在基材层107形成有通孔电极171～175。通孔电极171～175分别是构成电容器元件C1～C5的一端的导体。通孔电极171～175连接于构成线圈元件L11～L15与线圈元件L21～L25的连接部的导体图案161～165。

在图4B的俯视图(b)～(g)所示的基材层108～113形成有构成各电容器元件的电极的导体图案。形成于基材层108、110以及112的导体图案(第一电容器图案)构成与各线圈元件连接的电极。另一方面，形成于基材层109、111以及113的导体图案(第二电容器图案)构成与GND端子30连接的电极。此外，形成于基材层109、111以及113的第二电容器图案经由形成于层叠体1A的侧面的侧面电极31和32与GND端子30连接。

基材层108的第一电容器图案C1d～C5d分别经由基材层109的通孔电极196～200与基材层110的第一电容器图案C1a～C5a连接。基材层110的第一电容器图案C1a～C5a分别经由基材层111的通孔电极216～220与基材层112的第一电容器图案C1f～C5f连接。

另外，基材层109的第二电容器图案C0e经由基材层110的通孔电极206～209与基材层111的第二电容器图案C0b连接。基材层111的第二电容器图案C0b经由基材层112的通孔电极226～229与基材层113的导体图案231连接。

导体图案231是经由侧面电极31和32与GND端子30连接的导体图案，其长边方向(图4B的x轴方向)的端部2311以及2312从基材层113的长边方向(图4B的x轴方向)的端部突出。端部2311以及2312分别与设置于层叠体1A的侧面的侧面电极31和32连接。

如图4B所示，例如，电容器元件C1的电极中的与线圈元件L11连接的电极包括基材层108的第一电容器图案C1d、基材层110的第一电容器图案C1a、以及基材层112的第一电容器图案C1f。另一方面，电容器元件C1的电极中的与GND端子30连接的电极包括基材层109的第二电容器图案C0e、基材层111的第二电容器图案C0b、以及基材层113的导体图案231。

其他电容器元件C2～C5也同样地构成。即，电容器元件C2～C5的电极中的与线圈元件L12～L15连接的电极包括基材层108的第一电容器图案C2d～C5d、基材层110的第一电容器图案C2a～C5a、以及基材层112的第一电容器图案C2f～C5f。另外，电容器元件C2～C5的电极中的与GND端子30连接的电极包括基材层109的第二电容器图案C0e、基材层111的第二电容器图案C0b、以及基材层113的导体图案231。这样，电容器元件C1～C5共享与GND端子30连接的电极亦即第二电容器图案。

换句话说，电容器元件C1～C5分别由第一电容器图案以及第二电容器图案构成。第一电容器图案是在电容器元件C1～C5各自中独立的图案，第二电容器图案是在电容器元件C1～C5中共用的图案。

图4B的俯视图(h)所示的基材层114是构成层叠体1A的顶面的基材层，未形成有导体图案。

如上的层叠基材层而成的层叠体1A根据图4A以及图4B的配置通过如下工序来形成，即：准备在形成有导体图案的预定位置配置有导体膏的非磁性或者磁性的多个陶瓷生片，按照层叠的顺序进行重叠而一体化为未烧制层叠体块，并一并对该未烧制层叠体块进行烧制。此外，在未烧制层叠体块的状态下，在与层叠体1A的侧面对应的位置设置有形成侧面电极31和32的导体。另外，在未烧制层叠体块的状态下，也可以在烧制之前从转印片转印形成各第一I/O端子、各第二I/O端子以及GND端子30的导体。

[4.滤波阵列的剖面构造]

接着，使用图5～图7对如上所述地层叠各基材层而成的层叠体1A的内部构造的简要情况进行说明。

图5是实施方式的滤波阵列1在图1的Ⅴ-Ⅴ线上的剖视图。图6是实施方式的滤波阵列1在图1的Ⅵ-Ⅵ线上的剖视图。图7是实施方式的滤波阵列1在图1的Ⅶ-Ⅶ线上的剖视图。此外，各图只不过是示意表示滤波阵列1的剖面构造的图，未必是准确地表示实际的剖面构造的图。

如图5所示，第一I/O端子11～15、线圈元件L11～L15、以及电容器元件C1～C5沿层叠体1A的长边方向排列。另外，虽未图示，但第二I/O端子21～25以及线圈元件L21～L25也同样沿层叠体1A的长边方向排列。

如图5～图7所示，各线圈元件以及各电容器元件分别设置于构成层叠体1A的基材层中的不同的基材层。各线圈元件设置于层叠体1A中的作为主要成分包含磁性体的电感器层叠部40L，各电容器元件设置于层叠体1A中的作为主要成分包含非磁性体的电容器层叠部40C。

如图6所示，构成各电容器元件的电极中的与GND端子30连接的电极的导体图案231经由设置于层叠体1A的侧面的侧面电极31和32与GND端子30连接。更详细而言，导体图案231经由设置于层叠体1A的侧面的侧面电极31和32、导体图案35、以及通孔电极56与GND端子30连接。

由此，在本实施方式的滤波阵列1中，为了连接各电容器元件与GND端子30，也可以不使用贯通设置有各线圈元件以及各电容器元件的基材层的通孔电极。因此，能够有效利用设置有各线圈元件以及各电容器元件的基材层，能够分别获得最大限度的电感以及容量。并且，在本实施方式中，在安装面10b以外设置的表面电极亦即侧面电极31和32所占的面积并不限定于侧面的一部分。因此，在滤波阵列1中，能够抑制与配置于周边的部件等产生短路。

如图7所示，线圈元件L13以及L23分别经由设置于层叠体1A的内部的通孔电极303以及304与第一I/O端子13以及第二I/O端子23连接。此处，通孔电极303以及304是利用各基材层与导体图案导通的电极。

此外，如图7所示，滤波阵列1在作为主要成分包含非磁性体的电容器层叠部40C中具备通孔电极306以及308。此外，在使用图4B所示的基材层的滤波阵列1中，与一个电容器元件对应的通孔电极的个数未必为两个或者三个。

上述通孔电极306以及308分别是用于将形成电容器元件C3的电极的第二电容器图案间以及第一电容器图案间连接的电极。因此，上述通孔电极306以及308是在将形成电容器元件C3的电极的导体图案间在层叠体1A的内部连接的情况下最低限度所需的通孔电极。

根据图5～图7所示的滤波阵列1的剖面构造可知：电容器元件C1～C5分别通过使在Z轴方向交替配置的第一电容器图案以及第二电容器图案在从Z轴方向观察时相互重叠而形成。另外，线圈元件L11～L15由在Z轴方向上具有卷绕轴的第一线圈图案构成，线圈元件L21～L25由在Z轴方向上具有卷绕轴的第二线圈图案构成。

根据上述剖面构造可知：本实施方式的滤波阵列1配置为多个线圈元件在相同的基材层(电感器层叠部40L)内被排列有多个，并且，多个电容器元件在相同的基材层(电容器层叠部40C)内被排列有多个，多个线圈元件与多个电容器元件形成层叠关系。因此，能够将构成多个滤波器的层叠体1A小型化。

以下，对具有上述结构的滤波阵列1的要部特征亦即电容器图案以及线圈图案的布局情况详细地进行说明。

[5.电容器图案的对称性]

图8A是对实施方式的电容器元件的电容值进行说明的俯视图。在图8A的上层(d)示出了构成图3所示的电容器元件C1、C2、C3、C4以及C5的基材层110的第一电容器图案C1a、C2a、C3a、C4a以及C5a。另外，在图8A的中层(e)示出了构成图3所示的电容器元件C1～C5的基材层111的第二电容器图案C0b。并且，在图8A的下层((d)+(e))示出了使基材层110与基材层111重叠后的图。

此处，如图8A的上层所示，低通滤波器F1～F5中的位于从X轴方向的中心点向正方向第n个(n为任意的自然数)的位置的低通滤波器F4以及F5的第一电容器图案C4a以及C5a，与位于从上述中心点向负方向第n个位置的低通滤波器F2以及F1的第一电容器图案C2a以及C1a相对于上述中心点成为点对称的形状以及位置关系。另外，如图8A的中层所示，低通滤波器F1～F5中共用的第二电容器图案C0b相对于上述中心点形成为点对称的形状。

由此，第一电容器图案C1a～C5a以及第二电容器图案C0b相对于X轴方向的中心点配置为点对称，因此能够使将不同的基材层的导体图案彼此连接的通孔电极相对于中心点对称配置。因此，能够将邻接的电容器元件C1以及C2中共享的通孔电极206、与邻接的电容器元件C4以及C5中共享的通孔电极209相对于上述中心点对称配置。根据该配置，能够既躲避将第二电容器图案彼此连接的通孔电极206～209，又将第一电容器图案C1a～C5a最大化。因此，能够最大限度地确保低通滤波器F1～F5的设计电容值。

图8B是对比较例的电容器元件的电容值进行说明的俯视图。在图8B的上层示出了构成在X轴方向排列的五个电容器元件的基材层510的第一电容器图案C51a、C52a、C53a、C54a以及C55a。另外，在图8B的中层示出了构成上述五个电容器元件的基材层511的第二电容器图案C50b。并且，在图8B的下层示出了使基材层510与基材层511重叠后的图。

此处，如图8B的上层所示，在X轴方向排列的五个低通滤波器的第一电容器图案C51a～C55a相对于上述中心点不形成为点对称，在从Z轴方向观察时形成为相同形状。另外，如图8B的中层所示，五个低通滤波器中共用的第二电容器图案C50b相对于上述中心点不形成为点对称。

根据该配置，将基材层510的第一电容器图案C51a～C55a与其他基材层的第一电容器图案连接的通孔电极571～575配置于y轴方向的相同的一侧(图中上侧)。因此，基材层511的第二电容器图案C50b若配置成避开通孔电极571～575，则变得比图8A的中层所示的本实施方式的第二电容器图案C0b小。

另外，将基材层511的第二电容器图案C50b与其他基材层的第二电容器图案连接的通孔电极561～565配置于y轴方向的相同的一侧(图中下侧)。因此，基材层510的第一电容器图案C51a～C55a不共享通孔电极，因此不得不相对于第一电容器图案C51a～C55a一对一对应地配置通孔电极561～565。于是，基材层510的第一电容器图案C51a～C55a若配置成避开通孔电极561～565，则变得比图8A的上层所示的本实施方式的第二电容器图案C1a～C5a小。

电容器元件C1～C5的电容值由从Z轴方向观察时的第一电容器图案与第二电容器图案的重复面积的大小决定。如上所述，本实施方式的电容器图案大于比较例的电容器图案。与之相伴，比较图8A的下层与图8B的下层可知：本实施方式的电容器元件C1～C5能够大范围确保第一电容器图案与第二电容器图案的重复面积。此外，在图8A的下层中，分别利用A1～A5示出了反映本实施方式的电容器元件C1～C5的电容值的重复面积。另一方面，在图8B的下层中，分别利用B1～B5示出了反映比较例的五个电容器元件的电容值的重复面积。换句话说，形成为A1～A5＞B1～B5。

换句话说，在相同的基材层110内排列的第一电容器图案C1a～C5a、以及在相同的基材层111内排列的第二电容器图案C0b分别相对于上述中心点配置为点对称，从而能够将上述重复面积最大化。

此外，如图4B所示，第一电容器图案形成于多个基材层108、110以及112，形成于基材层108、110以及112的第一电容器图案也可以为相同形状。

由此，能够将设置于形成有第一电容器图案的基材层108、110以及112且不与该第一电容器图案连接的通孔电极在各层中配置于相同的位置，因此能够将第一电容器图案最大化。

另外，本实施方式的滤波阵列1沿X轴方向设置有奇数个(五个)低通滤波器F1～F5。在该情况下，如图8A所示，位于X轴方向的中央的第一电容器图案C3a大于其他第一电容器图案C1a、C2a、C4a以及C5a，并且与第一电容器图案C3a对置的第二电容器图案C0b的中央部C0c未形成有导体图案。

如本实施方式那样，在设置有奇数个滤波器的情况下，为了将第二电容器图案C0b相对于中心点配置为点对称，需要将不与第二电容器图案C0b导通且沿Z轴方向贯通的通孔电极218配置于第二电容器图案C0b的中央部C0c。此时，在全部滤波器间，为了使由第一电容器图案与第二电容器图案的重复面积规定的电容器元件的容量均匀，需要使位于X轴方向的中央的第一电容器图案C3a大于其他第一电容器图案。由此，即便在设置有奇数个滤波器的情况下，也能够使第一电容器图案与第二电容器图案的重复面积相同，从而能够既将各电容器元件的电容器图案最大化又使各电容器元件的电容值均匀。

[6.线圈图案的对称性]

图9是对实施方式的线圈图案的配置进行说明的俯视图。在图9中示出了构成图3所示的线圈元件L11～L15以及L21～L25的基材层103、104以及105的第一线圈图案11a～15a、31a～35a以及51a～55a、和第二线圈图案21b～25b、41b～45b以及61b～65b。

此处，如图9的上层(c)所示，低通滤波器F1～F5中的位于从X轴方向的中心点向正方向第一个位置的滤波器的第一线圈图案14a、与位于从上述中心点向负方向第一个位置的滤波器的第二线圈图案22b，相对于X轴方向与Y轴方向的中心点形成为点对称的形状以及配置关系。另外，位于向正方向第二个位置的第一线圈图案15a、与位于向负方向第二个位置的第二线圈图案21b形成为点对称的形状以及配置关系。另外，位于向正方向第一个位置的第二线圈图案24b、与位于向负方向第一个位置的第一线圈图案12a形成为点对称的形状以及配置关系。另外，位于向正方向第二个位置的第二线圈图案25b、与向负方向第二个位置的第一线圈图案11a形成为点对称的形状以及配置关系。

并且，图9的(d)所示的线圈图案以及图9的(e)所示的线圈图案的配置关系也与图9的(c)所示的线圈图案的配置关系相同。换句话说，位于从X轴方向的中心点向正方向第n个(n为任意的自然数)位置的滤波器的第一线圈图案、与位于从上述中心点向负方向第n个位置的滤波器的第二线圈图案，相对于X轴方向与Y轴方向的中心点形成为点对称。另外，位于从X轴方向的中心点向正方向第n个(n为任意的自然数)位置的滤波器的第二线圈图案、与位于从上述中心点向负方向第n个位置的滤波器的第一线圈图案，相对于X轴方向与Y轴方向的中心点形成为点对称。

在根据构成本实施方式的滤波阵列1的线圈元件与电容器元件的连接关系(参照图3)、以及多个线圈元件与多个电容器元件的层叠关系(参照图5～图7)，使线圈图案如上所述地形成为点对称的情况下，容易将电容器图案相对于上述中心点配置为点对称。另外，能够抑制将连接线圈图案彼此的通孔电极接近配置的情况。因此，能够防止产生层叠体1A的形状不良、裂缝等，从而能够确保高可靠性。

此外，如图9所示，构成一个低通滤波器的第一线圈图案与第二线圈图案也可以相对于沿X轴方向延伸的中心线形成为线性对称。在本实施方式中，例如，构成低通滤波器F1的第一线圈图案11a与第二线圈图案21b相对于上述中心线形成为线性对称。另外，第一线圈图案12a以及第二线圈图案22b、第一线圈图案14a以及第二线圈图案24b、和第一线圈图案15a以及第二线圈图案25b的关系也分别相对于上述中心线形成为线性对称。其中，配置于X轴方向的中心的第一线圈图案13a以及第二线圈图案23b相对于上述中心线不形成为线性对称的关系，而相对于X轴方向以及Y轴方向的中心点形成为点对称。

由此，能够进一步抑制将连接线圈图案彼此的通孔电极接近配置的情况。

另外，属于位于从上述中心点向X轴方向的负方向的位置的组G1的第一线圈图案彼此、属于组G4的第二线圈图案彼此、属于位于从上述中心点向X轴方向的正方向的位置的组G3的第一线圈图案彼此、以及属于组G2的第二线圈图案彼此可以为相同形状。换句话说，位于从上述中心点向X轴方向的负方向的位置并且邻接的两个以上的滤波器、或者位于从上述中心点向X轴方向的正方向的位置并且邻接的两个以上的滤波器的第一线圈图案彼此或者第二线圈图案彼此可以为相同形状。

在本实施方式的滤波阵列1中，位于从X轴方向的中心点向正方向第n个(n为任意的自然数)位置的组G3的第一线圈图案、与位于从上述中心点向负方向第n个位置的组G4的第二线圈图案相对于X轴方向与Y轴方向的中心点形成为点对称。另外，位于从X轴方向的中心点向正方向第n个位置的组G2的第二线圈图案、与位于从上述中心点向负方向第n个位置的组G1的第一线圈图案相对于X轴方向与Y轴方向的中心点形成为点对称。另外，组内的线圈图案形成为相同形状。

由此，在与相同形状且邻接的两个以上的线圈图案连接的两个以上的电容器图案中，能够既抑制通孔电极彼此的接近又在该两个以上的电容器图案中共享不与该两个以上的电容器图案导通且沿Z轴方向贯通的通孔电极。因此，能够既将各电容器元件的电容器图案最大化又使各电容器元件的电容值均匀。

(其他实施方式)

以上，对本实用新型的实施方式的滤波阵列进行了说明，但本实用新型并不限定于上述实施方式。

例如，上述实施方式的滤波阵列1具有将形成有线圈元件的电感器层叠部40L配置于安装基板侧，并且，将形成有电容器元件的电容器层叠部40C配置于顶面侧的结构，但也可以形成为相反的配置关系。

图10是实施方式的变形例的滤波阵列1p在图1的Ⅶ-Ⅶ线上的剖视图。图10所示的剖面构造与图7所示的本实施方式的滤波阵列1的剖面构造对应。

如图10所示，本变形例的滤波阵列1p与实施方式的滤波阵列1同样设置于层叠体1A的安装面10b，并具备第一I/O端子13p、第二I/O端子23p以及GND端子30p。另外，滤波阵列1p具备包含内置于层叠体1A的线圈元件L13p、L23p以及电容器元件C3p的低通滤波器。此外，虽未图示，但与本实施方式的滤波阵列1同样，在滤波阵列1p设置有五个低通滤波器。

如图10所示，在滤波阵列1p中，层叠体1A中的作为主要成分包含非磁性体的电容器层叠部40C设置于安装面10b侧，作为主要成分包含磁性体的电感器层叠部40L配置于顶面10a侧。与之相伴，在滤波阵列1p中，各电容器元件配置于安装面10b侧，各线圈元件配置于顶面10a侧。

如图10所示，在滤波阵列1p中具有如上结构，与之相伴，具备至少五个通孔电极311～315。通孔电极311以及312分别是将线圈元件L13p以及L23p与第一I/O端子13p以及第二I/O端子23p连接的电极。通孔电极313以及314分别是将构成电容器元件C3p的各电极的电容器图案间连接的电极。通孔电极315是将线圈元件L13p以及L23p与电容器元件C3p连接的电极。

通孔电极311～315有时不与导体图案导通，并贯通形成有该导体图案的基材层。换句话说，在滤波阵列1p中，在将导体图案形成于各基材层的情况下，有时形成为避开通孔电极311～315。因此，由于具备通孔电极311～315，所以限制各线圈元件的电感以及各电容器元件的容量。

即便在本变形例的滤波阵列1p中，也与实施方式1的滤波阵列1同样，位于从X轴方向的中心点向正方向第n个(n为任意的自然数)位置的滤波器的电容器图案、与位于从上述中心点向负方向第n个位置的滤波器的电容器图案相对于上述中心点形成为点对称，从而能够既躲避通孔电极，又将各电容器图案最大化。因此，能够提供能够既最大限度地确保滤波器的电路常数(电容值)的设计值又小型化的滤波阵列。

此外，在本实用新型中，多层基板的各层的厚度、形状、导体以及空隙的位置、大小等各种尺寸值并不被特别限定。另外，构成多层基板的各层的陶瓷材料的成分以及成分的配合比、磁导率等物理参数；多层基板内的导体等所使用的材料的成分以及成分的配合比、导电率等物理参数也不被特别限定。上述数值是思考层叠线圈部件所要求的直流叠加特性、额定电容等各种电特性而适当决定的。

工业上的利用可行性

本实用新型作为内置有线圈元件以及电容器元件的滤波阵列，能够广泛利用于手持式终端等电子设备。

附图标记说明

1、1p…滤波阵列；1A…层叠体；10a…顶面；10b…安装面；11、12、13、14、15、13p…第一I/O端子；11a、12a、13a、14a、15a、31a、32a、33a、34a、35a、51a、52a、53a、54a、55a…第一线圈图案；21、22、23、24、25、23p…第二I/O端子；21b、22b、23b、24b、25b、41b、42b、43b、44b、45b、61b、62b、63b、64b、65b…第二线圈图案；30、30p…GND端子；31、32…侧面电极；35、121、122、123、124、125、126、127、128、129、130、161、162、163、164、165、231…导体图案；40C…电容器层叠部；40L…电感器层叠部；56、171、172、173、174、175、196、197、198、199、200、206、207、208、209、216、217、218、219、220、226、227、228、229、303、304、306、308、311、312、313、314、315、561、562、563、564、565、571、572、573、574、575…通孔电极；101、102、103、104、105、106、107、108、109、110、111、112、113、114、510、511…基材层；C0b、C0e、C50b…第二电容器图案；C0c…中央部；C1、C2、C3、C4、C5、C3p…电容器元件；C1a、C2a、C3a、C4a、C5a、C1d、C2d、C3d、C4d、C5d、C1f、C2f、C3f、C4f、C5f、C51a、C52a、C53a、C54a、C55a…第一电容器图案；F1、F2、F3、F4、F5…低通滤波器；L11、L12、L13、L14、L15、L21、L22、L23、L24、L25、L13p、L23p…线圈元件；351、352、2311、2312…端部。