1.一种LDMOS器件的制作方法，其中该LDMOS器件形成于具有第一掺杂类型的半导体衬底中，该制作方法包括：
采用第一掩膜向半导体衬底中注入一系列的杂质，以形成靠近半导体衬底表面且具有第二掺杂类型的第一区域、位于第一区域之下且具有第一掺杂类型的第二区域、以及位于第二区域之下且具有第二掺杂类型的第三区域；
采用第二掩膜向半导体衬底中注入杂质，以形成与第一、第二和第三区域毗邻且具有第二掺杂类型的第四区域，其中该第四区域自半导体衬底的表面向下延伸至与第三区域相当的深度；以及
采用第三掩膜向第一区域内注入杂质，以形成具有第一掺杂类型的第一阱。
2.如权利要求1所述的制作方法，其中第四区域与第一、第二和第三区域局部重叠。
3.如权利要求1所述的制作方法，其中第一阱形成于第一区域的边缘。
4.如权利要求1所述的制作方法，其中在第四区域内，位于至半导体衬底表面第一深度内的区域的掺杂浓度高于位于第一深度下的区域的掺杂浓度。
5.如权利要求1所述的制作方法，其中第四区域具有围绕第一、第二和第三区域的环形形状。
6.如权利要求5所述的制作方法，其中采用第三掩膜的离子注入步骤还包括在第四区域之外形成具有第一掺杂类型的第二阱。
7.一种包括高端LDMOS晶体管的半导体集成电路的制作方法，包括：
提供p型衬底；
采用第一掩膜向p型衬底中连续注入n型、p型和n型杂质，以形成靠近p型衬底表面的n型第一区域、位于第一区域之下的p型第二区域、以及位于第二区域之下的n型第三区域；
采用第二掩膜向p型衬底中注入n型杂质，以形成与第一、第二和第三区域毗邻的n型第四区域，其中该第四区域自p型衬底的表面向下延伸至与第三区域相当的深度；以及
采用第三掩膜向第一区域内注入p型杂质，以形成的p型第一阱。
8.如权利要求7所述的制作方法，其中第四区域与第一、第二和第三区域局部重叠。
9.如权利要求7所述的制作方法，其中第一阱形成于第一区域的边缘。
10.如权利要求7所述的制作方法，其中在第四区域内，位于至p型衬底表面第一深度内的区域的掺杂浓度高于位于第一深度下的区域的掺杂浓度。
11.如权利要求7所述的制作方法，其中第四区域具有围绕第一、第二和第三区域的环形形状。
12.如权利要求11所述的制作方法，其中采用第三掩膜的离子注入步骤还包括在第四区域之外形成p型第二阱。
13.如权利要求7所述的制作方法，其中半导体集成电路还包括低端LDMOS晶体管，该制作方法还包括：
采用第四掩膜向p型衬底中注入n型和p型杂质，以形成靠近p型衬底表面的n型第五区域、以及位于第五区域之下的p型第六区域；其中
采用第三掩膜的离子注入步骤还包括在第五区域中形成p型第三阱。
14.如权利要求7所述的制作方法，其中半导体集成电路还包括NMOS晶体管和PMOS晶体管，其中
采用第一掩膜的离子注入步骤还用于形成靠近p型衬底表面的n型第七区域、位于第七区域之下的p型第八区域、以及位于第八区域之下的n型第九区域；
采用第二掩膜的离子注入步骤还用于形成围绕第七、第八和第九区域的n型第十区域，其中该第十区域自p型衬底的表面向下延伸至与第九区域相当的深度；以及
采用第三掩膜的离子注入步骤还用于在第七区域中形成p型第四阱。
15.如权利要求14所述的制作方法，其中第十区域与第七、第八和第九区域局部重叠。
16.如权利要求7所述的制作方法，其中半导体集成电路还包括电平移位NMOS晶体管，其中
采用第一掩膜的离子注入步骤还用于形成靠近p型衬底表面的n型第十一区域、位于第十一区域之下的p型第十二区域、以及位于第十二区域之下的n型第十三区域；
采用第二掩膜的离子注入步骤还用于形成位于第十一、第十二和第十三区域一侧的n型第十四区域，其中该第十四区域自p型衬底的表面向下延伸至与第十三区域相当的深度；以及
采用第三掩膜的离子注入步骤还用于在第十一区域的另一侧形成p型第五阱。
17.如权利要求7所述的制作方法，其中半导体集成电路还包括电平移位PMOS晶体管，其中
采用第一掩膜的离子注入步骤还用于形成靠近p型衬底表面的n型第十五区域、位于第十五区域之下的p型第十六区域、以及位于第十六区域之下的n型第十七区域；
采用第二掩膜的离子注入步骤还用于形成毗邻第十五、第十六和第十七区域的n型第十八区域，其中该第十八区域自p型衬底的表面向下延伸至与第十七区域相当的深度；以及
采用第三掩膜的离子注入步骤还用于在第十五区域内形成p型第六阱。
18.如权利要求7所述的制作方法，其中半导体集成电路还包括NPN晶体管，其中
采用第一掩膜的离子注入步骤还用于形成靠近p型衬底表面的n型第十九区域、位于第十九区域之下的p型第二十区域、以及位于第二十区域之下的n型第二十一区域；
采用第二掩膜的离子注入步骤还用于形成围绕第十九、第二十和第二十一区域的n型第二十二区域，其中该第二十二区域自p型衬底的表面向下延伸至与第二十一区域相当的深度；以及
采用第三掩膜的离子注入步骤还用于在第十九区域内形成p型第七阱。
19.如权利要求7所述的制作方法，其中半导体集成电路还包括PNP晶体管，其中
采用第一掩膜的离子注入步骤还用于形成靠近p型衬底表面的n型第二十三区域、位于第二十三区域之下的p型第二十四区域、以及位于第二十四区域之下的n型第二十五区域；
采用第二掩膜的离子注入步骤还用于形成围绕第二十三、第二十四和第二十五区域的n型第二十六区域，其中该第二十六区域自p型衬底的表面向下延伸至与第二十五区域相当的深度；以及
采用第三掩膜的离子注入步骤还用于在第二十三区域内形成p型第八阱。
20.一种包括高端LDMOS晶体管、低端LDMOS晶体管、NMOS晶体管和PMOS晶体管的半导体集成电路的制作方法，包括：
提供半导体衬底；
定义高端漏区、围绕高端漏区的高端源区、围绕高端源区的高端外围区域、低端漏区、毗邻低端漏区的低端源区、NMOS区以及毗邻NMOS区的PMOS区；
采用第一掩膜向半导体衬底中连续注入n型、p型和n型杂质，其中高端漏区、高端源区和NMOS区在该步骤中被曝露出来以进行离子注入；
采用第二掩膜向半导体衬底中连续注入n型和p型杂质，其中低端漏区和低端源区在该步骤中被曝露出来以进行离子注入；
采用第三掩膜向半导体衬底中注入n型杂质，其中高端外围区域和PMOS区在该步骤中被曝露出来以进行离子注入；以及
采用第四掩膜向半导体衬底中注入p型杂质，其中高端源区、低端源区以及NMOS区在该步骤中曝露出来以进行离子注入。