半导体装置的制造方法与流程

本公开涉及半导体技术，且特别涉及半导体装置的制造方法。

背景技术：

半导体集成电路(integratedcircuit，ic)工业已经历了快速成长。在集成电路发展的过程中，功能密度(即每一芯片区的互连装置的数目)通常会增加，且几何尺寸(即使用制造工艺所能产生的最小组件(或线路))缩小。此元件尺寸微缩化的工艺一般来说具有增加生产效率与降低相关费用的益处。

元件尺寸微缩化也增加了处理与制造集成电路(ic)的复杂性。为实现这些进展，在集成电路处理和制造上需要类似的发展。举例来说，已经引入例如鳍式场效晶体管(fin-typefield-effecttransistor，finfet)的三维晶体管来取代平面晶体管。虽然目前的鳍式场效晶体管及制造鳍式场效晶体管的方法已经足以实现预期的目的，但是它们并非在各方面都完全令人满意。举例来说，需要改善在鳍式场效晶体管中形成栅极间隔物的工艺。

技术实现要素：

在一些实施例中，提供半导体装置的制造方法，其包含形成鳍特征部件于基底上方，基底具有第一区和第二区。形成栅极堆叠于第一区中的鳍特征部件上方，形成间隔层于第一区中的栅极堆叠上方和第二区中的鳍特征部件上方，其中间隔层分别沿着栅极堆叠的侧壁和鳍特征部件的侧壁设置，以及在不移除沿着第一区中的栅极堆叠的侧壁的间隔层的情况下，将沿着第二区中的鳍特征部件的侧壁的间隔层移除。

在一些其他实施例中，提供半导体装置的制造方法，其包含形成鳍特征部件于基底上方，基底具有第一区和第二区。形成栅极堆叠于第一区中的鳍特征部件上方，形成间隔层于第一区中的栅极堆叠上方和第二区中的鳍特征部件上方，其中间隔层沿着栅极堆叠的侧壁和鳍特征部件的侧壁设置，以及实施角度等离子体蚀刻，以在不移除沿着第一区中的栅极堆叠的侧壁的间隔层的情况下，将沿着第二区中的鳍特征部件的侧壁的间隔层移除。

在另外一些实施例中，提供半导体装置的制造方法，其包含形成鳍特征部件于基底上方，基底具有第一区和第二区。形成栅极堆叠于第一区中的鳍特征部件上方，形成间隔层于第一区中的栅极堆叠上方和第二区中的鳍特征部件上方，其中间隔层沿着栅极堆叠的侧壁和鳍特征部件的侧壁设置，将沿着第二区中的鳍特征部件的侧壁的间隔层改质，使其具有与沿着第一区中的栅极堆叠的侧壁的间隔层不同的蚀刻选择性，以及选择性地移除沿着鳍特征部件的侧壁的改质的间隔层。

附图说明

根据以下的详细说明并配合所附附图可以更加理解本公开的概念。应注意的是，根据本产业的标准惯例，图示中的各种特征部件并未必按照比例绘制。事实上，可能任意的放大或缩小各种特征部件的尺寸，以做清楚的说明。

图1显示依据一些实施例的制造半导体装置的例示性的方法的流程图。

图2a显示依据一些实施例的例示性的半导体装置的初始结构的图解透视图。

图2b显示依据一些实施例，沿图2a的线a-a，初始结构的范例的剖面示意图。

图2c显示依据一些实施例，沿图2a的线b-b，初始结构的范例的剖面示意图。

图3a显示依据一些实施例的例示性的半导体装置的图解透视图。

图3b显示依据一些实施例，沿图3a的线a-a，例示性的装置的剖面示意图。

图3c显示依据一些实施例，沿图3a的线b-b，例示性的装置的剖面示意图。

图4a显示依据一些实施例的例示性的半导体装置的图解透视图。

图4b、图4c、图4d和图4e显示依据一些实施例，沿图4a的线a-a，例示性的装置的剖面示意图。

图4f显示依据一些实施例，沿图4a的线b-b，例示性的装置的剖面示意图。

图4g和图4h显示依据一些实施例的例示性的蚀刻工艺的图解透视图。

图5显示依据一些实施例的制造半导体装置的另一个例示性的方法的流程图。

图6a显示依据一些实施例的例示性的半导体装置的图解透视图。

图6b、图6c、图6d和图6e显示依据一些实施例，沿图6a的线a-a，例示性的装置的剖面示意图。

图6f显示依据一些实施例，沿图6a的线b-b，例示性的装置的剖面示意图。

图7a显示依据一些实施例，沿图6a的线a-a，例示性的装置的剖面示意图。

图7b显示依据一些实施例，沿图6a的线b-b，例示性的装置的剖面示意图。

附图标记说明：

100、500方法

102、104、106、502、504、506、508步骤

200半导体装置

205初始结构

210基底

220鳍特征部件

230隔离特征部件

232源极/漏极区

234栅极区

240栅极堆叠(虚设栅极堆叠)

244电极层

246栅极硬掩模

247氧化物层

248氮化物层

310间隔层

310fs、310ft、310gs、310gt、310i间隔层部分

320栅极间隙壁

410等离子体流

420偏折机构

610离子注入

1250fs、1250ft、1250gt、1250i改质的间隔层部分

θ入射角

α倾斜角

具体实施方式

要了解的是本说明书以下的公开内容提供许多不同的实施例或范例，以实施本公开的不同特征部件。而本说明书以下的公开内容是叙述各个构件及其排列方式的特定范例，以求简化本公开的说明。当然，这些仅为范例并非用以限定本公开。例如，本说明书以下的公开内容叙述了将一第一特征部件形成于一第二特征部件之上或上方，即表示其包含了所形成的上述第一特征部件与上述第二特征部件是直接接触的实施例，亦包含了尚可将附加的特征部件形成于上述第一特征部件与上述第二特征部件之间，而使上述第一特征部件与上述第二特征部件可能未直接接触的实施例。另外，本公开的说明中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字是为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。

再者，为了方便描述附图中一元件或特征部件与另一(复数)元件或(复数)特征部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及类似的用语。除了附图所绘示的方位之外，空间相关用语涵盖使用或操作中的装置的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。

图1显示依据一些实施例的制造一个或多个半导体装置的方法100的流程图。后续将参考图2a、图2b和图2c所示的半导体装置200的初始结构205和图3a到图4g所示的半导体装置200详细讨论方法100。半导体装置200可为集成电路(integratedcircuit，ic)或集成电路的一部分，其可包括静态随机存取存储器(staticrandom-accessmemory，sram)及/或其他逻辑电路、被动元件例如电阻器、电容器和电感器、主动元件例如p型场效晶体管(p-typefieldeffecttransistor，pfet)、n型场效晶体管(n-typefet，nfet)、金属氧化物半导体场效晶体管(metal-oxidesemiconductorfieldeffecttrnasistor，mosfet)、互补式金属氧化物半导体(complementarymetal-oxidesemiconductor，cmos)晶体管、双极性晶体管、高电压晶体管、高频率晶体管、其他存储器单元及/或前述的组合。半导体装置200可包含三维装置和多栅极装置，例如双栅极场效晶体管(doublegatefet)、鳍式场效晶体管(finfet)、三栅极晶体管(tri-gatefet)、奥米加晶体管(omegafet)和栅极环绕(gate-all-around，gaa)装置，栅极环绕装置包含垂直式栅极环绕装置和水平式栅极环绕装置。

请参照图1、图2a、图2b和图2c，方法100从步骤102开始，步骤102接收半导体装置200的初始结构205。初始结构205包含基底210，基底210可为块状(bulk)硅基底。或者，基底210可包括元素半导体，例如晶体结构中的硅或锗；化合物半导体，例如硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟；或前述的组合。可能的基底210也包含绝缘层上覆硅(silicon-on-insulator，soi)基底，通过使用植氧分离(separationbyimplantationofoxygen，simox)、晶片接合及/或其他合适的方法制造绝缘层上覆硅基底。

一些例示性的基底210也包含绝缘层。绝缘层包括任何合适的材料，包含氧化硅、蓝宝石及/或前述的组合。例示性的绝缘层可为埋置氧化层(buriedoxide，box)。绝缘层通过任何合适的工艺形成，例如注入(例如植氧分离(simox))、氧化、沉积及/或其他合适的工艺。在一些例示性的初始结构205中，绝缘层为绝缘层上覆硅基底的组件(例如层)。

基底210也可包含各种掺杂区，掺杂区可以掺杂p型掺杂物例如硼或bf2、n型掺杂物例如磷或砷及/或前述的组合。掺杂区可直接形成于基底210上、p型井结构中、n型井结构中、双井(dual-well)结构中及/或使用增高结构。基底210可更包含各种主动区，例如配置为n型金属氧化物半导体晶体管装置的区域和配置为p型金属氧化物半导体晶体管装置的区域。

初始结构205也包含多个鳍(fin)特征部件220形成于基底210上方。鳍特征部件220通过任何合适的工艺包含各种沉积工艺、光微影工艺及/或蚀刻工艺形成。例示性的光微影工艺包含形成光致抗蚀剂层(光致抗蚀剂)覆盖基底(例如硅层)、将光致抗蚀剂曝光至一图案、实施曝光后烘烤工艺，以及将光致抗蚀剂显影，以形成包含光致抗蚀剂的掩模元件。接着，使用掩模元件在基底210内蚀刻出鳍特征部件220。没有被掩模元件保护的区域通过反应性离子蚀刻(reactiveionetching，rie)工艺及/或其他合适的工艺蚀刻。在一例子中，鳍特征部件220通过将基底210的一部分图案化和蚀刻形成。在另外一例子中，鳍特征部件220通过将绝缘层上覆硅(soi)基底的沉积于绝缘层上方的硅层(举例来说，硅-绝缘层-硅堆叠的上部硅层)图案化和蚀刻形成。

初始结构205也可包含各种隔离特征部件230。隔离特征部件230隔开基底210中的各种装置区。隔离特征部件230包含通过使用不同工艺技术形成的不同结构。举例来说，隔离特征部件230可包含浅沟槽隔离(shallowtrenchisolation，sti)特征部件。浅沟槽隔离(sti)特征部件的形成可包含在基底210内蚀刻出沟槽，并将例如氧化硅、氮化硅及/或氮氧化硅的绝缘材料填入沟槽中。填充的沟槽可具有多层结构，例如热氧化物衬垫层和氮化硅填入沟槽的。可实施化学机械研磨(chemicalmechanicalpolishing，cmp)以回磨(polishback)多余的绝缘材料，并将隔离特征部件230的顶表面平坦化。

在一些实施例中，基底210具有源极/漏极(source/drain，s/d)区232和栅极区234。在一些实施例中，一个源极/漏极区232为源极区，且另一个源极/漏极区232为漏极区。源极/漏极区232通过栅极区234分开。

初始结构205也包含一个或多个栅极堆叠240形成于基底210中的栅极区234上方，栅极堆叠240包含包裹于鳍特征部件220的一部分上方。在一些实施例中，栅极堆叠240为虚设(dummy)(牺牲)栅极堆叠，且最终的栅极堆叠将于半导体装置200的后续的工艺阶段取代虚设栅极堆叠240。特别来说，高介电常数(high-k，hk)介电层和金属栅极(metalgate，mg)电极可于之后的工艺阶段取代虚设栅极堆叠240。在一些实施例中，虚设栅极堆叠240包含虚设介电层(未绘示)、电极层244和栅极硬掩模246，栅极硬掩模246可包含多层(例如氧化物层247和氮化物层248)。在一些实施例中，虚设栅极堆叠240不包含虚设介电层。举例来说，在虚设栅极堆叠240的沉积之前，将虚设介电层移除。在一些实施例中，除了虚设介电层之外或代替虚设介电层，虚设栅极堆叠240包含额外的虚设栅极介电层。

在一些实施例中，虚设栅极堆叠240通过各种工艺步骤例如层沉积、图案化、蚀刻和其他合适的工艺步骤形成。例示性的层沉积工艺包含化学气相沉积(chemicalvapordeposition，cvd)，化学气相沉积包含低压化学气相沉积和等离子体增强化学气相沉积、物理气相沉积(physicalvapordeposition，pvd)、原子层沉积(atomiclayerdeposition，ald)、热氧化、电子束蒸镀及/或其他合适的沉积技术或前述的组合。以形成虚设栅极堆叠240的例子来说，图案化工艺包含微影工艺(例如光微影或电子束微影)，微影工艺可更包含光致抗蚀剂涂布(例如旋转(spin-on)涂布)、软烤、光掩模对准、曝光、曝光后烘烤、光致抗蚀剂显影、清洗、干燥(例如旋转干燥及/或硬烤)、其他合适的微影技术及/或前述的组合。在一些实施例中，蚀刻工艺可包含干蚀刻(例如反应性离子蚀刻(rie))、湿蚀刻及/或其他蚀刻方法。

如前所示，虚设栅极堆叠240可包含额外的栅极介电层。举例来说，虚设栅极堆叠240可包含氧化硅，或者或另外地，虚设栅极堆叠240的栅极介电层可包含氮化硅、高介电常数介电材料或其他合适的材料。在一些实施例中，电极层244可包含多晶硅(polycrystallinesilicon，polysilicon)。在一些实施例中，栅极硬掩模246包含氧化物层247，例如可包含氧化硅的垫氧化物层。在一些实施例中，栅极硬掩模246包含氮化物层248，例如可包含氮化硅(si3n4)、氮氧化硅及/或碳化硅的垫氮化物层。

请参照图1、图3a和图3b，当接收初始结构205之后，方法100进行至步骤104，步骤104形成间隔层310于基底210上方。间隔层310可为顺应性的介电层形成于源极/漏极区232和栅极区234上方。间隔层310可形成间隔元件于虚设栅极堆叠240的侧壁上。间隔层310可包含介电材料，例如氧化硅、氮化硅、碳化硅、氮氧化硅、sicn膜、碳氧化硅、siocn膜及/或前述的组合。在一些实施例中，间隔层310包含多层，例如主要间隔墙、衬垫层和类似层。间隔层310可通过化学机械研磨(cvd)、次常压化学气相沉积(subatmosphericcvd，sacvd)、流动式(flowable)化学气相沉积、原子层沉积(ald)、物理气相沉积(pvd)及/或其他合适的工艺形成。

因此，间隔层310包裹于源极/漏极区232中的鳍特征部件220上方，使间隔层310沿着鳍特征部件220的侧壁(标示为间隔层部分310fs)、在鳍特征部件220的顶部上(标示为间隔层部分310ft)和在隔离特征部件230上方(标示为间隔层部分310i)。此外，间隔层310包裹于栅极区234中的虚设栅极堆叠240上方，使间隔层310沿着虚设栅极堆叠240的侧壁(标示为间隔层部分310gs)和在虚设栅极堆叠240的顶部上(标示为间隔层部分310gt)。可以注意的是，间隔层部分310fs是沿着yz平面，间隔层部分310gs是沿着xz平面，xz平面大致垂直于yz平面。间隔层部分310ft、310gt和310i是沿着xy平面。

一般来说，设计将间隔层部分310fs和310ft移除，以暴露出鳍特征部件220，用于在源极/漏极区232中的鳍特征部件220上方的后续源极/漏极特征部件的形成，其提供许多装置效能上的优点，例如增加源极/漏极体积，以提高用于通道移动率提升的源极/漏极应力效应。在大致不蚀刻间隔层部分310gs的情况下移除间隔层部分310fs和310ft是个挑战，特别是当间隔层部分310fs、310ft和310gs在工艺中通过相同的间隔层形成，间隔层部分310gs将作为栅极间隙壁。栅极间隙壁的损失或部分厚度损失可能导致暴露出栅极堆叠240的一些部分，并在后续源极/漏极形成期间，在栅极堆叠240上造成长出外延蘑菇形缺陷(epitaxialmushroomdefect)。为了解决这个问题，本公开提供在大致不蚀刻栅极区234中沿着栅极堆叠240的侧壁的间隔层310的情况下，移除源极/漏极区232中沿着鳍特征部件220的侧壁的间隔层310的方法。

请参照图1、图4a、图4b和图4c，方法100进行至步骤106，步骤106实施角度等离子体(angle-plasma)蚀刻，以在大致不蚀刻间隔层部分310gs的情况下移除间隔层部分310fs、310ft和310i，并且也蚀刻间隔层部分310gt。在角度等离子体蚀刻工艺中，适当的气体混合物的辉光放电(等离子体)的高速流，等离子体流(plasmaflux)410，以相对于xy平面的法线c-c的入射角θ指向基底210。在本实施例中，等离子体流410指向平行于间隔层部分310gs设置的平面(xz平面)，因此等离子体流410大致不蚀刻间隔层部分310gs。在角度等离子体蚀刻工艺期间，相对于入射角θ等于0的中心处，控制入射角θ的角度使其在-a度至+a度的范围内改变。此处符号「-」和符号「+」代表相对于中心的两相对方向。举例来说，入射角θ在从-45度至+45度的范围内改变。在一些实施例中，角度等离子体蚀刻工艺可包含三个步骤:第一步骤为有着入射角θ的角度等离子体蚀刻工艺，使等离子体流410朝向间隔层部分310fs的右侧(如图4b所示)，第二步骤为有着入射角θ为0的另一个角度等离子体蚀刻工艺(如图4c所示)，使等离子体流410朝向间隔层部分310ft、310gt和310i，且第三步骤为有着入射角θ的角度等离子体蚀刻工艺，使等离子体流410朝向间隔层部分310fs的左侧(如图4d所示)。

在一些实施例中，如图4g所示，入射角θ通过使用偏折机构(deflectingmechanism)420将等离子体流410偏折而诱发产生。偏折机构420可包含准直器(collimator)、磁场、电场及/或前述的组合。或者，如图4h所示，入射角θ通过将基底210从线d-d倾斜了入射角θ的角度而诱发产生，此处线d-d垂直于等离子体流410的方向。

角度等离子体蚀刻工艺可采用含氟气体(例如sf4、sf6、ch2f2、chf3及/或c2f-6)、含氯气体(例如cl2、chcl3、ccl4及/或bcl3)、含溴气体(例如hbr及/或chbr3)、含碘气体、其他合适的气体及/或等离子体及/或前述的组合实施。

因此，如图4e和图4f所示，将间隔层部分310fs、310ft、310gt和310i移除，而间隔层部分310gs保持完好。也就是说，暴露出源极/漏极区232中的鳍特征部件220，而沿着虚设栅极堆叠240的侧壁的间隔层部分310gs保持完好，间隔层部分310gs也被称为栅极间隙壁320。

可提供额外的步骤于方法100之前、方法100期间和方法100之后，且在方法100的额外实施例中，可取代、消除或移动前述的一些步骤。

图5为制造半导体装置200的另一例示性的方法500的流程图。步骤502和504相似于前述方法100的步骤102和104。因此，前述关于步骤102和104的讨论可分别应用于步骤502和504。本公开在各种实施例中重复参考符号及/或用字。此重复是为了简化与清晰的目的，除非另有说明，重复的参考符号及/或用字指出各种实施例中相似的特征部件。

请参照图5、图6a、图6b和图6c，方法500进行至步骤506，步骤506实施离子注入610以将间隔层部分310fs、310ft和310i分别改质为改质的间隔层部分1250fs、1250ft和1250i，而间隔层部分310gs保持完好。间隔层部分310gt也被改质，称为改质的间隔层部分1250gt。离子注入工艺将离子种类导入间隔层部分310fs、310ft、310gt和310i，其在以下讨论的后续的蚀刻中，相较于间隔层部分310gs，增加间隔层部分310fs、310ft、310gt和310i的蚀刻速率。在一实施例中，实施使用氮种类的离子注入将间隔层部分310fs、310ft、310gt和310i改质。或者，注入的种类可包含例如氧、氟、硼及/或其他种类。

在本实施例中，离子注入610的离子种类的流动指向平行于xz平面，其中间隔层部分310gs设置于xz平面，因此离子注入610不会将间隔层部分310gs改质。在一些实施例中，离子注入610为相对于xy平面的法线c-c具有倾斜角α的倾斜的离子注入。倾斜角α在从0度(相对于法线c-c)至约90度(在法线c-c的两侧上)的范围内。设计离子注入610的倾斜角α，以将间隔层部分310fs、310ft、310gt和310i改质。在一些实施例中，离子注入工艺可包含三个步骤:第一步骤为有着倾斜角α的离子注入610，使离子束朝向间隔层部分310fs的右侧(如图6b所示)，第二步骤为有着倾斜角α为0的另一离子注入610(如图6c所示)，使离子束朝向间隔层部分310ft、310gt和310i，且第三步骤为有着倾斜角α的离子注入610，使离子束朝向间隔层部分310fs的左侧(如图6d所示)。

请参照图5、图7a和图7b，方法500进行至步骤508，步骤508将改质的间隔层部分1250fs、1250ft、1250i和1250gt移除。如前所提及，在本实施例中，改质的间隔层部分1250fs、1250ft、1250i和1250gt相较于间隔层部分310gs具有大致上不同的蚀刻选择性。因此，在大致不蚀刻间隔层部分310gs的情况下，将改质的间隔层部分1250fs、1250ft、1250i和1250gt移除。在一实施例中，蚀刻工艺为有着相应蚀刻剂的湿蚀刻，蚀刻剂可包含磷酸(h3po4)、氢氧化铵(nh4oh)、氢氟酸(hf)、稀释氢氟酸溶液、氢氯酸(hcl)及/或其他合适的湿蚀刻溶液及/或前述的组合。

可提供额外的步骤于方法100和500之前、方法100和500期间和方法100和500之后，且在方法100和500的额外实施例中，可取代、消除或移动前述的一些步骤。举例来说，在鳍特征部件220暴露于源极/漏极区232之后，源极/漏极特征部件形成于暴露的鳍特征部件220上方，且通过虚设栅极堆叠240(包含栅极间隙壁320)隔开。源极/漏极特征部件可包含锗(ge)、硅(si)、砷化镓(gaas)、砷化铝镓(algaas)、硅锗(sige)、磷砷化镓(gaasp)、锑化镓(gasb)、锑化铟(insb)、砷化铟镓(ingaas)、砷化铟(inas)或其他合适的材料。在一些实施例中，使鳍特征部件220的一部分凹陷，以形成源极/漏极凹口，接着源极/漏极特征部件通过例如化学气相沉积(cvd)、气相外延(vapor-phaseepitaxy，vpe)及/或超高真空化学气相沉积(ultra-highvacuumcvd，uhv-cvd)、分子束外延及/或其他合适工艺的外延成长工艺形成于源极/漏极凹口上方。可实施一个或多个退火工艺来活化掺杂物，退火工艺包括快速热退火(rapidthermalannealing，rta)及/或激光退火工艺。

举另一例子来说，在形成源极/漏极特征部件之后，高介电常数介电层/金属栅极(hk/mg)取代虚设栅极堆叠240。在一些实施例中，先将虚设栅极堆叠240移除，以形成栅极沟槽，且鳍特征部件220的一部分暴露于栅极沟槽中。蚀刻工艺可包含选择性的湿蚀刻、选择性的干蚀刻及/或前述的组合。接着，高介电常数介电层/金属栅极形成于栅极沟槽上方，并且包含包裹于暴露的鳍特征部件220上方。高介电常数介电层/金属栅极可包含高介电常数介电层和金属栅极电极。高介电常数介电层可包含lao、alo、zro、tio、ta2o5、y2o3、srtio3(sto)、batio3(bto)、bazro、hfzro、hflao、hfsio、lasio、alsio、hftao、hftio、(ba,sr)tio3(bst)、al2o3、si3n4、氮氧化物(sion)或其他合适的材料。金属栅极电极可包含ti、ag、al、tialn、tac、tacn、tasin、mn、zr、tin、tan、ru、mo、al、wn、cu、w、re、i、co、ni、其他合适的材料或前述的组合。高介电常数介电层/金属栅极可通过例如化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(ald)及/或其他技术的工艺形成。

半导体装置200可包含额外的特征部件，其可通过后续的工艺形成。举例来说，各种导通孔/导线和多层互连特征部件(例如金属层和层间介电质)形成于基底210上方。举例来说，多层互连包含例如传统导通孔或接点的垂直互连和例如金属线的水平互连。各种互连特征部件可使用包含铜、钨及/或硅化物的各种导电材料。在一例子中，使用镶嵌及/或双镶嵌工艺以形成与铜相关的多层互连结构。

基于前述，可以看到本公开提供在大致不蚀刻沿着栅极堆叠的侧壁的间隔层部分的情况下，移除部分间隔层以暴露出在源极/漏极区中的鳍特征部件的方法。此方法采用角度等离子体蚀刻，以选择性地移除在源极/漏极区中的鳍特征部件上方的间隔层部分。此方法也采用改变鳍特征部件上方的间隔层部分的蚀刻选择性，以达到选择性蚀刻，将在源极/漏极区中的鳍特征部件上方的改质的间隔层部分移除。

本公开提供制造半导体装置的许多不同的实施例，其相较于现有方法提供一或更多改善。在一实施例中，半导体装置的制造方法包含形成鳍特征部件于基底上方，基底具有第一区和第二区。形成栅极堆叠于第一区中的鳍特征部件上方，并形成间隔层于第一区中的栅极堆叠上方和第二区中的鳍特征部件上方，间隔层分别沿着栅极堆叠的侧壁和鳍特征部件的侧壁设置。此方法也包含在不移除沿着第一区中的栅极堆叠的侧壁的间隔层的情况下，将沿着第二区中的鳍特征部件的侧壁的间隔层移除。

在一些其他实施例中，其中移除沿着第二区中的鳍特征部件的侧壁的间隔层是通过角度等离子体(angle-plasma)蚀刻移除。

在一些其他实施例中，其中角度等离子体蚀刻的等离子体流指向平行于第一区中的栅极堆叠的侧壁的平面。

在一些其他实施例中，其中在不移除沿着栅极堆叠的侧壁的间隔层的情况下，将沿着第二区中的鳍特征部件的侧壁的间隔层移除的步骤包含将沿着第二区中的鳍特征部件的侧壁的间隔层改质，以及选择性地蚀刻改质的间隔层。

在一些其他实施例中，其中将沿着第二区中的鳍特征部件的侧壁的间隔层改质的步骤包含实施离子注入工艺于第二区中的鳍特征部件的侧壁上。

在一些其他实施例中，其中离子注入指向平行于第一区中的栅极堆叠的侧壁的平面。

在一些其他实施例中，其中离子注入包含倾斜的离子注入。

在一些其他实施例中，其中形成间隔层于第一区中的栅极堆叠上方和第二区中的鳍特征部件上方的步骤包含形成间隔层分别于鳍特征部件的顶表面和栅极堆叠的顶表面上方。

在一些其他实施例中，其中将沿着第二区中的鳍特征部件的侧壁的间隔层移除的步骤包含将鳍特征部件的顶表面和栅极堆叠的顶表面上方的间隔层移除。

在另一实施例中，半导体装置的制造方法包含形成鳍特征部件于基底上方，基底具有第一区和第二区。形成栅极堆叠于第一区中的鳍特征部件上方，并形成间隔层于第一区中的栅极堆叠上方和第二区中的鳍特征部件上方，间隔层沿着栅极堆叠的侧壁和鳍特征部件的侧壁设置。此方法也包含实施角度等离子体蚀刻，以在不移除沿着第一区中的栅极堆叠的侧壁的间隔层的情况下，将沿着第二区中的鳍特征部件的侧壁的间隔层移除。

在一些其他实施例中，其中实施角度等离子体蚀刻以移除沿着第二区中的鳍特征部件的侧壁的间隔层的步骤包含将角度等离子体蚀刻的等离子体流指向平行于第一区中的栅极堆叠的侧壁的平面。

在一些其他实施例中，其中形成间隔层于第一区中的栅极堆叠上方和第二区中的鳍特征部件上方的步骤包含形成间隔层于鳍特征部件的顶表面和栅极堆叠的顶表面上方。

在一些其他实施例中，其中实施角度等离子体蚀刻以移除沿着第二区中的鳍特征部件的侧壁的间隔层的步骤包含将鳍特征部件的顶表面和栅极堆叠的顶表面上方的间隔层移除。

在另一实施例中，半导体装置的制造方法包含形成鳍特征部件于基底上方，基底具有第一区和第二区。形成栅极堆叠于第一区中的鳍特征部件上方，并形成间隔层于第一区中的栅极堆叠上方和第二区中的鳍特征部件上方，间隔层沿着栅极堆叠的侧壁和鳍特征部件的侧壁设置。此方法也包含将沿着第二区中的鳍特征部件的侧壁的间隔层改质，使其具有与沿着第一区中的栅极堆叠的侧壁的间隔层不同的蚀刻选择性，此方法也包含选择性地移除沿着鳍特征部件的侧壁的改质的间隔层。

在一些其他实施例中，其中将沿着第二区中的鳍特征部件的侧壁的间隔层改质的步骤包含实施离子注入于沿着第二区中的鳍特征部件的侧壁的间隔层上。

在一些其他实施例中，其中离子注入指向平行于栅极堆叠的侧壁的平面。

在一些其他实施例中，其中离子注入包含倾斜的离子注入。

在一些其他实施例中，其中形成间隔层于第一区中的栅极堆叠上方和第二区中的鳍特征部件上方的步骤包含形成间隔层于鳍特征部件的顶表面和栅极堆叠的顶表面上方。

在一些其他实施例中，其中将沿着第二区中的鳍特征部件的侧壁的间隔层改质的步骤包含将鳍特征部件的顶表面和栅极堆叠的顶表面上方的间隔层改质。

在一些其他实施例中，其中选择性地移除沿着鳍特征部件的侧壁的改质的间隔层的步骤包含将鳍特征部件的顶表面和栅极堆叠的顶表面上方的改质的间隔层移除。

前述内文概述了许多实施例的特征，使本领域技术人员可以从各个方面更佳地了解本公开。本领域技术人员应可理解，且可轻易地以本公开为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本领域技术人员也应了解这些相等的结构并未背离本公开的发明精神与范围。在不背离本公开的发明精神与范围的前提下，可对本公开进行各种改变、置换或修改。