1.一种用于防止静电放电(ESD)的半导体器件，所述半导体器件的特征在于包括：
衬底，所述衬底是第一导电类型的半导体；
在所述衬底上的轻掺杂外延层，在至少一个区域中具有中间的重掺杂掩埋层，所述外延层和掩埋层具有不同于第一导电类型的第二导电类型；
所述至少一个区域内的半导体控制整流器SCR结构，所述SCR结构包括在接地端子与焊盘端子之间的下列：
在中度掺杂为具有第二导电类型的第一阱内的重掺杂为具有第一导电类型的第一浅区域，第一浅区域和第一阱形成触发晶体管的发射极-基极结；
在中度掺杂为具有第一导电类型的第二阱内的重掺杂为具有第二导电类型的第二浅区域，第二浅区域和第二阱形成锁存晶体管的发射极-基极结，其中第一阱和第二阱被所述外延层的轻掺杂部分隔开；以及
PN结，耦合至第一浅区域或者第二浅区域作为正向偏置的串联二极管。
2.根据权利要求1所述的半导体器件，其特征在于所述至少一个区域由延伸穿过所述掩埋层到达所述衬底的一个或者多个隔离沟槽横向地界定。
3.根据权利要求2所述的半导体器件，其特征在于所述掩埋层与所述衬底之间的结充当在所述触发晶体管的所述基极与所述衬底之间反向偏置的齐纳二极管。
4.根据权利要求1-3中的任一项所述的半导体器件，其特征在于所述PN结由所述外延层的第二部分内的重掺杂为具有第一导电类型的第三浅区域形成，第三浅区域连接至所述焊盘端子，以及其中第二部分通过第一浅区域与重掺杂为具有第二导电类型的第四浅区域之间的导电迹线耦合至第一浅区域。
5.根据权利要求4所述的半导体器件，其特征在于还在第一浅区域与第四浅区域之间包括隔离沟槽，所述隔离沟槽延伸穿过第一阱以及所述掩埋层到达所述衬底。
6.根据权利要求1-3中的任一项所述的半导体器件，其特征在于所述SCR结构还包括第一阱内的重掺杂为具有第二导电类型的第五浅区域以充当触发节点，其中所述触发节点耦合至触发元件。
7.根据权利要求6所述的半导体器件，其特征在于所述触发元件包括耦合在所述触发节点与所述接地端子之间的低电压穿通(LVPT)器件。
8.根据权利要求6所述的半导体器件，其特征在于所述掩埋层与所述衬底之间的结充当在所述触发晶体管的所述基极与所述衬底之间反向偏置的第一齐纳二极管，以及其中所述触发元件包括击穿电压小于第一齐纳二极管的击穿电压的第二齐纳二极管。
9.根据权利要求6所述的半导体器件，其特征在于所述触发元件在所述轻掺杂外延层的分隔区域内形成，所述分隔区域与所述衬底间具有中间的掩埋层并且被延伸穿过所述掩埋层到所述衬底的一个或者多个隔离沟槽界定。
10.根据权利要求1-3中的任一项所述的半导体器件，其特征在于它还包括中度掺杂为具有第一导电类型的第三阱，第三阱插入在第二阱与所述外延层的所述轻掺杂部分之间以增强所述半导体器件的保持电流。
11.根据权利要求1-3中的任一项所述的半导体器件，其特征在于第一导电类型是p型以及第二导电类型是n型。
12.根据权利要求1-3中的任一项所述的半导体器件，其特征在于第一导电类型是n型以及第二导电类型是p型。