技术总结
本实用新型涉及用于防止静电放电的半导体器件。所述半导体器件包括：第一导电类型的半导体衬底；在衬底上的轻掺杂外延层，在至少一个区域中有中间的重掺杂掩埋层，外延层和掩埋层是第二导电类型；至少一个区域内的SCR结构。SCR结构包括在接地与焊盘端子之间的：中度掺杂为第二导电类型的第一阱内的重掺杂为第一导电类型的第一浅区，其形成触发晶体管的发射极‑基极结；中度掺杂为第一导电类型的第二阱内的重掺杂为第二导电类型的第二浅区，其形成锁存晶体管的发射极‑基极结，其中第一和第二阱被外延层的轻掺杂部分隔开；和PN结，耦合至第一或者第二浅区作为正偏置串联二极管。解决的技术问题是防止对电路造成ESD损害，技术效果是为电路提供ESD保护。
技术研发人员：D·D·马里罗;陈宇鹏;S·M·埃特尔;U·夏尔马
受保护的技术使用者：半导体元件工业有限责任公司
文档号码：201621057381
技术研发日：2016.09.14
技术公布日：2017.03.08