后段工艺可靠性测试结构的制作方法

本实用新型属于半导体制造领域，涉及一种测试结构，特别是涉及一种后段工艺可靠性测试结构。

背景技术：

随着集成电路技术的发展，越来越多的先进工艺不断出现。层间金属之间的金属插塞(via)的刻蚀对后段可靠性(BEOL reliability)产生了严重的影响。如果金属插塞蚀刻的效果不理想，例如包括金属插塞蚀刻偏移或者过度蚀刻，都将会影响到后段工艺的可靠性。一般来说，相较于下层金属插塞，顶层金属插塞的直径要大得多。在制作金属线的过程中，若顶层通孔刻蚀过程中产生偏移，将发生顶层通孔边缘部分蚀刻进下一层的层间介质层(ILD，Inter Layer Dielectric，层间介质层)中，进而后续形成的顶层金属插塞边缘部分嵌入下一层层间介质层中，使得该层层间介质层变薄，从而顶层金属层以下的两层层间金属层之间击穿电压大幅降低，对后道工艺性能产生影响。

图1显示为现有技术中针对金属线层对金属线层(metal to metal)结构设计的梳齿状测试结构示意图。图2显示为现有技术中针对上层金属线层对下层金属线层(upper metal to bottom metal)结构设计的重叠梳齿状测试结构示意图。随着先进技术的发展，所有金属层堆栈的层间介质层测试结构用于监视工艺过程成为必要，如图3所示，该测试结构已经使用在先进的工艺中，例如40nm和28nm工艺中，但是，在先前测试后段工艺的测试结构设计中，我们只检测金属层间介质(IMD)的性能，是在同一层金属层或是上层金属层对下层金属层且没有金属插塞的连接，但是，在实际生产过程中，我们使用了许多金属插塞的蚀刻工艺，若金属插塞偏移导致的层间金属可靠性降低问题不能被及时发现，将会对器件产生不良影响。

目前，仅具有分别检测金属线层对金属线层、金属插塞对金属插塞性能的测试结构，由于测试结构模型的限制，先前的测试结构不能检测后段工艺中所有层的金属线层对金属线层、金属插塞对金属插塞以及金属线层对金属插塞，所以，设计一种新的测试结构可以同时检测所有层的金属线层对金属线层、金属插塞对金属插塞以及金属线层对金属插塞等的性能十分必要。

技术实现要素：

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种后段工艺可靠性测试结构，用于解决现有技术中的后段可靠性测试结构不能同时检测所有层的Via-Via、Via-Metal以及Metal-Metal的性能问题。

为实现上述目的，本实用新型提供一种后段工艺可靠性测试结构，位于晶圆切割道内，适于检测后段工艺中的薄弱点，所述测试结构包括：多层金属线层，包括自下而上依次设置的第一金属线层至第N金属线层，每层金属线层包括至少两条相互平行的测试金属线，且相邻金属线层中的测试金属线在水平面内的投影垂直相交；金属插塞，位于所述多层金属线层中相邻金属线层之间，适于电连接所述相邻金属线层中的测试金属线；测试焊盘，包括第一测试焊盘和第二测试焊盘，所述第一测试焊盘连接所述多层金属线层中的奇数层金属线层，且每层的所述奇数层金属线层中的测试金属线与所述第一测试焊盘依次间隔连接；所述第二测试焊盘连接所述多层金属线层中的偶数层金属线层，且每层的所述偶数层金属线层中的测试金属线与所述第二测试焊盘依次间隔连接；金属层间介质，所述金属层间介质位于所述多层金属线层中相邻金属线层之间，适于隔离所述相邻金属线层以及所述相邻金属线层之间的金属插塞。

于本实用新型的一实施方式中，与所述测试焊盘连接的测试金属线中远离所述测试焊盘的一端悬空。

于本实用新型的一实施方式中，每层的所述奇数层金属线层中的测试金属线的一端与所述第一测试焊盘依次间隔连接，另一端与所述第一测试焊盘不连接；每层的所述偶数层金属线层中的测试金属线的一端与所述第二测试焊盘依次间隔连接，另一端与所述第二测试焊盘不连接。

于本实用新型的一实施方式中，所述多层金属线层的层数N的取值范围为：2≤N≤8，且N为自然数。

于本实用新型的一实施方式中，所述测试焊盘与所述测试金属线均通过金属互连线连接。

于本实用新型的一实施方式中，每层所述金属线层中的测试金属线的尺寸均相同。

于本实用新型的一实施方式中，所述测试金属线之间的间距以及金属插塞之间的间距均符合设计规范允许的最小间距。

于本实用新型的一实施方式中，所述第一测试焊盘和所述第二测试焊盘分别接地和接高电压。

如上所述，本实用新型的一种后段工艺可靠性测试结构，具有以下有益效果：

1、本实用新型的后段工艺可靠性测试结构可同时检测堆栈的所有层的Via-Via、Via-Metal以及Metal-Metal的性能问题，简化现有技术中针对BEOL进行性能测试的过程，提高了测试效率。

2、缩短半导体集成电路的生产周期，降低了生产成本。

3、本实用新型的后段工艺可靠性测试结构可以扩展用于小于40nm的先进工艺中。

附图说明

图1为现有技术中针对金属线层对金属线层结构设计的梳齿状测试结构示意图。

图2为现有技术中针对上层金属线层对下层金属线层结构设计的重叠梳齿状测试结构示意图。

图3为现有技术中所有金属层堆栈的层间介质层测试结构示意图。

图4为本实用新型后段工艺可靠性测试结构的示意图。

图5为图4中沿AA’剖视后理想状况下的示意图。

图6为图4中沿AA’剖视后实际状况下的示意图。

图7为图4中沿AA’剖视后金属插塞蚀刻偏移状况下的示意图。

元件标号说明

1 测试金属线

11 第M-1层测试金属线

12 第M层测试金属线

13 第M+1层测试金属线

2 金属插塞

31 第一测试焊盘

32 第二测试焊盘

具体实施方式

以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。

请参阅图4至图7。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的范畴。

请参阅图4-图5，本实用新型提供一种后段工艺可靠性测试结构，位于晶圆切割道内，适于检测后段工艺中的薄弱点，所述测试结构包括：多层金属线层，包括自下而上依次设置的第一金属线层至第N金属线层，每层金属线层包括至少两条相互平行的测试金属线1，且相邻金属线层中的测试金属线1在水平面内的投影垂直相交；金属插塞2，位于所述多层金属线层中相邻金属线层之间，适于电连接所述相邻金属线层中的测试金属线1；测试焊盘，包括第一测试焊盘31和第二测试焊盘32，所述第一测试焊盘31连接所述多层金属线层中的奇数层金属线层，且每层的所述奇数层金属线层中的测试金属线1与所述第一测试焊盘31依次间隔连接；所述第二测试焊盘32连接所述多层金属线层中的偶数层金属线层，且每层的所述偶数层金属线层中的测试金属线1与所述第二测试焊盘32依次间隔连接；金属层间介质(未示出)，所述金属层间介质位于所述多层金属线层中相邻金属线层之间，适于隔离所述相邻金属线层以及所述相邻金属线层之间的金属插塞2。

例如，第一测试焊盘31连接第一、三、五等奇数层金属线层中的测试金属线1，且第一、三、五等奇数层金属线层中的测试金属线1并非全部与所述第一测试焊盘31连接，而是间隔连接；第二测试焊盘32连接第二、四、六等偶数层金属线层中的测试金属线1，且第二、四、六等偶数层金属线层中的测试金属线1并非全部与所述第二测试焊盘32连接，而是间隔连接。

作为示例，所述多层金属线层的层数N的取值范围优选为：2≤N≤8，且N为自然数。

该实施例中，以任意相邻的三层第M-1层测试金属线11、第M层测试金属线12、第M+1层测试金属线13为例，其中2≤M＜N，且N为自然数。

作为示例，与所述测试焊盘连接的测试金属线1中远离所述测试焊盘的一端悬空。

作为示例，每层的所述奇数层金属线层中的测试金属线1的一端与所述第一测试焊盘31依次间隔连接，另一端与所述第一测试焊盘31不连接；每层的所述偶数层金属线层中的测试金属线1的一端与所述第二测试焊盘32依次间隔连接，另一端与所述第二测试焊盘32不连接。

作为示例，所述测试焊盘与所述测试金属线1均通过金属互连线连接(未示出)。

作为示例，每层所述金属线层中的测试金属线1的尺寸均相同，为例方便测试的需要，每层所述金属线层中的测试金属线1的尺寸均相同。

图5为图4中沿AA’剖视后理想状况下的示意图，金属插塞2无偏移的对准每一层的测试金属线1，且理想状况下，金属插塞2为规则的圆柱体结构，上下宽度是一致的。但实际情况如图6所示，金属插塞2未圆锥台形结构，也即金属插塞2顶部半径会大于底部的半径。而在制作测试金属线1的过程中，经常发生顶层金属插塞2刻蚀过程中产生偏移，如图7所示，顶层金属插塞2的边缘部分蚀刻进下一层层间介质层中，进而后续形成的顶层金属插塞2边缘部分嵌入下一层的层间介质层中，使得该层层间介质层变薄，从而顶层金属层以下的两层层间金属层之间击穿电压大幅降低，对后段工艺性能产生影响。

作为示例，所述测试金属线1之间的间距以及金属插塞2之间的间距均符合设计规范允许的最小间距。如图4所示的，MinA为偶数层中测试金属线1之间的最小间距，MinC为奇数层中测试金属线1之间的最小间距，MinB为同层中金属插塞2之间的最小距离。当然，这些间距之间的层间介质层正是我们需要测试的容易出现缺陷的薄弱点，还需要注意的是，薄弱点还包括图中未示出的金属插塞2与测试金属线1之间以及相邻金属线层之间的层间介质层。

作为示例，所述第一测试焊盘31和所述第二测试焊盘32分别接地和接高电压，构成一测试电路回路。

本实用新型的测试结构的测试过程简单，测试时，在第一测试焊盘31和第二测试焊盘32之间建立测量电路回路；对所述第一测试焊盘31和第二测试焊盘32施加电压(其中任一测试焊盘接地，另一测试焊盘接高电压)；测量第一测试焊盘31和第二测试焊盘32之间电压、以及流经所述第一测试焊盘31或者第二测试焊盘32的电流，以获取关于金属层间介质(IMD)测量电路结构的I-V特征曲线；根据所述金属层间介质层的斜坡电压测试(Vramp)或介质层经时击穿效应(TDDB)判断后段工艺可靠性测试结构的性能。

从上述方案可以看出，本实用新型的测试结构中同时包含金属线层对金属线层结构、金属插塞对金属线层结构、上层金属线层对下层金属线层结构以及金属插塞对金属插塞结构等多种结构，因此本实用新型的后段工艺可靠性测试结构中同时兼具了这些结构所反映的性能，所以仅进行一次针对BEOL性能测试的过程，即可同时检测堆栈的所有层的Via-Via、Via-Metal以及Metal-Metal等的性能问题。

如上所述，本实用新型的一种后段工艺可靠性测试结构可同时检测堆栈的所有层的Via-Via、Via-Metal以及Metal-Metal等的性能问题，简化现有技术中针对BEOL进行多次性能测试的过程，提高了测试效率；缩短半导体集成电路的生产周期，降低了生产成本；该测试结构应用范围可扩展到小于40nm的先进工艺中。

上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。