氮化物半导体器件的制作方法

本发明涉及一种氮化物半导体器件，详细而言，涉及在氮化物半导体层上形成有源电极、漏电极以及栅电极的氮化物半导体器件。

背景技术：

作为现有的氮化物半导体器件，如图15所示，存在具有包括沟道层(channellayer)1和势垒层(barrierlayer)2的异质构造的iii族氮化物半导体场效应晶体管(日本特开2013-229493公报(专利文献1))。对于该iii族氮化物半导体场效应晶体管而言，关于在晶体管元件的表面具有绝缘膜3的场效应晶体管，通过在势垒层2的表面沉积绝缘膜3，从而减少表面能级的值而增大异质界面的极化效应，使二维电子气浓度变高，从而能够获得较高的输出。

另外，4是源电极，5是栅电极，6是漏电极。

此外，作为其他的现有的氮化物半导体器件，存在图16所示的那样的场效应晶体管(专利第4888115号(专利文献2))。在该场效应晶体管中，使形成在漏电极7上的漏极场板电极7a沿着形成于漏电极7与栅电极9之间的sion膜10上而朝向栅电极9的场板(fieldplate)部9a延伸。

这样，通过伸长漏极场板长而缓和漏极端的电场，从而提高耐压。

现有技术文献

专利文献

专利文献1：日本特开2013-229493公报

专利文献2：日本专利第4888115号

技术实现要素：

本发明所要解决的技术问题

然而，在上述现有的氮化物半导体器件中，存在以下那样的问题。

即，在上述专利文献1所公开的iii族氮化物半导体场效应晶体管中，在对上述晶体管元件施加了高电压的状态下，流动有大电流(短路)的情况下，电压×电流的能量较大,从而存在上述晶体管元件一下子发热，导致元件产生劣化、破坏的问题。

例如，在正常导通的gan类hfet(hetero-junctionfieldeffecttransistor：异质结场效应晶体管)中，在对栅电极持续施加－10v的截止状态下，对源电极施加0v并且对漏电极施加高电压(例如400v)时，由于某些重要因素而在源电极和漏电极之间短路而数a～数百a的大电流在上述晶体管元件流动的情况下，其瞬间数kw～数百kw的能量施加于元件从而一下子引起发热，导致元件破坏。

一般，在逆变器电路等中，根据使用环境不同，有时由于负载、电源的异常变动而晶体管元件成为短路状态。在该情况下，在保护电路工作之前的时间，谋求晶体管元件未被破坏。

在si器件中，关于高电压(例如400v)以及大电流用途，一般使用igbt(insulatedgatebipolartransistor：绝缘栅双极型晶体管)等纵型器件。在该纵型器件中，负载短路时的最大发热位置通常为电场强度高的漏极区域，也就是块体区域。

与此相对，gan类hfet是将二维电子气(以下，称为2deg)作为载流子而进行动作的表面动作器件，与上述si器件的情况相比而每单位体积的功率密度较大，具有表面附近的温度较高的特性。

进一步地，在上述gan类hfet中，由于其材料物性的优势，与上述si器件的情况相比而能够大幅度的低电阻化。因此，伴随着发挥该特性的芯片面积缩小，能够进一步使功率密度变大。此外，在作为用于提高耐压的外延构造而使用超晶格的情况下，具有纵向的导热率低，而且热容易聚拢，表面附近的温度进一步变高的特性。

其结果，对于上述gan器件而言，与si器件比较，表面附近的温度变高，因此由于布线材料(漏极金属布线)与钝化(passivation)膜、层间绝缘膜等绝缘膜的热应力差而使针对上述绝缘膜的应力非常大。

本发明者们发现短路时的上述gan器件的破坏是由在上述绝缘膜与漏极金属布线之间的热应力最大的位置(例如，漏极金属布线的前端部)产生的绝缘膜的裂缝以及漏极金属布线的熔出而引起的。而且，明确得知为了改善短路耐受量，使在上述绝缘膜与上述漏极金属布线之间的热应力最大的位置的热应力减少是重要的。

此外，在上述专利文献2所公开的场效应晶体管中，通过漏极场板电极7a，缓和漏极端的电场，提高耐压。该情况下，在负载短路时，作为之后形成在漏极场板电极7a上的钝化膜、层间绝缘膜等绝缘膜与漏极场板电极7a之间的应力成为最大的位置，存在图16所示的区域a或者区域b的可能性。在负载短路时，在区域a或者区域b，为了不使上述绝缘膜产生裂缝，需要使各个区域中负载短路时产生的热应力小于各区域的上述绝缘膜的拉伸强度。然而，在上述专利文献2中，针对减少负载短路时产生的热应力的结构，完全没有记载。

因此，本发明的课题在于提供一种氮化物半导体器件，其通过使在绝缘膜与漏极金属布线之间的热应力成为最大的位置的热应力减少，从而使短路时产生的热应力减少，进而能够大幅改善短路后直至破坏为止的时间(以下，称为短路耐受量(破坏时间))。

解决问题的手段

为了解决上述课题，本发明的氮化物半导体器件的特征在于，具备：

氮化物半导体层，其具有至少包含沟道层和势垒层的异质构造；

源电极以及漏电极，它们的至少一部分形成在上述氮化物半导体层上或者上述氮化物半导体层内，并且彼此隔开间隔地配置；

栅电极，其形成于上述氮化物半导体层上的上述源电极与上述漏电极之间；

第一绝缘膜，其形成于上述氮化物半导体层上的上述源电极与上述栅电极之间以及上述栅电极与上述漏电极之间；

第二绝缘膜，其至少覆盖上述漏电极；以及

热应力减少部，其使在负载短路时产生于上述漏电极与上述第二绝缘膜之间的热应力最大的位置的热应力减少，

上述热应力减少部是上述漏电极的上部朝向上述源电极延伸而成漏极场板部。

此外，在一实施方式的氮化物半导体器件中，

上述漏极场板部的长度为1μm以上，

漏极电压400v时的负载短路时的功率密度为260kw/cm²以下。

此外，在一实施方式的氮化物半导体器件中，

上述漏极场板部的长度为1μm以上，

漏极电压400v时的负载短路时的功率密度为175kw/cm²以下。

此外，在一实施方式的氮化物半导体器件中，

上述漏极场板部的长度为5μm以上，

漏极电压400v时的负载短路时的功率密度为360kw/cm²以下。

此外，在一实施方式的氮化物半导体器件中，

上述漏极场板部的长度为5μm以上，

漏极电压400v时的负载短路时的功率密度为240kw/cm²以下。

此外，在一实施方式的氮化物半导体器件中，

上述势垒层的厚度为35nm以下，且上述栅电极的栅极长度为5μm以上。

此外，在一实施方式的氮化物半导体器件中，

上述势垒层的厚度为25nm以下，且上述栅电极的栅极长度为8.5μm以上。

此外，在一实施方式的氮化物半导体器件中，

上述势垒层的厚度为35nm以下，且上述栅电极的栅极长度为2μm以上。

此外，在一实施方式的氮化物半导体器件中，

上述势垒层的厚度为25nm以下，且上述栅电极的栅极长度为5μm以上。

此外，在一实施方式的氮化物半导体器件中，

上述热应力减少部除了上述漏极场板部之外还包含构成上述氮化物半导体层的各层为单一种类的晶格的重叠构造。

此外，在一实施方式的氮化物半导体器件中，

上述漏极场板部的长度为1μm以上，

漏极电压400v时的负载短路时的功率密度为330kw/cm²以下。

此外，在一实施方式的氮化物半导体器件中，

上述漏极场板部的长度为1μm以上，

漏极电压400v时的负载短路时的功率密度为220kw/cm²以下。

此外，在一实施方式的氮化物半导体器件中，

上述漏极场板部的长度为5μm以上，

漏极电压400v时的负载短路时的功率密度为450kw/cm²以下。

此外，在一实施方式的氮化物半导体器件中，

上述漏极场板部的长度为5μm以上，

漏极电压400v时的负载短路时的功率密度为300kw/cm²以下。

此外，在一实施方式的氮化物半导体器件中，

上述漏电极是在俯视时呈指状彼此平行地形成在上述氮化物半导体层上的多个漏电极，

上述源电极是在俯视时呈指状彼此平行地形成在上述氮化物半导体层上，并且在上述漏电极的排列方向上与上述漏电极交替排列的多个源电极，

上述栅电极是在俯视时形成在上述氮化物半导体层上彼此邻接配置的上述漏电极与上述源电极之间的指状的多个栅电极，

上述多个漏电极、上述多个源电极以及上述多个栅电极形成在相同芯片上，

位于上述芯片的中央部分的上述栅电极的栅极长度大于位于上述芯片的周边部分的上述栅电极的栅极长度。

发明效果

如根据以上可知的那样，该发明的氮化物半导体器件具有上述漏电极的上部朝向上述源电极延伸而成的漏极场板部，来作为使产生于上述漏电极与上述第二绝缘膜之间的热应力最大的位置的热应力减少的热应力减少部。因此，与不具有漏极场板部的情况相比，从二维电子气中的上述漏极场板部的前端部正下方直至上述漏极场板部的前端部的距离变大。因此，能够使上述瞬态热阻变大。

因此，能够使产生于上述第二绝缘膜与上述漏电极之间的热应力最大的位置的温度降低，从而能够使产生于上述第二绝缘膜与上述漏电极之间的热应力减少。其结果，能够防止在上述第二绝缘膜产生裂缝，上述漏电极在该裂缝内熔出的情况，能够改善短路耐受量。

附图说明

图1是作为本发明的氮化物半导体器件的gan类hfet的剖视图。

图2是没有漏极场板部的gan类hfet的剖视图。

图3是表示短路时的平均功率密度与破坏时间的关联的图。

图4是表示正常导通型的gan类hfet的i-v曲线的图。

图5是表示负载短路时在晶体管元件流动的电流的随时间变化的图。

图6是短路耐受量评价装置的等效电路示意图。

图7是表示负载短路时的实际的破坏痕的图。

图8是表示无掺杂algan层的膜厚对负载短路时的功率密度相对于栅极长度的依赖性的影响的图。

图9是表示基底漏极金属布线的前端形状的图。

图10是与图1不同的gan类hfet的剖视图。

图11是表示图10所示的gan类hfet的短路时的平均功率密度与破坏时间的关联的图。

图12是与图1以及图10不同的gan类hfet的俯视图。

图13是与图12不同的gan类hfet的俯视图。

图14是与图12以及图13不同的gan类hfet的俯视图。

图15是现有的iii族氮化物半导体场效应晶体管的剖视图。

图16是与图15不同的现有的场效应晶体管的剖视图。

具体实施方式

〔导论〕

图4表示正常导通型的gan类hfet中的代表的i－v曲线的示意图。图4中，idmax表示在漏电极流动的饱和电流。

此处，上述饱和电流idmax表示在之后示出的第一实施方式图1所示的gan类hfet中，相对于向漏电极19施加的施加电压vd(约10v以上)，使向栅电极25施加的施加电压vg为vg＝0v，使向源电极18施加的施加电压vs为vs＝0v，使基板电位为0v的情况下，在漏电极19流动的电流。

如图4所示，在负载短路时，晶体管的动作点从晶体管元件截止的点a移至仍维持高电压而流动有大电流的点b。此时，电压×电流的功率较大，从而晶体管元件一下子发热，导致发生元件的劣化、破坏。

图5表示负载短路时在晶体管元件流动的电流的随时间变化。横轴表示时间，纵轴表示漏极电流i。

在负载短路时，在晶体管元件流动有大电流，由于伴随着电压×电流的能量的发热而漏极电流与时间一起减少，在某个一定时间tp元件破坏。一般，如图6所示的短路耐受量评价装置的等效电路示意图所示，在对评价对象器件的漏极施加了高电压的状态下，通过使栅极成为导通状态，从而评价短路耐受量。

另外，如后述那样，相对于gan类hfet的负载短路破坏时的二维电子气的面内平均温度根据图5所示的idmax1以及idmax2的信息、和该器件的idmax的温度特性信息来计算。

上述gan类hfet是将二维电子气作为载流子而进行动作的表面动作器件，与si器件比较，具有每单位体积的功率密度较大，表面附近的温度较高的特性。

一般，上述gan类hfet是宽带隙半导体，因此本征载流子浓度在高温时充分低。因此，在理论上，作为块体区域即便在1000℃以上的温度，半导体动作也不丧失。

然而，在上述块体区域上，在形成了栅极、源极、漏极的gan类hfet中，本发明者们评价了实际器件的结果，发现负载短路破坏时的二维电子气内的面内平均温度为400℃左右，负载短路时的破坏在比作为宽带隙半导体而不丧失半导体动作的1000℃相当低的温度产生。

进一步地，本发明者们解析了实际的负载短路时的破坏痕的结果，在漏极金属布线的前端部，确认出绝缘膜裂缝以及漏极金属布线(al)的熔出(参照图7)。这样，发现了负载短路时的破坏起因于与漏极金属布线接触的绝缘膜的裂缝及漏极金属布线的熔出。

另外虽将后述，但在二维电子气内的面内平均温度为400℃左右的情况下，通过热模拟确认了漏极金属布线的前端部的温度在芯片面内平均为200℃左右。此时，漏极金属布线(al)熔出，因此推断出在负载短路时温度容易上升的芯片中央部等，局部比200℃更高温，成为例如漏极金属布线(al)的熔点温度660℃以上。

根据以上内容，本发明者们发现为了改善短路耐受量，使在负载短路时绝缘膜与漏极金属布线之间的热应力成为最大的位置的热应力减少是重要的。而且，发现了作为实现的手段(方法)，设置漏极场板部而实现短路时的热应力的减少较有效。

以下，通过图示的实施方式对本发明的氮化物半导体器件详细地进行说明。

另外，以下所示的各图是用于理解本发明的示意图，形状、膜厚等不一定与实际的器件一致。此外，关于各实施方式中为了说明而记载的材料、膜厚等的数值，毕竟只是一个例子。

〔第一实施方式〕

在本发明的第一实施方式中，针对作为热应力的减少手段而设置漏极场板部的情况进行说明。

图1是作为该发明的第一实施方式的氮化物半导体器件的一个例子的常开型的gan类hfet的剖视图。该gan类hfet具备漏极场板部19bf。

另一方面，图2作为参考例而示出没有漏极场板部19bf的gan类hfet的剖视图。此处，对图2中与图1相同的部件标注与图1相同的编号。

另外，以下，将漏极场板长表示为“dfp”，用从漏极欧姆电极朝向源电极侧的突出距离来定义。

如图1所示，该第一实施方式的gan类hfet具备：形成在si基板11上的例如超晶格等的缓冲层12、形成在缓冲层12上的作为沟道层的一个例子的无掺杂gan层13、以及形成在无掺杂gan层13上的作为势垒层的一个例子的无掺杂algan层14。而且，通过缓冲层12、无掺杂gan层13以及无掺杂algan层14构成氮化物半导体层15。

此处，在上述无掺杂gan层13与无掺杂algan层14的界面产生二维电子气16。二维电子气16的浓度在例如3×10¹²cm^-2～1×10¹³cm^-2的范围内适当地设定。

上述缓冲层12具有将例如使algan和aln生长的层叠体作为一个周期，遍及多个周期层叠该层叠体而成的超晶格的构造，膜厚例如为2μm。上述膜厚能够在0.5μm～5μm的范围内成为与设计对应的适当的值。

此外，上述无掺杂gan层13的膜厚例如为2μm。该膜厚也能够在0.3μm～5μm的范围内成为与设计对应的适当的值。

此外，上述无掺杂algan层14的膜厚能够在10nm～50nm的范围内成为与设计对应的适当的值。然而，algan层14的膜厚越薄而阈值电压越小，因此能够减少饱和电流。因此，例如在35nm以下适当地设定(后述)。

进一步地，具备：使用例如等离子体cvd法而形成在上述无掺杂algan层14上的例如硅氮化膜等第一绝缘膜17a、以及利用硅氮化膜等而形成在第一绝缘膜17a上的第二绝缘膜17b。

此外，形成有源极欧姆电极18a，该源极欧姆电极18a贯通上述第二绝缘膜17b、第一绝缘膜17a以及无掺杂algan层14而到达二维电子气16。并且，在源极欧姆电极18a上形成有源极金属布线18b。而且，通过源极欧姆电极18a和源极金属布线18b构成源电极18。

同样地，通过贯通上述第二绝缘膜17b、第一绝缘膜17a以及无掺杂algan层14而到达二维电子气16的漏极欧姆电极19a、和形成在漏极欧姆电极19a上的漏极金属布线19b构成漏电极19。

上述两欧姆电极18a、19a通过由钛(ti)和铝(al)构成的层叠金属层而形成。此外，源电极18与漏电极19相互隔开间隔地配置。

在上述第二绝缘膜17b上形成有第三绝缘膜20，在该第三绝缘膜20上形成有层间绝缘膜21。而且，源电极18的源极金属布线18b和漏电极19的漏极金属布线19b贯通第三绝缘膜20以及层间绝缘膜21，并且沿着层间绝缘膜21的表面而向相互相向的方向延伸。通过该源极金属布线18b中的朝向漏极金属布线19b延伸的区域而构成源极场板部18bf。另一方面，通过漏极金属布线19b中的朝向源极金属布线18b而延伸的区域来构成漏极场板部19bf。

此外，在包括上述源极金属布线18b以及漏极金属布线19b上的层间绝缘膜21上的整体依次形成有钝化膜22以及层间绝缘膜23。

在上述源极欧姆电极18a与漏极欧姆电极19a之间的无掺杂algan层14上，形成有贯通第一绝缘膜17a、第二绝缘膜17b以及第三绝缘膜20而到达层间绝缘膜21的栅电极25。此处，栅电极25由ni/au等构成。

即，在该第一实施方式中，通过第一～第三绝缘膜17a、17b、20构成上述第一绝缘膜。另一方面，通过钝化膜22构成上述第二绝缘膜。

上述栅电极25成为在无掺杂algan层14上的第一绝缘膜17a上形成的mish(metalinsulatorsemiconductorheterostructure：金属绝缘体半导体异质构造体)构造。而且，栅电极25由基部25a和栅极场板部25b构成。基部25a经由栅极绝缘膜24而与氮化物半导体层15的无掺杂algan层(势垒层)14接合。此外，栅极场板部25b从基部25a的上部朝向源电极18侧以及漏电极19侧沿着第二绝缘膜17b延伸。

一般，对于功率半导体而言，谋求尽可能减少作为开关动作时的损耗的导通损耗与开关损耗的和。在高频动作具有优势的gan类hfet中，开关损耗的减少特别重要。

此外，为了减少上述gan类hfet的开关损耗，需要使gan类hfet的输出电容尽可能小。因此，将从漏极接触(漏极欧姆电极19a)向源极侧的漏极金属布线19b的延伸距离也就是漏极场板长dfp例如图2所示尽可能小地设定。这是由于如图1所示存在漏极场板部19bf的情况下，与没有图2所示的漏极场板部19bf的情况相比，漏电极19与si基板11之间的电容变大，其结果，输出电容变大。

此外，在上述gan类hfet中，在负载短路时，在漏极高电压下，在二维电子气16内流动有相当于饱和电流的大电流。而且，二维电子气16内的功率密度分布同电流密度与电场的积成比例，因此通常，温度分布示出与电场分布相同的趋势。此外，漏极电压越成为高电压，电场在漏极侧越大，因此在二维电子气16内特别是漏极场板部19bf的前端部正下方产生温度上升。

此时，在图1以及图2的情况下，上述绝缘膜(钝化膜22)与漏极金属布线19b之间的热应力最大的位置成为漏极金属布线19b的前端部(也就是，漏极场板部19bf的前端部)。以下，详细地进行说明。

如上述那样，在负载短路时，在二维电子气16内，特别是在漏极场板部19bf的前端部正下方成为高温，但由于导热而使接近的漏极金属布线19b的部分也成为高温。其结果，在漏极金属布线19b与绝缘膜(钝化膜22)之间产生热应力，特别是在其前端部(漏极场板部19bf的前端部)热应力最大。例如，如上述那样，在图16所示的专利文献2的构造的情况下，认为上述绝缘膜与漏极金属布线间的热应力最大的位置为区域a和区域b两个位置。

因此，针对直至上述绝缘膜(钝化膜22)与漏极金属布线19b之间的热应力最大的位置(例如，漏极金属布线19b的前端部)为止的导热，进行研究。

如上述那样，如图1所示，对于在上述漏极场板部19bf的前端部正下方的二维电子气16中产生的热而言，作为热通量，考虑为通过上述绝缘膜(第一绝缘膜17a、第二绝缘膜17b以及第三绝缘膜20)的路径1、和经由二维电子气16而通过漏极金属布线19b的路径2。然而，上述绝缘膜的导热率为gan以及al的1/100左右，因此经由二维电子气16而通过漏极金属布线19b的路径2成为主导。

因此，上述绝缘膜22与漏极金属布线19b之间的热应力最大的位置例如漏极金属布线19b的前端部的温度成为从二维电子气16内的漏极场板部19bf的前端部正下方的温度减去关于上述路径2的热通量p[w]与瞬态热阻rth[℃/w]之积的值。因此，例如，在瞬态热阻rth低且漏极金属布线19b的前端部的温度超过某临界温度的情况下，由于位于漏极金属布线19b的前端部附近的绝缘膜(钝化膜22)的裂缝以及金属布线的熔出，导致不可逆的破坏。

本发明者们如上述那样，实际确认了负载短路时的破坏痕后，如图7所示，发现在漏极金属布线的前端部绝缘膜产生裂缝，而且在裂缝部分熔出漏极金属布线。

此外，进行与如上述那样短路破坏的器件相同构造的器件的热模拟，确认了二维电子气中的温度分布后，确认二维电子气中的面内平均温度为400℃左右，与实测相等。此外，此时，也确认了漏极金属布线的前端部的温度在面内平均温度为200℃左右。

以下，针对热应力与钝化膜的拉伸强度(破坏强度)进行考察。

一般，在高电压和大电流的横向场效应晶体管中，为了耐受大电流密度，需要厚且宽度宽的漏极金属布线。因此，由于短路状态等的局部发热，而在漏极金属布线与钝化膜之间，由于热膨胀系数的失配(不匹配)而产生较高的应力。

在图1中，针对在短路时流动有大电流而发热的情况下，特别是在漏极金属布线19b的前端部与钝化膜22(例如sin等)之间产生的应力进行说明。此处，若将漏极金属布线19b的温度上升设为δt，将由于热膨胀系数的失配而产生的应力的增加量设为δσ，将布线铝的热膨胀率设为αal，将例如sin的钝化膜22的热膨胀率设为αsin，将sin的杨氏模量设为esin，则δσ能够如下式(1)表示。

δσ＝esin·(αal－αsin)·δt…(1)

在短路状态时，若al的温度假定例如成为200℃的情况，则根据式(1)，

δσ＝200[gpa]×23×10^-6[℃^-1]×200[℃]＝920mpa，例如若根据sin膜的钝化膜22的拉伸强度来推断，则可知足够为产生裂缝的等级。

在短路时的漏极金属布线19b的前端部的温度在芯片面内平均为200℃左右，但金属布线熔出，因此推断为：在短路时温度容易上升的芯片中央部等局部进一步成为高温，成为漏极金属布线(al)19b的熔点温度660℃以上。

也就是，为了短路耐受量的改善，使绝缘膜与漏极金属布线之间的热应力最大的位置例如漏极金属布线的前端部的温度降低较有效，作为使热通量p[w]与瞬态热阻rth[℃/w]的积增大的手段，优选例如使瞬态热阻rth增大。

如图1所示，在上述漏极场板部19bf存在的情况下，与没有图2所示的漏极场板部19bf的情况相比，从二维电子气16中的漏极场板部19bf的前端部正下方直至漏极金属布线19b的前端部的距离变大，因此瞬态热阻rth变大。

因此，为了改善短路耐受量，作为使负载短路时绝缘膜22与漏极金属布线19b之间的热应力最大的位置的热应力减少的手段，优选设置漏极场板部19bf。

接下来，本发明者们针对上述漏极场板长dfp例如dfp＝5μm的构造，实施了短路评价。其结果，如图3所示，可知：在短路时的漏极电流密度(id/s)和漏极电压vd的积亦即平均功率密度(以下，仅称为“功率密度”)、与短路耐受量(破坏时间)的关联中，短路耐受量(破坏时间)tp处于相对于功率密度大致以“负二次方”成比例的一条关联线上，在相同的二维电子气16内的平均温度(例如400℃左右)破坏。此处，功率密度通过将图5所示的idmax的积分值也就是将图中的面积a除以时间tp的积分平均值除以后述的元件面积来计算。

理论上，若将伴随着发热的二维电子气16内的面内平均温度上升设为δtj[℃]，将元件的瞬态热阻设为zth[℃/w]，将短路时的能量设为pd[w]，则δtj能够通过下式(2)来表示。

δtj＝zth×pd…(2)

此处，若将元件破坏的破坏时间设为tp[sec]，则在微妙量级的充分短的时间，瞬态热阻zth与破坏时间tp的二分之一次方大致成比例，因此若将比例常数设为k，则式(2)能够变形为以下的式(3)。

δtj≒k·(tp)^0.5·pd…(3)

此外，若将元件面积设为s[cm²]，将比例常数设为m，则上述比例常数k能够表示为k＝(m/s)。因此，若将短路时的漏极电流设为id[a]，将漏极电压设为vd[v]，则式(3)能够如以下那样表示。

δtj≒(m/s)·(tp)^0.5·pd

＝m·(tp)^0.5·(id/s)·vd…(4)

另外，通常在将源极·漏极间的间距设为lsd[cm]，将栅极宽度设为w[cm]的情况下，上述元件面积s用s＝lsd×w[cm²]来表示。因此，根据上述式(4)，短路耐受量(破坏时间)tp能够如下式(5)那样表示。

tp＝(δtj/m)²×((id/s)×vd)^-2…(5)

短路时，在元件流动有大电流，由于伴随着电压×电流的能量的发热而使元件破坏的情况下，在某个恒定的临界温度破坏。若这样，则δtj＝δtc(恒定)，上述式(5)成为下式(6)

tp＝(δtc/m)²×((id/s)×vd)^-2…(6)。

因此，破坏时间tp同短路时的漏极电流密度(id/s)与漏极电压vd之积的大致“负二次方”成比例。

如上述那样，如图3所示，本发明者们发现：在短路时的功率密度与短路耐受量(破坏时间)的关联中，上述短路耐受量(破坏时间)tp处于相对于功率密度而大致以“负二次方”成比例的一条关联线上。

此外，本发明者们根据使用了上述瞬态热阻zth的理论的考察，明确了短路时的破坏在二维电子气16内成为某个恒定的平均温度(例如400℃左右)的情况下产生。

因此，可知为了改善短路耐受量(破坏时间)，只要设置漏极场板部19bf，进一步基于上述关联线而减少功率密度即可。

另一方面，作为输出侧的负载短路的情况下的短路耐受量，在作为漏极电压而施加400v的情况下，谋求至少为2μsec的时间，优选为5μsec的时间，器件不会破坏而可耐受。

因此，在上述gan类hfet中，例如dfp＝5μm的情况下，将漏极电压400v时的短路耐受量(短路时间)的目标值设为2μsec以上的情况下，如图3所示，短路时的漏极电流密度(id/s)与漏极电压vd之积的范围只要为360kw/cm²以下即可，若用短路时的漏极电流密度(id/s)来表现，则优选成为3.6×10⁵/vd[a/cm²]以下。

进一步优选：例如在将漏极电压400v时的短路耐受量(破坏时间)的目标值设为5μsec以上的情况下，如图3所示，短路时的漏极电流密度(id/s)与漏极电压vd之积的范围只要成为240kw/cm²以下即可，若用短路时的漏极电流密度(id/s)来表现，则优选成为2.4×10⁵/vd[a/cm²]以下。

如上述那样，若上述漏极场板长dfp较短则输出电容减少，有利于开关损耗的减少。以下，针对例如dfp＝1μm的构造，对功率密度与短路耐受量(破坏时间)的关联关系进行说明。

与图3所示的dfp＝5μm的情况相比，在dfp＝1μm的构造中，如上述那样，从二维电子气16中的漏极场板部19bf的前端部正下方直至漏极金属布线19b的前端部的距离变小，瞬态热阻rth变小。因此，漏极场板部19bf的前端部温度变高。热模拟的结果，与dfp＝5μm的情况相比，在dfp＝1μm的构造的情况下，短路耐受量(破坏时间)变短，例如成为1/2左右。

因此，在上述gan类hfet中，例如dfp＝1μm的情况下，将漏极电压400v时的短路耐受量(破坏时间)的目标值设为2μsec以上的情况下，如图3所示，短路时的漏极电流密度(id/s)与漏极电压vd之积的范围只要成为260kw/cm²以下即可，若用短路时的漏极电流密度(id/s)来表现，则优选为2.6×10⁵/vd[a/cm²]以下。

进一步优选：例如将漏极电压400v时的短路耐受量(破坏时间)的目标值设为5μsec以上的情况下，如图3所示，短路时的漏极电流密度(id/s)与漏极电压vd之积的范围只要为175kw/cm²以下即可，若用短路时的漏极电流密度(id/s)来表现，则优选为1.75×10⁵/vd[a/cm²]以下。

如以上那样，在上述第一实施方式中，在漏电极19的漏极欧姆电极19a上形成漏极金属布线19b，在漏极金属布线19b的上部形成漏极场板部19bf，该漏极场板部19bf沿着层间绝缘膜21的表面而向朝向源极金属布线18b的方向延伸。

因此，能够使在上述漏极场板部19bf的前端部正下方的二维电子气16中产生的热经由二维电子气16而通过漏极金属布线19b的路径2的瞬态热阻rth增大。即，能够使热通量p[w]与瞬态热阻rth[℃/w]之积增大，能够使绝缘膜(钝化膜22)与漏极金属布线18b之间的热应力最大的位置也就是漏极场板部19bf的前端部的温度降低。

其结果，在负载短路时，能够使上述绝缘膜22与漏极金属布线19b之间的热应力最大的位置的热应力减少。这样，能够防止与漏极金属布线19b接触的绝缘膜22产生裂缝，漏电极19在该裂缝内熔出，从而能够改善短路耐受量。

此外，如从上述式(6)可知那样，直至元件破坏为止的破坏时间tp，和短路时的漏极电流密度(id/s)与漏极电压vd之积所表示的功率密度的大致“负二次方”成比例。另一方面，在输出侧的负载短路的情况下，即便是作为漏极电压而被施加了400v的情况，也被要求2μsec以上的破坏时间。

因此，在上述gan类hfet中，通过使上述漏极场板长dfp成为5μm以上，使上述功率密度成为360kw/cm²以下，能够获得2μsec以上的短路耐受量(短路时间)。此外，为了使上述漏极场板长dfp较短而实现开关损耗的减少，在使漏极场板长dfp为1μm以上的情况下，使上述功率密度为260kw/cm²以下，由此能够获得2μsec以上的短路耐受量(短路时间)。此外，在使漏极场板长dfp为1μm以上的情况下，在可靠地获得2μsec以上的短路耐受量(短路时间)的观点上，优选使上述功率密度为175kw/cm²以下。

在上述第一实施方式中，虽在氮化物半导体层15上经由栅极绝缘膜24而形成栅电极25，但也可以在氮化物半导体层15上直接形成栅电极25。即，也可以不形成栅极绝缘膜24。

〔第二实施方式〕

在本发明的第二实施方式中，针对用于减少上述漏极电流(饱和电流)即用于减少功率密度的晶体管构造进行说明。

在该第二实施方式中，也与上述第一实施方式的情况相同，作为该发明的氮化物半导体器件的一个例子而针对常开型的gan类hfet进行说明。此处，该第二实施方式的gan类hfet具有与上述第一实施方式的情况的gan类hfet完全相同的构造。因此，以下使用上述第一实施方式中图1所示的剖视图来进行说明。

在上述gan类hfet的结构中，如图1所示，关于栅极长度lg是以栅电极25的基部25a的宽度来定义。该栅极长度lg越大越能够减少饱和电流。因此，为了短路耐受量的改善，优选考虑与导通电阻的权衡(trade-off)关系，并且设定为尽可能大的值。

此外，为了减少上述漏极电流(饱和电流)，即为了减少功率密度，优选栅极长度lg以及algan层(势垒层)14的膜厚设计为如以下那样。

图8示出上述无掺杂algan层14的膜厚例如为25nm的情况和35nm的情况下，栅极长度lg相对于漏极电压400v时的负载短路时的功率密度的依赖性。

根据图8，在上述漏极场板长dfp例如dfp＝1μm时，使漏极电压400v时的短路耐受量(破坏时间)的目标值为2μsec以上的情况下，功率密度需为260kw/cm²以下，优选将algan层14的膜厚设定为35nm以下，而且将栅极长度lg设定为5μm以上。此外，在使漏极电压400v时的短路耐受量(破坏时间)的目标值为5μsec以上的情况下，需要功率密度为175kw/cm²以下，优选将algan层14的膜厚设定为25nm以下，而且将栅极长度lg设定为8.5μm以上。

接下来，在上述漏极场板长dfp例如dfp＝5μm时，使漏极电压400v时的短路耐受量(破坏时间)的目标值为2μsec以上的情况下，功率密度需为360kw/cm²以下，优选将algan层14的膜厚设定为35nm以下，而且将栅极长度lg设定为2μm以上。此外，在使漏极电压400v时的短路耐受量(破坏时间)的目标值为5μsec以上的情况下，功率密度需为240kw/cm²以下，优选将algan层14的膜厚设定为25nm以下，而且将栅极长度lg设定为5μm以上。

此外，上述漏极金属布线19b的前端部，也就是漏极场板部19bf的前端部的绝缘膜(钝化膜22)的拉伸强度较大程度上取决于基底漏极金属布线19b的前端形状，因此如图9所示，优选在漏极金属布线19b的前端部具有从上表面朝向下表面突出那样的倾斜面。该情况下，可以如图9的(b)那样为直线的倾斜面，也可以如图9的(c)、图9的(d)那样为凹形状或凸形状的曲线的倾斜面。在任一情况下，与图9的(a)中的点a那样不具有倾斜面的情况相比，均能够大幅提高上述绝缘膜的拉伸强度。

另外，在上述第一实施方式和该第二实施方式中，负载短路时的二维电子气16内的面内平均温度例如为400℃左右时，元件破坏。然而，负载短路时的破坏温度不局限于此，根据器件构造或负载短路时的漏极电压等条件而改变是不言而喻的。

此外，在上述第一实施方式和该第二实施方式中，负载短路时的漏极金属布线19b的前端部的面内平均温度例如为200℃左右时，元件破坏。然而，漏极金属布线19b的前端部的破坏温度不局限于此，根据器件构造、负载短路时的漏极电压等条件而改变是不言而喻的。

另外，上述基板11不限定于si，也可以使用蓝宝石基板或sic基板。此外，可以使氮化物半导体层在蓝宝石基板或sic基板上生长，也可以如使algan层在gan基板生长等那样，使氮化物半导体层在由氮化物半导体构成的基板上生长。

此外，也可以适当地将缓冲层形成于基板与各层间。

此外，也可以在上述无掺杂gan层13与无掺杂algan层14之间形成层厚1nm左右的aln层作为异质改善层。

此外，也可以在上述无掺杂algan层14上形成gan覆盖层。

如以上那样，在上述gan类hfet的结构中，栅极长度lg越大越能够减少饱和电流，因此为了短路耐受量的改善，优选考虑与导通电阻的权衡关系，并且设定为尽可能大的值。

在该第二实施方式中，若使上述漏极场板长dfp为5μm，使漏极电压400v时的短路耐受量(破坏时间)的目标值为2μsec以上，则功率密度需为360kw/cm²以下。因此，优选将作为势垒层的algan层14的膜厚设定为35nm以下，而且将栅极长度lg设定为2μm以上。

即，能够将上述栅极长度lg设定为2μm以上，能够减少饱和电流而实现短路耐受量的改善。

〔第三实施方式〕

在该发明的第三实施方式中，针对为了改善短路耐受量而使在负载短路时上述绝缘膜与上述漏极金属布线之间的热应力最大的位置的热应力减少的散热性的改善方法进行说明。

为了提高上述短路耐受量(破坏时间)，在上述第一实施方式中如式(6)所示那样，将直至元件破坏时的二维电子气16内的面内平均温度的临界温度为止的温度上升设为δtc[℃]，将比例常数设为m，使(δtc/m)增大是重要的。

图10表示该发明的第三实施方式的常开型的gan类hfet的剖视图。该gan类hfet的结构具有与上述第一实施方式的情况的gan类hfet基本上相同的构造。因此，对图10中与上述第一实施方式的图1相同的部件标注相同的编号而省略详细的说明。

根据该第三实施方式的gan类hfet，能够减少上述m值，也就是能够改善短路时的散热性(减少瞬态热阻zth)，从而能够提高短路耐受量(破坏时间)。

以下，针对使上述m值减少，也就是在短路耐受量(破坏时间)(数微秒～数十微秒)中使瞬态热阻zth减少的手段，详细地进行说明。

如图10所示，该第三实施方式的gan类hfet不包含超晶格层，也就是在上述第一实施方式的图1中将使algan和aln生长的层叠体重复层叠多个而成的缓冲层12。

例如，在负载短路时，在图10的漏极金属布线19b的前端部正下方的二维电子气16内的区域a发热的情况下，如箭头所示那样，朝向si基板11侧和在漏极欧姆电极19a内上部侧导热。然而，在数微秒～数十微秒的破坏时间，导热距离为数μm～数十μm，因此特别是导热率差的超晶格层构造的缓冲层12存在的情况下，向si基板11侧的放热被限制。因此，热聚拢，导致因发热引起的破坏显着。

在上述漏极场板长dfp为dfp＝5μm的情况下，针对2μsec后的温度上升，实施了热模拟后，可知在超晶格层(缓冲层12)存在的情况，与没有上述超晶格层的情况相比，减少至0.78倍。

因此，根据该第三实施方式，与上述超晶格层存在的情况相比，m值能够减少至0.78倍，根据上述式(6)

tp＝(δtc/m)²×((id/s)×vd)^-2，

若电流密度(id/s)、漏极电压vd以及δtc相同，则短路耐受量(破坏时间)tp与(1/m)²成比例，因此能够将短路耐受量(破坏时间)大幅改善为(1/0.78)²＝1.6倍。

因此，若相对于短路时的漏极电流密度(id/s)与漏极电压vd的积(功率密度)，对短路耐受量(破坏时间)tp绘制曲线，则成为图11所示。即，例如使漏极电压400v时的短路耐受量(破坏时间)的目标值为2μsec以上的情况下，短路时的漏极电流密度(id/s)与漏极电压vd之积的范围只要为450kw/cm²以下即可，若用短路时的漏极电流密度(id/s)来表现，则优选为4.5×10⁵/vd[a/cm²]以下。

进一步优选：例如使漏极电压400v时的短路耐受量(破坏时间)的目标值为5μsec以上的情况下，短路时的漏极电流密度(id/s)与漏极电压vd之积的范围只要成为300kw/cm²以下即可，若用短路时的漏极电流密度(id/s)来表现，则优选3.0×10⁵/vd[a/cm²]以下。

如上述那样，若上述漏极场板长dfp较短则输出电容减少，有利于开关损耗的减少。以下，针对例如dfp＝1μm的情况下的功率密度与短路耐受量(破坏时间)的关联关系进行说明。

图11中，与dfp＝5μm的情况相比，在dfp＝1μm的情况下，如上述那样，从二维电子气16中的漏极场板部19bf的前端部正下方直至漏极金属布线19b的前端部的距离变短而瞬态热阻rth变小，因此漏极场板部19bf的前端部的温度变高。热模拟的结果，与dfp＝5μm的情况相比，在dfp＝1μm的情况下，短路耐受量(破坏时间)变短，成为例如1/2左右。

因此，在上述gan类hfet中，在例如dfp＝1μm中，使漏极电压400v时的短路耐受量(破坏时间)的目标值为2μsec以上的情况下，如图11所示，短路时的漏极电流密度(id/s)与漏极电压vd之积的范围只要成为330kw/cm²以下即可，若用短路时的漏极电流密度(id/s)来表现，则优选为3.3×10⁵/vd[a/cm²]以下。

进一步优选：例如使漏极电压400v时的短路耐受量(破坏时间)的目标值为5μsec以上的情况下，如图11所示，短路时的漏极电流密度(id/s)与漏极电压vd之积的范围只要为220kw/cm²以下即可，若用短路时的漏极电流密度(id/s)来表现，则优选为2.2×10⁵/vd[a/cm²]以下。

另外，在该第三实施方式中，成为不包含超晶格的层的构造，但只要基板的散热性能够提高即可，例如也可以使用al组成倾斜缓冲层等。

此处，上述al组成倾斜缓冲层是由于si基板与氮化物半导体的晶格常数差或热膨胀系数差而产生的用于抑制弯曲以及缺陷且使al组成从si基板侧朝第一、第二绝缘膜17a、17b侧阶段地或者分级地变化的algan层，与超晶格层的情况相比，其导热率较高。

在负载短路时，上述漏极金属布线19b的前端部正下方的二维电子气16内发热的情况下，朝向si基板11侧和漏极欧姆电极19a内上部侧导热。然而，在氮化物半导体层15内存在导热率差的超晶格层构造的缓冲层12的情况下，向si基板11侧的放热被限制。

如以上那样，在上述第三实施方式中，氮化物半导体层15内不包含将使algan和aln生长的层叠体重复层叠多个而成的超晶格的缓冲层12。因此，在使上述漏极场板长dfp为5μm以上，使漏极电压400v时的短路耐受量(破坏时间)的目标值为2μsec以上的情况下，能够使短路时的上述功率密度为450kw/cm²以下。

因此，即便成为比上述氮化物半导体层15包含超晶格层的情况更大的负载短路时的功率密度，也能够获得2μsec以上的破坏时间tp。即，相较于上述氮化物半导体层15包含超晶格层的构造的情况，能够实现进一步的短路耐受量的改善。

〔第四实施方式〕

图12表示作为该发明的第四实施方式的氮化物半导体器件的一个例子的常开型的gan类hfet的俯视示意图。在该第四实施方式中，也具有与上述第一实施方式的gan类hfet的情况大致相同的截面构造。因此，在以下的说明中，对与上述第一实施方式的情况相同的部件标注相同的编号，省略详细的说明。

另外，图12的(a)是上述gan类hfet以矩阵状排列而成的gan类hfet芯片(以下，仅称为芯片)的俯视图。此外，图12的(b)是位于芯片中央部的gan类hfet的放大俯视图。此外，图12的(c)是位于芯片周边部的gan类hfet的放大俯视图。

在该第四实施方式的gan类hfet中，如图12的(b)、图12的(c)所示，在俯视中，指状(finger-shape)的多个漏电极19和源电极18交替且彼此平行地排列，栅电极25位于漏电极19与源电极18之间，并且以包围漏电极19的周围的方式配置。也就是，栅电极25由沿长边方向延伸并与漏电极19及源电极18平行的手指内侧部25x、和以半圆弧状弯曲并且将经由漏电极19而彼此邻接的手指内侧部25x连接的手指外端部25y构成。

另外，在上述栅电极25中，不一定需要上述手指外端部25y，也可以仅由手指内侧部25x构成。

上述手指外端部25y在俯视时，以分别包围漏电极19的两端的方式延伸，与隔着漏电极19而邻接的两个手指内侧部25x的一端连接，形成赛道状的栅电极25。

在该第四实施方式及以下的各实施方式中，将具有以上述赛道状形成的栅电极25并且共享由赛道状的栅电极25围起的漏电极19的两个gan类hfet所构成的一组，作为计算gan类hfet时的单位。

在该第四实施方式中，在位于上述芯片中央部的一个gan类hfet中，形成为指状的栅电极25、25的栅极长度lg(d)大于位于芯片周边部的栅电极25、25的栅极长度lg(e)。

另外，在该第四实施方式的gan类hfet中，仅栅电极25的平面形状不同，关于截面形状则与上述第一～第三实施方式的情况完全相同。

根据上述第四实施方式，如上述那样，形成为芯片中央部的指状的栅电极25的栅极长度lg(d)大于芯片周边部的栅电极25的栅极长度lg(e)。因此，使每单位面积的导通电阻的增大抑止在最小限度，能够减少短路时温度容易上升的芯片中央部的饱和电流，从而能够减少热的产生。

由此，能够维持漏电电流或导通电阻的减少等这样的hfet的特性，并且提高元件的短路耐受量，能够实现可靠性获得改善的氮化物半导体器件。

〔第五实施方式〕

图13表示作为该发明的第五实施方式的氮化物半导体器件的一个例子的常开型的gan类hfet的俯视示意图。其中，图13的(a)是上述gan类hfet以矩阵状排列而成的gan类hfet芯片(以下，仅称为芯片)。此外，图13的(b)是位于芯片中央部的gan类hfet。此外，图13的(c)是位于芯片周边部的gan类hfet。

另外，在该第五实施方式中，上述gan类hfet的截面形状与上述第一～第三实施方式的情况完全相同。此外，平面形状与上述第四实施方式的情况完全相同。

但是，在该第四实施方式中，在位于上述芯片的中央部的一列的gan类hfet群中，进一步仅使位于中央的一个gan类hfet的栅极长度lg(d)大于位于上述芯片的周边部的gan类hfet的栅极长度lg(e)。与此相对，在本实施方式中，在使位于上述芯片的中央部的一列全部的gan类hfet的栅极长度lg(d)大于位于上述芯片的周边部的gan类hfet的栅极长度lg(e)的这点上不同。

根据本实施方式，能够使短路时温度容易上升的芯片中央部的列方向的饱和电流减少，相比如上述第四实施方式那样仅使中央部的晶体管的栅极长度lg(d)较大的情况，能够进一步减少热的产生。

由此，能够维持漏电电流或导通电阻的减少等这样的hfet的特性，并且提高元件的短路耐受量，能够实现可靠性获得改善的氮化物半导体器件。

〔第六实施方式〕

图14表示作为该发明的第六实施方式的氮化物半导体器件的一个例子的常开型的gan类hfet的俯视示意图。其中，图14的(a)是上述gan类hfet以矩阵状排列而成的gan类hfet芯片(以下，仅称为芯片)。此外，图14的(b)是位于芯片中央部的gan类hfet。此外，图14的(c)是位于芯片周边部的gan类hfet。

另外，在该第六实施方式中，上述gan类hfet的截面形状与上述第一～第三实施方式的情况完全相同。此外，平面形状与上述第四、第五实施方式的情况完全相同。

但是，在该第六实施方式中，在使位于上述芯片的中央部的多列(图14的(a)中三列)全部的gan类hfet的栅极长度lg(d)大于位于上述芯片的周边部的gan类hfet的栅极长度lg(e)的这点上，与上述第五实施方式的情况不同。

根据该第六实施方式，能够减少短路时温度容易上升的芯片中央部的多列中的饱和电流，与如上述第五实施方式那样使中央部的一列全部的晶体管的栅极长度lg(d)较大的情况相比，能够进一步减少热的产生。

由此，能够维持漏电电流或导通电阻的减少等这样的hfet的特性，并且提高元件的短路耐受量，能够实现可靠性获得改善的氮化物半导体器件。

另外，在上述第四～第六实施方式中，作为将多个栅电极、漏电极以及源电极以矩阵状配置的半导体装置的一个例子，举出将gan类hfet排列为三行×n列的矩阵而成的gan类hfet芯片。然而，并不特别限定于三行。总之，若使位于上述芯片的中央部的gan类hfet的栅极长度变大则能够减少饱和电流，当然能够具有相同的效果。

以下，若总结本发明，则本发明的氮化物半导体器件的特征在于，具备：

氮化物半导体层15，其具有至少包含沟道层13和势垒层14的异质构造；

源电极18以及漏电极19，它们的至少一部分形成在上述氮化物半导体层15上或者上述氮化物半导体层15内，并且彼此隔开间隔配置；

栅电极25，其形成于上述氮化物半导体层15上的上述源电极18与上述漏电极19之间，并且经由栅极绝缘膜24而与上述氮化物半导体层15接合；

第一绝缘膜17a、17b、20，其形成于上述氮化物半导体层15上的上述源电极18与上述栅电极25之间以及上述栅电极25与上述漏电极19之间；

第二绝缘膜22，其至少覆盖上述漏电极19以及上述源电极18；以及

热应力减少部，其使在负载短路时产生于上述漏电极19与上述第二绝缘膜22之间的热应力最大的位置的热应力减少；

上述热应力减少部是上述漏电极19的上部朝向上述源电极18延伸而成的漏极场板部19bf。

为了改善短路耐受量，使产生于上述第二绝缘膜22与上述漏电极19之间的热应力最大的位置例如上述漏电极19的前端部的温度降低较有效，优选使瞬态热阻rth增大。

根据上述结构，作为热应力减少部，具有上述漏电极19的上部朝向上述源电极18延伸而成的漏极场板部19bf。因此，与不具有漏极场板部19bf的情况相比，从二维电子气16中的上述漏极场板部19bf的前端部正下方直至上述漏极场板部19bf的前端部的距离变大。因此，能够使上述瞬态热阻rth变大。

因此，能够使产生于上述第二绝缘膜22与上述漏电极19之间的热应力最大的位置的温度降低，从而能够使产生于上述第二绝缘膜22与上述漏电极19之间的热应力减少。其结果，能够防止在上述第二绝缘膜22产生裂缝，上述漏电极19在该裂缝内熔出的情况，能够改善短路耐受量。

此外，在一实施方式的氮化物半导体器件中，

上述漏极场板部19bf的长度为1μm以上，

漏极电压400v时的负载短路时的功率密度为260kw/cm²以下。

根据该实施方式，设置长度为1μm以上的漏极场板部19bf，并且将漏极电压vd为400v时的负载短路时的功率密度(短路时的漏极电流密度与漏极电压vd的积)设定为260kw/cm²以下。

因此，如从图3可知的那样，能够使负载短路时的破坏时间tp为一般上述氮化物半导体器件所谋求的2μsec以上，能够获得有效的短路耐受量。

此外，在一实施方式的氮化物半导体器件中，

上述漏极场板部19bf的长度为1μm以上，

漏极电压400v时的负载短路时的功率密度为175kw/cm²以下。

根据该实施方式，设置长度为1μm以上的漏极场板部19bf，并且将漏极电压vd为400v时的负载短路时的功率密度设定为175kw/cm²以下。

因此，如从图3可知的那样，能够使负载短路时的破坏时间tp成为一般上述氮化物半导体器件所谋求的2μsec以上的5μsec以上，能够获得更有效的短路耐受量。

此外，在一实施方式的氮化物半导体器件中，

上述漏极场板部19bf的长度为5μm以上，

漏极电压400v时的负载短路时的功率密度为360kw/cm²以下。

根据该实施方式，设置长度为5μm以上的漏极场板部19bf，并且将漏极电压vd为400v时的负载短路时的功率密度(短路时的漏极电流密度与漏极电压vd的积)设定为360kw/cm²以下。

因此，如从图3可知的那样，能够使负载短路时的破坏时间tp成为一般上述氮化物半导体器件所谋求的2μsec以上，能够获得有效的短路耐受量。

在该情况下，若与上述漏极场板部19bf的长度为例如1μm以上并且未达5μm的情况相比，则即便为比1μm以上并且未达5μm的情况下大的负载短路时的功率密度，也能够获得2μsec以上的破坏时间tp。换言之，能够使相同的负载短路时的功率密度的破坏时间tp比1μm以上且未达5μm的情况下大，在短路耐受量的改善的方面是有利的。

其中，若上述漏极场板部19bf的长度较短，则能够减少输出电容。因此，与5μm以上的情况相比，上述漏极场板部19bf的长度为1μm以上且未达5μm在开关损耗的减少的方面更为有利。

此外，在一实施方式的氮化物半导体器件中，

上述漏极场板部19bf的长度为5μm以上，

漏极电压400v时的负载短路时的功率密度为240kw/cm²以下。

根据该实施方式，设置长度为5μm以上的漏极场板部19bf，并且将漏极电压vd为400v时的负载短路时的功率密度设定为240kw/cm²以下。

因此，如从图3可知的那样，能够使负载短路时的破坏时间tp成为一般上述氮化物半导体器件所谋求的2μsec以上的5μsec以上，能够获得更有效的短路耐受量。

在该情况下，若与上述的上述漏极场板部19bf的长度为例如1μm以上且未达5μm的情况相比，则即便为比1μm以上且未达5μm的情况下大的负载短路时的功率密度，也能够获得5μsec以上的破坏时间tp。换言之，能够使相同的负载短路时的功率密度的破坏时间tp大于1μm以上且未达5μm的情况，在短路耐受量的改善方面是有利的。其中，与5μm以上的情况相比，上述漏极场板部19bf的长度为1μm以上且未达5μm在开关损耗的减少方面更为有利。

此外，在一实施方式的氮化物半导体器件中，

上述势垒层14的厚度为35nm以下，且上述栅电极25的栅极长度为5μm以上。

根据该实施方式，设置长度为1μm以下的漏极场板部19bf，并且将漏极电压vd为400v时的负载短路时的功率密度(短路时的漏极电流密度与漏极电压vd的积)设定为260kw/cm²以下，使负载短路时的破坏时间tp为2μsec以上的情况下，通过使上述势垒层14的厚度为35nm以下，从而能够使上述栅电极25的栅极长度为5μm以上。

因此，使上述栅极长度较大而实现饱和电流的减少，能够实现进一步的短路耐受量的改善。

此外，在一实施方式的氮化物半导体器件中，

上述势垒层14的厚度为25nm以下，且上述栅电极25的栅极长度为8.5μm以上。

根据该实施方式，设置长度为1μm以下的漏极场板部19bf，并且将漏极电压vd为400v时的负载短路时的功率密度设定为175kw/cm²以下，使负载短路时的破坏时间tp为5μsec以上的情况下，通过使上述势垒层14的厚度为25nm以下，能够使上述栅电极25的栅极长度为8.5μm以上。

因此，使上述栅极长度较大而实现饱和电流的减少，能够实现进一步的短路耐受量的改善。

在该情况下，若与上述的上述负载短路时的破坏时间tp为2μsec以上的情况相比，则能够获得作为2μsec以上的5μsec以上的充分的破坏时间tp。因此，不需要使上述势垒层14的厚度成为超过25nm的不必要的厚度。

此外，在一实施方式的氮化物半导体器件中，

上述势垒层14的厚度为35nm以下，且上述栅电极25的栅极长度为2μm以上。

根据该实施方式，设置长度为5μm以下的漏极场板部19bf，并且将漏极电压vd为400v时的负载短路时的功率密度(短路时的漏极电流密度与漏极电压vd的积)设定为360kw/cm²以下，使负载短路时的破坏时间tp为2μsec以上的情况下，通过使上述势垒层14的厚度为35nm以下，从而能够使上述栅电极25的栅极长度为2μm以上。

因此，使上述栅极长度较大而实现饱和电流的减少，能够实现进一步的短路耐受量的改善。

此外，在一实施方式的氮化物半导体器件中，

上述势垒层14的厚度为25nm以下，且上述栅电极25的栅极长度为5μm以上。

根据该实施方式，设置长度为5μm以下的漏极场板部19bf，并且将漏极电压vd为400v时的负载短路时的功率密度设定为240kw/cm²以下，使负载短路时的破坏时间tp为5μsec以上的情况下，通过使上述势垒层14的厚度为25nm以下，从而能够使上述栅电极25的栅极长度为5μm以上。

因此，使上述栅极长度较大而实现饱和电流的减少，能够实现进一步的短路耐受量的改善。

该情况下，若与上述的上述负载短路时的破坏时间tp为2μsec以上的情况相比，则能够获得作为2μsec以上的5μsec以上的充分的破坏时间tp。因此，不需要使上述势垒层14的厚度成为超过25nm的不必要的厚度。

此外，在一实施方式的氮化物半导体器件中，

上述氮化物半导体层15由上述沟道层13和上述势垒层14构成，并直接形成在基板11上。

根据该实施方式，能够使上述氮化物半导体层15成为不包含超晶格层12的构造。因此，不会将上述漏电极19的前端部正下方的二维电子气16内所产生的热经由导热率差的超晶格层12而传递至基板11侧。即，能够朝向上述基板11侧和上述漏电极19内上部侧放热，从而能够防止由发热引起的破坏。

此外，在一实施方式的氮化物半导体器件中，

上述漏极场板部19bf的长度为1μm以上，

漏极电压400v时的负载短路时的功率密度为330kw/cm²以下。

根据该实施方式，设置长度为1μm以上的漏极场板部19bf，并且将漏极电压vd为400v时的负载短路时的功率密度(短路时的漏极电流密度与漏极电压vd的积)设定为330kw/cm²以下。

因此，如从图11可知的那样，通过使上述氮化物半导体层15成为不包含超晶格层12的构造，从而即便为比包含超晶格层12的构造的情况下大的负载短路时的功率密度，也能够获得2μsec以上的破坏时间tp。即，相较于上述氮化物半导体层15包含超晶格层12的构造的情况，能够实现进一步的短路耐受量的改善。

此外，在一实施方式的氮化物半导体器件中，

上述漏极场板部19bf的长度为1μm以上，

负载短路时的功率密度为220kw/cm²以下。

根据该实施方式，设置长度为1μm以上的漏极场板部19bf，并且将漏极电压vd为400v时的负载短路时的功率密度设定为220kw/cm²以下。

因此，如从图11可知的那样，即便为比上述氮化物半导体层15包含超晶格层12的情况下大的负载短路时的功率密度，也能够获得5μsec以上的破坏时间tp。即，相较于上述氮化物半导体层15包含超晶格层12的构造的情况，能够实现进一步的短路耐受量的改善。

此外，在一实施方式的氮化物半导体器件中，

上述漏极场板部19bf的长度为5μm以上，

负载短路时的功率密度为450kw/cm²以下。

根据该实施方式，设置长度为5μm以上的漏极场板部19bf，并且将漏极电压vd为400v时的负载短路时的功率密度设定为450kw/cm²以下。

因此，如从图11可知的那样，即便为比上述氮化物半导体层15包含超晶格层12的情况下大的负载短路时的功率密度，也能够获得2μsec以上的破坏时间tp。即，相较于上述氮化物半导体层15包含超晶格层12的构造的情况，能够实现进一步的短路耐受量的改善。

此外，在一实施方式的氮化物半导体器件中，

上述漏极场板部19bf的长度为5μm以上，

负载短路时的功率密度为300kw/cm²以下。

根据该实施方式，设置长度为5μm以上的漏极场板部19bf，并且将漏极电压vd为400v时的负载短路时的功率密度设定为300kw/cm²以下。

因此，如从图11可知的那样，即便为比上述氮化物半导体层15包含超晶格层12的情况下大的负载短路时的功率密度，也能够获得5μsec以上的破坏时间tp。即，相较于上述氮化物半导体层15包含超晶格层12的构造的情况，能够实现进一步的短路耐受量的改善。

此外，在一实施方式的氮化物半导体器件中，

上述漏电极19是在俯视时呈指状彼此平行地形成在上述氮化物半导体层15上的多个漏电极19，

上述源电极18是在俯视时呈指状彼此平行地形成在上述氮化物半导体层15上，并且在上述漏电极19的排列方向上与上述漏电极19交替排列的多个源电极18，

上述栅电极25是在俯视时形成在上述氮化物半导体层15上彼此邻接配置的上述漏电极19与上述源电极18之间的指状的多个栅电极25，

上述多个漏电极19、上述多个源电极18以及上述多个栅电极25形成在相同芯片上，

位于上述芯片的中央部分的上述栅电极25的栅极长度lg(d)大于位于上述芯片的周边部分的上述栅电极25的栅极长度lg(e)。

根据该实施方式，在指状的多个源电极18、指状的多个漏电极19以及指状的多个栅电极25致密地形成在相同芯片上而成的氮化物半导体器件芯片中，使位于中央部分的上述栅电极25的栅极长度lg(d)大于位于周边部分的上述栅电极25的栅极长度lg(e)。

因此，能够使每单位面积的导通电阻的增大抑止在最小限度，能够使短路时温度容易上升的芯片中央部的饱和电流减少。这样，能够减少热的产生，能够提高元件的短路耐受量。

符号说明

11...si基板

12...缓冲层(超晶格层)

13...无掺杂gan层(沟道层)

14...无掺杂algan层(势垒层)

15...氮化物半导体层

16...二维电子气

17a...第一绝缘膜

17b...第二绝缘膜

18...源电极

18a...源极欧姆电极

18b...源极金属布线

18bf...源极场板部

19...漏电极

19a...漏极欧姆电极

19b...漏极金属布线

19bf...漏极场板部

20...第三绝缘膜

21、23...层间绝缘膜

22...钝化膜

24...栅极绝缘膜

25...栅电极

25a...基部

25b...栅极场板部