本发明涉及半导体制造技术领域，尤其涉及一种存储器结构及其形成方法。
背景技术：
随着信息技术的发展，存储信息量急剧增加。存储信息量的增加促进了存储器的飞速发展，同时也对存储器的稳定性提出了更高的要求。
基本的静态存储器(staticrandomaccessmemory,sram)依赖于六个晶体管，这六个晶体管构成两个交叉耦合的反相器。每个反相器包括：一个上拉晶体管、一个下拉晶体管和一个存取晶体管。
为了获得足够的抗干扰能力和读取稳定性，用于形成存储器的晶体管多为鳍式场效应晶体管(finfield-effecttransistor,finfet)。在finfet晶体管中，栅极为覆盖鳍部三个表面的3d架构，可以大幅改善电路控制。finfet在存储器中的应用可以提高存储器的数据存储稳定性和集成度。
静态存储器的静态噪声容量是衡量静态存储器抗静态噪声干扰能力的主要标志。静态存储器的读取静态噪声容量与静态存储器的beta率。beta率指的是静态存储器的下拉晶体管的饱和电流与传输晶体管的饱和电流之比值。beta率的值越大所述静态存储器的静态噪声容量越大。静态存储器的写入能力与静态存储器的gamma率有关，gamma率越大，静态存储器的写入能力越好。gamma率指的是静态存储器的传输晶体管的饱和电流与上拉晶体管的饱和电流之比值。
然而，现有技术形成的存储器仍然存在读取噪声容量小，读写能力差的缺点。
技术实现要素：
本发明解决的问题是提供一种存储器结构及其形成方法，以提高静态噪声容量，并改善所形成存储器的写入性能。
为解决上述问题，本发明提供一种存储器结构，包括：衬底，所述衬底包括存储区、第一传输区、第二传输区；位于所述衬底存储区的存储结构，所述存储结构包括第一连接部、第二连接部；位于所述衬底第一传输区的第一传输晶体管，所述第一传输晶体管包括：位于所述第一传输区衬底上的第一传输栅极结构，分别位于所述第一传输栅极结构两侧衬底中的第一传输漏区和第一传输源区，所述第一传输源区与所述第一连接部电连接，所述第一传输源区和第一传输漏区中具有第一掺杂离子，所述第一传输漏区与所述第一传输源区中的第一掺杂离子浓度不相同；位于所述衬底第二传输区的第二传输晶体管，所述第二传输晶体管位于所述第二传输区衬底上的第二传输栅极结构，分别位于所述第二传输栅极结构两侧衬底中的第二传输漏区和第二传输源区，所述第二传输源区与所述第二连接部电连接，所述第二传输源区和第二传输漏区中具有第二掺杂离子，所述第二传输漏区与所述第二传输源区中的第二掺杂离子浓度不相同。
可选的，所述第一传输晶体管和第二传输晶体管为nmos晶体管，所述第一掺杂离子和第二掺杂离子均为n型离子，所述第一传输漏区中的第一掺杂离子浓度大于所述第一传输源区中的第一掺杂离子浓度，所述第二传输漏区中的第二掺杂离子浓度大于所述第二传输源区中的第二掺杂离子浓度；或者，所述第一传输晶体管和第二传输晶体管为pmos晶体管，所述第一掺杂离子和第二掺杂离子均为p型离子，所述第一传输漏区中的第一掺杂离子浓度小于所述第一传输源区中的第一掺杂离子浓度；所述第二传输漏区中的第二掺杂离子浓度小于所述第二传输源区中的第二掺杂离子浓度。
可选的，所述第一传输源区包括：第一传输源极和第一传输轻掺杂源区，所述第一轻掺杂源区与所述第一传输栅极结构之间的间距小于所述第一传输源极与所述第一传输栅极结构之间的间距；所述第一传输漏区包括：第一传输漏极和第一传输轻掺杂漏区，所述第一传输轻掺杂漏区与所述第一传输栅极结构之间的间距小于所述第一传输漏极与所述第一传输栅极结构之间的间距，所述第一传输轻掺杂源区、第一传输轻掺杂漏区、第一传输源极和第二传输漏极中具有所述第一掺杂离子；所述第二传输源区包括：第二传输源极和第二传输轻掺杂源区，所述第二传输轻掺杂源极与所述第二传输栅极结构之间的间距小于所述第二传输源极与所述第二传输栅极结构之间的间距；所述第二传输漏区包括：第二传输漏极和第二传输轻掺杂漏区，所述第二传输漏区与所述第二传输栅极结构之间的间距小于所述第二传输漏极与所述第二传输栅极结构之间的间距，第二传输轻掺杂源区、第二传输轻掺杂漏区、所述第二传输源极与第二传输漏极中具有所述第二掺杂离子。
可选的，所述第一传输晶体管和第二传输晶体管为nmos晶体管，所述第一掺杂离子和第二掺杂离子为n型离子；所述第一传输漏极中的第一掺杂离子的浓度大于或等于所述第一传输源极中的第一掺杂离子的浓度；所述第二传输漏极第二掺杂离子的浓度大于或等于所述第二传输源极中第二掺杂离子的浓度；或者，所述第一传输轻掺杂漏区中的第一掺杂离子浓度大于所述第一传输轻掺杂漏区中第一掺杂离子的浓度；所述第二传输轻掺杂漏区中的第二掺杂离子浓度大于所述第二传输轻掺杂漏区中第二掺杂离子的浓度。
可选的，所述存储区包括：第一下拉区和第二下拉区；所述存储结构包括：位于所述衬底第一下拉区的第一下拉晶体管，所述第一下拉晶体管包括：位于所述第一下拉区衬底上的第一下拉栅极结构；分别位于所述第一下拉栅极结构两侧衬底中的第一下拉源区和第一下拉漏区，所述第一连接部与所述第一下拉漏区电连接；位于所述衬底第二下拉区的第二下拉晶体管，所述第二下拉晶体管包括：位于所述第二下拉区衬底上的第二下拉栅极结构，所述第二下拉栅极结构与所述第一下拉漏区电连接；分别位于所述第二下拉栅极结构两侧衬底中的第二下拉源区和第二下拉漏区，所述第二下拉漏区与所述第一下拉栅极结构电连接，且所述第二连接部与所述第二下拉漏区电连接。
可选的，所述存储区还包括第一上拉区和第二上拉区；所述存储器结构还包括：位于所述衬底第一上拉区的第一上拉负载，所述第一上拉负载包括：第一负载输入部；第一负载输出部，所述第一负载输出部与所述第一下拉漏区电连接；位于所述衬底第二上拉区的第二上拉负载，所述第二上拉负载包括：第二负载输入部，所述第二负载输入部与所述第一负载输入部连接；第二负载输出部，所述第二负载输出部与所述第二下拉漏区电连接。
可选的，所述衬底包括：基底；位于所述第一下拉区基底上的第一下拉鳍部，所述第一下拉栅极结构横跨所述第一下拉鳍部，且覆盖所述第一下拉鳍部部分侧壁和顶部表面，所述第一下拉漏区和第一下拉源区分别位于所述第一下拉栅极结构两侧第一下拉鳍部中；位于所述第二下拉区基底上的第二下拉鳍部，所述第二下拉栅极结构横跨所述第二下拉鳍部，且覆盖所述第一下拉鳍部部分侧壁和顶部表面，所述第二下拉漏区和第二下拉源区分别位于所述第二下拉栅极结构两侧第二下拉鳍部中；位于所述第一传输区基底上的第一传输鳍部，所述第一传输栅极结构横跨所述第一传输鳍部，且覆盖所述第一传输鳍部部分侧壁和顶部表面，所述第一传输漏极和第一传输源极分别位于所述第一传输栅极结构两侧第一传输鳍部中；位于所述第二传输区基底上的第二传输鳍部，所述第二传输栅极结构横跨所述第二传输鳍部，且覆盖所述第二传输鳍部部分侧壁和顶部表面，所述第二传输漏极和第二传输源极分别位于所述第二传输栅极结构两侧第二传输鳍部中；所述第一下拉鳍部、第一传输鳍部、第二下拉鳍部和第二传输鳍部的延伸方向相同；所述第一传输鳍部和第二传输鳍部为多条；所述第一传输鳍部条数小于所述第一下拉传输鳍部条数，所述第二传输鳍部条数小于所述第二下拉传输鳍部条数；多条第一传输鳍部平行且相邻，多条第二传输鳍部平行且相邻；每个所述第一传输鳍部与一个第一下拉鳍部连接，每个所述第二传输鳍部与一个第二下拉鳍部连接。
相应的，本发明还可以提供一种存储器结构的形成方法，包括：提供衬底，所述衬底包括存储区、第一传输区和第二传输区；在所述衬底存储区形成存储结构，所述存储结构包括第一连接部和第二连接部；在所述衬底的第一传输区形成第一传输晶体管，形成所述第一传输晶体管的步骤包括：在所述衬底上形成第一传输栅极结构，分别在所述第一传输栅极结构两侧的衬底中形成第一传输源区和第一传输漏区，所述第一传输源区与所述第一连接部电连接，所述第一传输源区和第一传输漏区中具有第一掺杂离子，所述第一传输漏区与所述第一传输源区中的第一掺杂离子浓度不相同；在所述衬底第二传输区形成第二传输晶体管，形成所述第二传输晶体管的步骤包括：在所述衬底上形成第二传输栅极结构，分别在所述第二传输栅极结构两侧的衬底中形成第二传输漏区和第二传输源区，所述第二传输源区与所述第二连接部电连接，所述第二传输源区和第二传输漏区中具有第二掺杂离子浓度，所述第二传输漏区中二与所述第二传输源区中的第二掺杂离子浓度不相同。
可选的，所述存储区包括：第一下拉区和第二下拉区，所述存储结构包括：位于所述衬底第一下拉区的第一下拉晶体管，所述第一下拉晶体管包括：位于所述第一下拉区衬底上的第一下拉栅极结构；分别位于所述第一下拉栅极结构两侧衬底中的第一下拉轻掺杂源区和第一下拉轻掺杂漏区，所述第一下拉轻掺杂漏区与所述第一连接部电连接；位于所述衬底第二下拉区的第二下拉晶体管，所述第二下拉晶体管包括：位于所述第二下拉区衬底上的第二下拉栅极结构，所述第二下拉栅极结构与所述第一下拉轻掺杂漏区电连接；分别位于所述第二下拉栅极结构两侧衬底中的第二下拉轻掺杂源区和第二下拉轻掺杂漏区，所述第二下拉轻掺杂漏区与所述第一下拉栅极结构电连接，且所述第二下拉轻掺杂漏区与所述第二连接部电连接。
可选的，所述第一传输区包括：第一传输栅极区和位于所述第一传输栅极区两侧的第一连接区和第一输入区；所述第二传输区包括：第二传输栅极区和位于所述第二传输栅极区两侧的第二连接区和第二输入区；所述衬底包括：基底；位于所述第一下拉区基底上的第一下拉鳍部，所述第一下拉栅极结构横跨所述第一下拉鳍部，且覆盖所述第一下拉鳍部部分侧壁和顶部表面，所述第一下拉轻掺杂漏区和第一下拉轻掺杂源区分别位于所述第一下拉栅极结构两侧第一下拉鳍部中；位于所述第二下拉区基底上的第二下拉鳍部，所述第二下拉栅极结构横跨所述第二下拉鳍部，且覆盖所述第一下拉鳍部部分侧壁和顶部表面，所述第二下拉轻掺杂漏区和第二下拉轻掺杂源区分别位于所述第二下拉栅极结构两侧第二下拉鳍部中；位于所述第一传输区基底上的第一传输鳍部，所述第一传输栅极结构横跨所述第一传输栅极区的第一传输鳍部，且覆盖所述第一传输栅极区的第一传输鳍部部分侧壁和顶部表面，所述第一传输漏区位于所述第一输入区的第一传输鳍部中，所述第一传输源区位于所述第一连接区的第一传输鳍部中；位于所述第二传输区基底上的第二传输鳍部，所述第二传输栅极结构横跨所述第二传输栅极区的第二传输鳍部，且覆盖所述第二传输栅极区的第二传输鳍部部分侧壁和顶部表面，所述第二传输漏区位于所述第二输入区的第二传输鳍部中，所述第二传输源区位于所述第二连接区的第二传输鳍部中；所述第一下拉鳍部、第一传输鳍部、第二下拉鳍部和第二传输鳍部的延伸方向相同；所述第一传输鳍部和第二传输鳍部为多条；所述第一传输鳍部条数小于所述第一下拉传输鳍部条数，所述第二传输鳍部条数小于所述第二下拉传输鳍部条数；多条第一传输鳍部平行且相邻，多条第二传输鳍部平行且相邻；每个所述第一传输鳍部与一个所述第一下拉鳍部连接，每个所述第二传输鳍部与一个所述第二下拉鳍部连接。
可选的，所述第一传输源区包括第一传输源极和第一传输轻掺杂源区，所述第一轻掺杂源区与所述第一传输栅极结构之间的间距小于所述第一传输源极与所述第一传输栅极结构之间的间距；所述第一传输漏区包括第一传输漏极，和第一传输轻掺杂漏区，所述第一传输漏区与所述第一传输栅极结构之间的间距小于所述第一传输漏极与所述第一传输栅极结构之间的间距；所述第二传输源区包括：第二传输源极和第二传输轻掺杂源区，所述第二轻掺杂源区与所述第二传输栅极结构之间的间距小于所述第二传输源极与所述第二传输栅极结构之间的间距；所述第二传输漏区包括：第二传输漏极和第二传输轻掺杂漏区，所述第二传输漏区与所述第二传输栅极结构之间的间距小于所述第二传输漏极与所述第二传输栅极结构之间的间距；形成所述第一传输源区、第一传输漏区、第二传输源区和第二传输漏区的步骤包括：形成所述第一传输轻掺杂源区、第一传输轻掺杂漏区、第二传输轻掺杂源区和第二传输轻掺杂漏区；形成所述第一传输轻掺杂源区、第一传输轻掺杂漏区、第二传输轻掺杂源区和第二传输轻掺杂漏区之后，形成所述第一传输源极、第一传输漏极、第二传输源极和第二传输漏极。
可选的，形成所述第一传输源极、第一传输漏极、第二传输源极和第二传输漏极的步骤包括：对所述第一传输栅极结构两侧的第一传输鳍部，以及第二传输栅极结构两侧的第二传输鳍部进行第一离子注入，所述第一离子注入的方向垂直于所述第一传输鳍部延伸方向，且所述第一离子注入方向与基底法线之间具有第一注入角度；所述第一离子注入之后，对所述第一输入区和第二连接区进行第二离子注入，所述第二离子注入的方向垂直于所述第一传输鳍部延伸方向，且所述第二离子注入方向与基底法线之间具有第二注入角度，所述第二注入角度大于所述第一注入角度。
可选的，形成所述第一传输轻掺杂源区、第一传输轻掺杂漏区、第二传输轻掺杂源区和第二传输轻掺杂漏区的步骤包括：对所述第一连接区、第一输入区、第二连接区和第二输入区进行第一轻掺杂离子注入，所述第一轻掺杂离子注入方向与基底法线之间具有第一轻掺杂离子注入角度；对所述第一输入区和第二输入区进行第二轻掺杂离子注入，所述第二轻掺杂离子注入方向与基底法线之间具有第二轻掺杂离子注入角度，所述第二轻掺杂离子注入角度大于所述第一轻掺杂离子注入角度。
可选的，所述第一轻掺杂离子注入之前，进行所述第二轻掺杂离子注入；或者，所述第一轻掺杂离子注入之后，进行所述第二轻掺杂离子注入。
可选的，所述第一轻掺杂离子注入方向与所述第一传输鳍部延伸方向具有第一锐角夹角，所述第二轻掺杂离子注入方向与所述第二传输鳍部延伸方向具有第二锐角夹角。
可选的，所述第一轻掺杂离子注入的工艺参数包括：所述第一锐角夹角为10°～80°，第一轻掺杂离子注入角度为0°～20°，注入剂量为1e13atoms/cm2～1e15atoms/cm2；所述第二轻掺杂离子注入的工艺参数包括：所述第二锐角夹角为10°～80°，所述第二轻掺杂离子注入角度为20℃～70℃，注入剂量为1e13atoms/cm2～1e15atoms/cm2。
可选的，所述存储区还包括：第一上拉区、第二上拉区；所述存储结构还包括：位于所述衬底第一上拉区的第一上拉负载；位于所述衬底第二上拉区的第二上拉负载；进行第二轻掺杂离子注入的步骤包括：形成覆盖所述第一上拉区和第二上拉区的图形层，所述图形层暴露出所述第一连接区、第一输入区、第二连接区和第二输入区；以所述图形层为掩膜进行第二轻掺杂离子注入。
可选的，所述第二轻掺杂离子注入的步骤包括：形成覆盖所述存储区、第一传输栅极区、第一连接区、第二传输栅极区和第二连接区的掩膜层，所述掩膜层暴露出所述第一输入区和第二输入区；以所述掩膜层为掩膜对所述第一输入区和第二输入区进行第二轻掺杂离子注入。
可选的，形成所述第一传输源极、第一传输漏极、第二传输源极和第二传输漏极的步骤包括：形成所述第一传输源区、第一传输漏区、第二传输源区和第二传输漏区之后，在所述第一传输栅极结构和第二传输栅极结构的侧壁上形成侧墙；以所述第一传输栅极结构、第二传输栅极结构和所述侧墙为掩膜，对所述第一传输栅极结构两侧的衬底和第二传输栅极结构两侧的衬底进行源漏离子注入，在所述第一连接区的第一传输鳍部中形成第一传输源极，在所述第一输入区的第一传输鳍部中形成第一传输漏极，在所述第二连接区的第二传输鳍部中形成第二传输源极，在所述第二输入区的第二传输鳍部中形成第二传输漏极。
可选的，所述第一传输晶体管和第二传输晶体管为nmos晶体管，所述第一掺杂离子和第二掺杂离子为n型离子，所述第一传输漏区中的第一掺杂离子浓度大于所述第一传输源区中的第一掺杂离子浓度；所述第二传输漏区中的第二掺杂离子浓度大于所述第二传输源区中的第二掺杂离子浓度；或者，所述第一传输晶体管和第二传输晶体管为pmos晶体管，所述第一掺杂离子和第二掺杂离子为p型离子，所述第一传输漏区中的第一掺杂离子浓度小于所述第一传输源区中的第一掺杂离子浓度；所述第二传输漏区中的第二掺杂离子浓度小于所述第二传输源区中的第二掺杂离子浓度。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的存储结构中，所述第一传输漏区中的第一掺杂离子浓度与所述第一传输源区中的第一掺杂离子浓度不相同，则所述第一栅极结构邻近所述第一传输漏区一侧的阈值电压与邻近所述第一传输源区一侧的阈值电压不相同。当电流从第一传输漏区流向第一传输源区时，第一传输晶体管的饱和电流为第一读取饱和电流；当电流从第一传输源区流向第一传输漏区时，第一传输晶体管的饱和电流为第一写入饱和电流。所述第一栅极结构邻近所述第一漏区一侧与邻近所述第一源区一侧的阈值电压不相同，可以使所述第一读取饱和电流与第一写入饱和电流不相同。因此，可以通过调节所述第一传输漏区中的第一掺杂离子浓度与所述第一传输源区中的第一掺杂离子浓度，使所述第一读取饱和电流小于所述第一写入饱和电流。
同时，所述第二传输漏区中的第二掺杂离子浓度与所述第二传输源区中的第二掺杂离子浓度不相同，则所述第二栅极结构邻近所述第二漏区二侧的阈值电压与第二栅极结构邻近所述第二源区二侧的阈值电压不相同。当电流从第二传输漏区流向第二传输源区时，第二传输晶体管的饱和电流为第二读取饱和电流；当电流从第二传输源区流向第二传输漏区时，第二传输晶体管的饱和电流为第二写入饱和电流。所述第二栅极结构邻近所述第二漏区二侧与邻近所述第二源区二侧的阈值电压不相同，可以使所述第二读取饱和电流与第二写入饱和电流不相同。因此，可以通过调节所述第二传输漏区中的第二掺杂离子浓度与所述第二传输源区中的第二掺杂离子浓度，使所述第二读取饱和电流小于所述第二写入饱和电流。
由于存储器在进行读取操作时，读取电流从漏区流向源区时第一传输晶体管和第二传输晶体管的饱和电流越小，存储区的读取噪声容量越大；存储器在进行写入操作时，写入电流从源区流向漏区时第一传输晶体管和第二传输晶体管的饱和电流越大，所述存储器的写入能力越好。因此，通过调节所述第一传输漏区中的第一掺杂离子浓度与所述第一传输源区中的第一掺杂离子浓度，以及所述第二传输漏区中的第二掺杂离子浓度与所述第二传输源区中的第二掺杂离子浓度，使所述第一读取饱和电流小于所述第一写入的饱和电流，且所述第二读取饱和电流小于所述第二写入饱和电流，进而能够在提高存储器的读取噪声容量的同时，提高存储器的写入能力。
进一步，所述第一传输晶体管和第二传输晶体管为nmos晶体管，所述第一漏区中的第一掺杂离子浓度大于所述第一源区中的第一掺杂离子浓度；所述第二漏区中的第二掺杂离子浓度大于所述第二源区中的第二掺杂离子浓度。在所述第一传输漏区接高电平时，电流从第一传输漏区流向所述第一传输源区，所述第一传输漏区中的电子从所述第一传输漏区流出第一传输晶体管，从而使所述第一传输漏区的高浓度的第一掺杂离子对第一传输晶体管饱和电流的增加较小；当所述第一传输漏区加低电平时，所述第一传输源区为低电平时，所述第一传输漏区中的电子从第一传输漏区流经第一传输晶体管沟道到达所述第一传输源区，由于所述第一传输漏区的第一掺杂离子浓度较高，从而使所述第一传输晶体管的饱和电流较大。综上，所述第一传输漏区的第一掺杂离子浓度大于所述第一传输源区的第一掺杂离子浓度，能够使电流从第一传输漏区流向第一传输源区时第一传输晶体管的饱和电流小于电流从第一传输源区流向第一传输漏区时第一传输晶体管的饱和电流。同样的，所述第二传输漏区的第二掺杂离子浓度大于所述第二传输源区的第二掺杂离子浓度，能够使电流从第二传输漏区流向第二传输源区时第二传输晶体管的饱和电流小于电流从第二传输源区流向第二传输漏区时第一传输晶体管的饱和电流。由此可见，所述形成方法能够在提高存储器的读取噪声容量的同时，提高存储器的写入能力。
本发明技术方案提供的存储结构的形成方法中，使所述第一传输漏区中的第一掺杂离子浓度与所述第一传输源区中的第一掺杂离子浓度不相同，则所述第一传输晶体管第一漏区的阈值电压与所述第一源区的阈值电压不相同，从而可以使电流从第一传输漏区流向第一传输源区时第一传输晶体管的饱和电流与电流从第一传输源区流向第一传输漏区时第一传输晶体管的饱和电流不相同。因此，可以通过调节所述第一传输漏区中的第一掺杂离子浓度与所述第一传输源区中的第一掺杂离子浓度，使电流从第一传输漏区流向第一传输源区时第一传输晶体管的饱和电流大于电流从第一传输源区流向第一传输漏区时第一传输晶体管的饱和电流。同样的，可以通过调节所述第二传输漏区中的第二掺杂离子浓度与所述第二传输源区中的第二掺杂离子浓度，使电流从第二传输漏区流向第二传输源区时第二传输晶体管的饱和电流大于电流从第二传输源区流向第二传输漏区时第二传输晶体管的饱和电流。因此，通过调节所述第一传输漏区中的第一掺杂离子浓度与所述第一传输源区中的第一掺杂离子浓度，以及所述第二传输漏区中的第二掺杂离子浓度与所述第二传输源区中的第二掺杂离子浓度，使电流从第一传输漏区流向第一传输源区时第一传输晶体管的饱和电流小于电流从源区流向漏区时第一传输晶体管的饱和电流，电流从第二传输漏区流向第二传输源区时第二传输晶体管的饱和电流小于电流从第二传输源区流向第二传输漏区时第二传输晶体管的饱和电流，进而能够在提高存储器的读取噪声容量的同时，提高存储器的写入能力。
进一步，所述第一传输鳍部条数小于所述第一下拉传输鳍部条数，所述多条第一传输鳍部平行且相邻，所述第一传输鳍部与所述第一下拉鳍部连接，则第一下拉鳍部和所述第一连接区附近具有与第一传输鳍部不连接的第一下拉鳍部，所述第一输入区附近不具有与第一传输鳍部连接的不第一下拉鳍部。第二传输鳍部条数小于所述第二下拉传输鳍部条数，多条第二传输鳍部平行且相邻，所述第二传输鳍部与所述第二下拉鳍部连接，则第二下拉鳍部和所述第二连接区附近具有与第二传输鳍部不连接的第二下拉鳍部，所述第二输入区附近不具有与第二传输鳍部不连接的第二下拉鳍部。在进行第二轻掺杂离子注入的过程中，当所述所述第二轻掺杂离子注入角度大于所述第一轻掺杂离子注入角度时，由于不与第一传输鳍部连接的第一下拉鳍部对注入的离子的投影效应的影响，使所述第一传输源区和第二传输源区注入的离子浓度较小，从而使所述第一轻掺杂漏区的第一掺杂离子浓度大于所述第一轻掺杂源区的第一掺杂离子浓度。同时由于不与第二传输鳍部连接的第二下拉鳍部对注入的离子的投影效应的影响，所述第二轻掺杂漏区的第二掺杂离子浓度大于所述第二轻掺杂源区的第二掺杂离子浓度，从而能够改善所形成存储器的性能。同时，由于不与第一传输鳍部连接的第一下拉鳍部对注入的离子的投影效应的影响，在所述第二轻掺杂离子注入的过程中，所述第一传输源区和第二传输源区上不需要使用光罩，从而能够减少光罩，节约生产成本。
附图说明
图1是一种静态存储器结构的电路结构示意图；
图2至图5是本发明的存储器结构的形成方法一实施例各个步骤的结构示意图。
具体实施方式
现有技术的存储器结构具有诸多问题，例如静态存储器的静态噪声容量较小，抗干扰能力差。
现结合现有技术的存储器，分析导致存储器静态噪声容量小，抗干扰能力差的原因：
图1是一种静态存储器结构的结构示意图。
请参考图1，所述静态存储器包括：第一上拉晶体管pu1、第一下拉晶体管pd1、第一传输晶体管pg1、第二上拉晶体管pu2、第二下拉晶体管pd2和第二传输晶体管pg2。所述第一上拉晶体管pu2源极与所述第一下拉晶体管pd1的漏极相连，形成第一存储节点a，所述第二上拉晶体管pu2源极与所述第二下拉晶体管pd2的漏极相连，形成第二存储节点b。所述第一上拉晶体管pu1栅极与所述第一下拉晶体管pd1栅极相连并与所述第二存储节点b相连；所述第二上拉晶体管pu2栅极与所述第二下拉晶体管pd2栅极相连并与所述第一存储节点a相连；所述第一传输晶体管pg1源极与所述第一存储节点a连接，所述第一传输晶体管pg1漏区连接第一位线bl1，所述第一传输晶体管pg1栅极连接第一字线wl1；所述第二传输晶体管pg2源极与所述第二存储节点b连接，所述第二传输晶体管pg2漏区连接第二位线bl2；所述第二传输晶体管pg2栅极连接第二字线wl2；所述第一下拉晶体管pd1源极和第二下拉晶体管pd2的源极接地端vss，所述第一上拉晶体管pu1漏极与所述第二上拉晶体管pu2漏极连接输入电压vdd。
其中，如果所述第一存储节点a的电位为高电平“1”，所述第二存储节点b的电位为低电平“0”。所述静态存储器在读取过程中，需要在所述第一位线wl1和第二位线wl2上施加预设电位，所述预设电位为高电平“1”。由于第一存储节点a为高电位“1”，则第二下拉晶体管pd2导通，第二上拉晶体管pu2截止，使所述第二位线bl2与地端vss之间形成通路，所述地端vss拉低所述第二位线bl2上的电压，从而使第二位线bl2输出低电平“0”。然而，在读取过程中，所述预设电压容易抬高所述第二存储节点b上的电位，从而容易使第一下拉晶体管pd1导通，从而使第一位线bl1读取错误。
为了增加所述静态存储器的抗干扰能力，增加所述静态存储器的读取噪声容量，一种方法是降低所述第一传输晶体管pg1的饱和电流，从而提高第一下拉晶体管pd1的饱和电流与第一传输晶体管pg1的饱和电流之比值；降低第二传输晶体管pg2的饱和电流，从而提高第二下拉晶体管pd1的饱和电流与第二传输晶体管pg1的饱和电流之比值，进而增加所述静态存储器的beta率，提高所述静态存储器的读取噪声容量。
然而，增加所述第一传输晶体管pg1和第二传输晶体管pg2的饱和电流，容易降低所述静态存储器的写入能力。
具体的，如果所述第一存储节点a的电位为低电平“0”，所述第二存储节点b的电位为高电平“1”。在写入过程中，如果要在所述第一存储节点a写入高电平“1”，所述第二存储节点b写入低电平“0”，则需要使所述第一位线bl1的电位为高电平“1”，所述所述第二位线bl2的电位为低电平“0”。由于第一存储节点a的电位为低电平“0”，则第二上拉晶体管pu2导通，同时所述第一位线bl1的电位为高电平“1”，所述第二位线bl2通过第二传输晶体管pg2和第二上拉晶体管pu2放电，从而降低所述第二存储节点b的电位。因此，所述第二传输晶体管pg2的饱和电流与第二上拉晶体管pu2之比值越大，静态存储器的写入能力越好。同样的，所述第一传输晶体管pg1的饱和电流与第一上拉晶体管pu1之比值越大，静态存储器的写入能力越好，即静态存储器的写入能力与gamma率有关。
综上，如果提高所述第一传输晶体管pg1和第二传输晶体管pg2的饱和电流，虽然可以提高静态存储器的读取噪声容量，然而容易降低所述静态存储器的写入能力。相反，如果降低所述第一传输晶体管pg1和第二传输晶体管pg2的饱和电流，虽然可以提高所述静态存储器的写入能力，然而容易降低静态存储器的读取噪声容量。
为解决所述技术问题，本发明提供了一种存储器结构，包括：衬底，所述衬底包括存储区、第一传输区、第二传输区；位于所述衬底存储区的存储结构，所述存储结构包括第一连接部、第二连接部；位于所述衬底第一传输区的第一传输晶体管，所述第一传输晶体管包括：位于所述第一传输区衬底上的第一传输栅极结构，分别位于所述第一传输栅极结构两侧衬底中的第一传输漏区和第一传输源区，所述第一传输源区与所述第一连接部电连接，所述第一传输源区和第一传输漏区中具有第一掺杂离子，所述第一掺杂离子的导电类型与所述第一传输晶体管的导电类型相同，所述第一传输漏区中的第一掺杂离子浓度与所述第一传输源区中的第一掺杂离子浓度不相同；
位于所述衬底第二传输区的第二传输晶体管，所述第二传输晶体管位于所述第二传输区衬底上的第二传输栅极结构，分别位于所述第二传输栅极结构两侧衬底中的第二传输漏区和第二传输源区，所述第二传输源区与所述第二连接部电连接，所述第二传输源区和第二传输漏区中具有第二掺杂离子，所述第二掺杂离子的导电类型与所述第二传输晶体管的导电类型相同，所述第二传输漏区中的第二掺杂离子浓度与所述第二传输源区中的第二掺杂离子浓度不相同。
其中，由于存储器在进行读取操作时，电流从漏区流向源区时第一传输晶体管和第二传输晶体管的饱和电流越小，存储区的读取噪声容量越大，存储器在进行写入操作时，电流从源区流向漏区时第一传输晶体管和第二传输晶体管的饱和电流越大，所述存储器的写入能力越好。因此，通过调节所述第一传输漏区中的第一掺杂离子浓度与所述第一传输源区中的第一掺杂离子浓度，以及所述第二传输漏区中的第二掺杂离子浓度与所述第二传输源区中的第二掺杂离子浓度，使电流从第一传输漏区流向第一传输源区时第一传输晶体管的饱和电流小于电流从源区流向漏区时第一传输晶体管的饱和电流，电流从第二传输漏区流向第二传输源区时第二传输晶体管的饱和电流小于电流从第二传输源区流向第二传输漏区时第二传输晶体管的饱和电流，进而能够在提高存储器的读取噪声容量的同时，提高存储器的写入能力。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图5是本发明的存储器的形成方法一实施例各步骤的结构示意图。
请参考图2，提供衬底，所述衬底包括：存储区、第一传输区211和第二传输区221。
所述存储区用于后续形成存储结构；所述第一传输区211为后续用于形成第一传输晶体管的区域所述第二传输区221为后续用于形成第二传输晶体管的区域。
所述存储区包括：第一下拉区212、第二下拉区222、第一上拉区213和第二上拉区223。在其他实施例中，所述衬底还可以不包括所述第一上拉区和第二上拉区。
所述第一下拉区212为后续用于形成第一下拉晶体管的区域；所述第二下拉区222为后续用于形成第二下拉晶体管的区域。所述第一上拉区213为后续用于形成第一上拉负载，所述第二上拉区223为后续用于形成第二上拉负载。
本实施例中，所述衬底用于形成多个静态存储器单元。因此，所述衬底包括多个存储区、多个第一传输区211和多个第二传输区221。多个静态存储器单元成镜像分别，则多个存储区、多个第一传输区211和多个第二传输区221成镜像对称分布。在其他实施例中，所述衬底还可以用于形成一个静态存储器单元。
本实施例中，所述第一下拉区212与所述第一上拉区213接触；所述第二下拉区222与所述第二上拉区223接触。
本实施例中，所述第一传输区211包括：第一传输栅极区和位于所述第一传输栅极区两侧的第一连接区和第一输入区。
所述第二传输区221包括：第二传输栅极区和位于所述第二传输栅极区两侧的第二连接区和第二输入区。
本实施例中，所述第一上拉区213与所述第一下拉区212、第一传输栅极区和第一连接区接触；所述第二上拉区223与所述第二下拉区222、第二传输栅极区和第二连接区接触。
本实施例中，所述衬底包括：基底200和位于所述第一传输区211、第一下拉区212、第一上拉区213、所述第二传输区221、第二下拉区222、第二上拉区223基底200上的鳍部201。
具体的，本实施例中，所述鳍部201包括：位于所述第一传输区211基底200上的第一传输鳍部；位于所述第二传输区221基底上的第二传输鳍部；位于所述第一下拉区212基底200上的第一下拉鳍部；位于所述第二下拉区222基底200上的第二下拉鳍部；位于所述第一上拉区213基底200上的第一上拉鳍部；位于所述第二上拉区223基底200上的第二上拉鳍部。
本实施例中，所述所述第一下拉鳍部、第一传输鳍部、第二下拉鳍部和第二传输鳍部的延伸方向相同。
本实施例中，所述第一传输鳍部和第二传输鳍部为多条，多条第一传输鳍部平行且相邻，多条第二传输鳍部平行且相邻；
本实施例中，所述第一传输鳍部条数小于所述第一下拉传输鳍部条数，所述第二传输鳍部条数小于所述第二下拉传输鳍部条数。且所述第一传输鳍部与部分第一下拉鳍部连接，所述第二传输鳍部与部分第二下拉鳍部连接。
需要说明的是，所述第一传输鳍部条数小于所述第一下拉传输鳍部条数，所述多条第一传输鳍部平行且相邻，所述第一传输鳍部与所述第一下拉鳍部连接，则第一下拉鳍部和所述第一连接区附近具有不与第一传输鳍部连接的第一下拉鳍部，所述第一输入区附近不具有不与第一传输鳍部连接的第一下拉鳍部。第二传输鳍部条数小于所述第二下拉传输鳍部条数，多条第二传输鳍部平行且相邻，所述第二传输鳍部与所述第二下拉鳍部连接，则第二下拉鳍部和所述第二连接区附近具有不与第二传输鳍部连接的第二下拉鳍部，所述第二输入区附近不具有不与第二传输鳍部连接的第二下拉鳍部。在后续进行第二轻掺杂离子注入的过程中，能够使所述第一轻掺杂漏区的第一掺杂离子浓度大于所述第一轻掺杂源区的第一掺杂离子浓度，所述第二轻掺杂漏区的第二掺杂离子浓度大于所述第二轻掺杂源区的第二掺杂离子浓度，从而能够改善所形成存储器的性能。
此外，本实施例中，所述第一下拉鳍部个数大于第一传输鳍部的个数，能够使第一下拉晶体管的总沟道宽度大于所形成第一传输晶体管的总沟道宽度，从而能够在进行读取操作时，使所述第一传输晶体管的饱和电流小于所述第一下拉晶体管的饱和电流，进而能够增加所形成存储器的读取噪声容量。
然而，由于第一下拉鳍部个数与第一传输鳍部的个数之差过大，容易使所形成的存储器在写入操作过程中，存储器的gamma率过小，从而容易影响存储器的写入能力。因此，具体的，所述第一下拉鳍部与第一传输鳍部的个数之差为1～3。本实施例中，所述第一传输鳍部的个数为1个，所述第一下拉鳍部的个数为2个。在其他实施例中所述第一下拉鳍部的个数也可以为1个或2个以上。
所述第二下拉晶体管的总沟道宽度为第二下拉鳍部中沟道宽度乘以第二下拉鳍部的个数。所述第二传输晶体管的总沟道宽度为第二传输鳍部中沟道宽度乘以第二传输鳍部的个数。
本实施例中，所述第一传输鳍部与所述第一下拉鳍部延伸方向相同，所述第一传输鳍部与所述第一下拉鳍部连接。具体的，所述第一传输鳍部与一条第一下拉鳍部相连。所述第一上拉鳍部与所述第二上拉鳍部相邻，且延伸线不重合。
本实施例中，所述第二传输鳍部与所述第二下拉鳍部延伸方向相同，所述第二传输鳍部与部分第二下拉鳍部连接。具体的，所述第二传输鳍部与一条第二下拉鳍部相连。
本实施例中，所述第一上拉鳍部与所述第一下拉鳍部和第一传输鳍部平行设置，所述第二上拉鳍部与所述第二下拉鳍部和第二传输鳍部平行设置。
本实施例中，形成所述基底200和鳍部的步骤包括：提供初始衬底；对所述初始衬底进行图形化，形成基底200、位于所述第一传输区211基底200上的第一传输鳍部、位于所述第一下拉区212基底200上的第一下拉鳍部、位于所述第二传输区221基底200上的第二传输鳍部、位于所述第二下拉区222基底200上的第二下拉鳍部、位于第一上拉区213基底200上的第一上拉鳍部和位于所述第二上拉区223基底200上的第二上拉鳍部。
本实施例中，所述基底200和鳍部201的材料相同。具体的，所述基底200和鳍部201的材料为硅。在其他实施例中，基底和鳍部的材料还可以为锗或硅锗。
在其他实施例中，所述衬底还可以为平面衬底。所述衬底可以为硅衬底、锗衬底、硅锗衬底、绝缘体上硅衬底、绝缘体上锗衬底等半导体衬底。
本实施例中，形成所述衬底之后，所述形成方法还包括：在所述鳍部201之间的基底200上形成隔离结构(图中未示出)，所述隔离结构覆盖所述鳍部201部分侧壁和顶部表面。
所述隔离结构用于实现不同鳍部201之间的电隔离。
本实施例中，所述隔离结构的材料为氧化硅。在其他实施例中，所述隔离结构的材料还可以为氮氧化硅。
后续在所述衬底存储区形成存储结构，所述存储结构包括第一连接部和第二连接部。
在所述衬底的第一传输区211形成第一传输晶体管，形成所述第一传输晶体管的步骤包括：在所述衬底上形成第一传输栅极结构，分别在所述第一传输栅极结构两侧的衬底中形成第一传输源区和第一传输漏区，所述第一传输源区与所述第一连接部电连接，述第一传输源区和第一传输漏区中具有第一掺杂离子，所述第一掺杂离子的导电类型与所述第一传输晶体管的导电类型相同，所述第一传输漏区中的第一掺杂离子浓度与所述第一传输源区中的第一掺杂离子浓度不相同；
本实施例中，所述第一传输源区包括第一传输源极和第一传输轻掺杂源区，所述第一轻掺杂源区与所述第一传输栅极结构之间的间距小于所述第一传输源极与所述第一传输栅极结构之间的间距；所述第一传输漏区包括第一传输漏极，和第一传输轻掺杂漏区，所述第一传输漏区与所述第一传输栅极结构之间的间距小于所述第一传输漏极与所述第一传输栅极结构之间的间距。
在所述衬底第二传输区222形成第二传输晶体管，形成所述第二传输晶体管的步骤包括：在所述衬底上形成第二传输栅极结构，分别在所述第二传输栅极结构两侧的衬底中形成第二传输漏区和第二传输源区，所述第二传输源区与所述第二连接部电连接，所述第二传输源区和第二传输漏区中具有第二掺杂离子浓度，所述第一掺杂离子的导电类型与所述第一传输晶体管的导电类型相同，所述第二传输漏区中的第二掺杂离子浓度与所述第二传输源区中的第二掺杂离子浓度不相同。
本实施例中，所述第二传输源区包括：第二传输源极和第二传输轻掺杂源区，所述第二轻掺杂源区与所述第二传输栅极结构之间的间距小于所述第二传输源极与所述第二传输栅极结构之间的间距；所述第二传输漏区包括：第二传输漏极和第二传输轻掺杂漏区，所述第二传输漏区与所述第二传输栅极结构之间的间距小于所述第二传输漏极与所述第二传输栅极结构之间的间距。本实施例中，所述存储结构包括：位于所述衬底第一下拉区211的第一下拉晶体管，所述第一下拉晶体管包括：位于所述第一下拉区衬底上的第一下拉栅极结构；分别位于所述第一下拉栅极结构两侧衬底中的第一下拉源区和第一下拉漏区，所述第一连接部包括所述第一下拉漏区；位于所述衬底第二下拉区的第二下拉晶体管，所述第二下拉晶体管包括：位于所述第二下拉区衬底上的第二下拉栅极结构，所述第二下拉栅极结构与所述第一下拉漏区电连接；分别位于所述第二下拉栅极结构两侧衬底中的第二下拉源区和第二下拉漏区，所述第二下拉漏区与所述第一下拉栅极结构电连接，且所述第二连接部包括所述第二下拉漏区。
本实施例中，所述存储结构还包括：位于所述衬底第一上拉区的第一上拉负载，所述第一上拉负载包括：第一负载输入部；第一负载输出部，所述第一负载输出部与所述第一下拉漏区电连接；位于所述衬底第二上拉区的第二上拉负载，所述第二上拉负载包括：第二负载输入部，所述第二负载输入部与所述第一负载输入部连接；第二负载输出部，所述第二负载输出部与所述第二下拉漏区电连接。在其他实施例中，所述存储结构还可以不包括所述第一上拉负载和第二上拉负载。
本实施例中，所述第一上拉负载为第一上拉晶体管，所述第一上拉晶体管包括：横跨所述第一上拉鳍部的第一上拉栅极结构，所述第一上拉栅极结构覆盖所述第一上拉鳍部部分侧壁和顶部表面；分别位于所述第一上拉栅极结构两侧的第一上拉鳍部中的第一上拉轻掺杂源区和第二上拉轻掺杂漏区。在其他实施例中，所述第一上拉负载还可以为电阻。
本实施例中，所述第二上拉负载为第二上拉晶体管，所述第二上拉晶体管包括：横跨所述第二上拉鳍部的第二上拉栅极结构，所述第二上拉栅极结构覆盖所述第二上拉鳍部部分侧壁和顶部表面；分别位于所述第二上拉栅极结构两侧的第二上拉鳍部中的第二上拉轻掺杂源区和第二上拉轻掺杂漏区。在其他实施例中，所述第二上拉负载还可以为电阻。
具体的，本实施例中，形成所述存储结构、第一传输晶体管和第二传输晶体管的步骤如图3和图4所示。
请参考图3，形成横跨所述鳍部201的栅极结构240，所述栅极结构240横跨覆盖所述鳍部201部分侧壁和顶部表面。
所述栅极结构240包括：第一传输栅极结构，所述第一传输栅极结构横跨所述第一传输栅极区的第一传输鳍部，且覆盖所述第一传输栅极区的第一传输鳍部部分顶部和部分侧壁表面；第一下拉栅极结构，所述第一下拉栅极结构横跨所述第一下拉鳍部，且覆盖所述第一下拉鳍部分别侧壁和部分顶部表面；第一上拉栅极结构，所述第一上拉栅极结构横跨所述第一上拉鳍部，且覆盖所述第一上拉鳍部分别侧壁和部分顶部表面；第二传输栅极结构，所述第二传输栅极结构横跨所述第二传输栅极区的第二传输鳍部，且覆盖所述第二传输栅极区的第二传输鳍部部分顶部和部分侧壁表面；第二下拉栅极结构，所述第二下拉栅极结构横跨所述第二下拉鳍部，且覆盖所述第二下拉鳍部分别侧壁和部分顶部表面；第二上拉栅极结构，所述第二上拉栅极结构横跨所述第二上拉鳍部，且覆盖所述第二上拉鳍部分别侧壁和部分顶部表面。在其他实施例中，所述栅极结构还可以不包括所述第一上拉栅极结构和第二上拉栅极结构。
本实施例中，形成所述第一传输栅极结构、第一下拉栅极结构、第一上拉栅极结构、第二传输栅极结构、第二下拉栅极结构和第二上拉栅极结构的步骤包括：形成覆盖所述第一传输鳍部顶部和侧壁、第一下拉鳍部顶部和侧壁、第一传输鳍部顶部和侧壁、第二传输鳍部顶部和侧壁、第二下拉鳍部顶部和侧壁以及第二传输鳍部顶部和侧壁的栅极结构层；对所述栅极结构层进行图形化，形成所述第一传输栅极结构、第一下拉栅极结构、第一上拉栅极结构、第二传输栅极结构、第二下拉栅极结构和第二上拉栅极结构。
本实施例中，所述第一上拉栅极结构、所述第二上拉栅极结构、所述第一下拉栅极结、第二下拉栅极结构、第一传输栅极结构、第二传输栅极结构、第一连接栅极结构和第二连接栅极结构的延伸方向相同。在其他实施例中，所述第一上拉栅极结构、所述第二上拉栅极结构、所述第一下拉栅极结、第二下拉栅极结构、第一传输栅极结构和第二传输栅极结构的延伸方向还可以不相同。
本实施例中，所述第一下拉栅极结构与所述第一上拉栅极结构接触，从而实现所述第一下拉栅极结构与所述第一上拉栅极结构之间的电连接；所述第二下拉栅极结构与所述第二上拉栅极结构接触，从而实现所述第二下拉栅极结构与所述第二上拉栅极结构之间的电连接。在其他实施例中，所述第一下拉栅极结构与所述第一上拉栅极结构还可以不接触，所述第一下拉栅极结构与所述第一上拉栅极结构通过导电结构实现电连接；所述第二下拉栅极结构与所述第二上拉栅极结构还可以不接触，所述第二下拉栅极结构与所述第二上拉栅极结构通过导电结构实现电连接。
请参考图4，在所述栅极结构240两侧的鳍部201中形成轻掺杂区202。
所述轻掺杂区202用于减低晶体管的源区与沟道之间的电阻，以及漏区与沟道之间的电阻。
本实施例中，所述轻掺杂区202包括：分别位于所述第一传输栅极结构两侧第一传输鳍部中的第一传输轻掺杂源区211b和第一传输轻掺杂漏区211a；分别位于所述第一下拉栅极结构两侧第一下拉鳍部中的第一下拉轻掺杂源区和第一下拉轻掺杂漏区；分别位于所述第一上拉栅极结构两侧第一上拉鳍部中的第一上拉轻掺杂漏区和第一上拉轻掺杂源区；分别位于所述第二传输栅极结构两侧第二传输鳍部中的第二传输轻掺杂源区221b和第二传输轻掺杂漏区221a；分别位于所述第二下拉栅极结构两侧第二下拉鳍部中的第二下拉轻掺杂源区和第二下拉轻掺杂漏区；分别位于所述第二上拉栅极结构两侧第二上拉鳍部中的第二上拉轻掺杂轻掺杂源区和第二上拉轻掺杂极区。
本实施例中，通过离子注入在所述栅极结构240两侧的鳍部201中形成轻掺杂区202。在其他实施例中，还可以通过外延生长工艺形成所述轻掺杂区。
本实施例中，所述第一传输区211用于形成nmos晶体管，即所述第一传输晶体管为nmos晶体管，所述第一下拉区212用于形成nmos晶体管，即所述第一下拉晶体管为nmos晶体管。在其他实施例中，所述第一传输区和第二传输区还可以形成pmos晶体管。
本实施例中，所述第一上拉区213用于形成pmos晶体管，所述第一上拉晶体管为pmos晶体管；所述第二传输区221用于形成nmos晶体管，即所述第二传输晶体管为nmos晶体管；所述第二下拉区222用于形成nmos晶体管，即所述第二下拉晶体管为nmos晶体管；所述第二上拉区223用于形成pmos晶体管，所述第二上拉晶体管为pmos晶体管。在其他实施例中，所述第一上拉区和第二上拉区还可以用于形成电阻。
所述第一传输轻掺杂源区用于在所述第一传输源极与所述第一传输栅极结构下方的第一传输鳍部之间形成浓度梯度，从而降低第一传输源极与第一传输晶体管沟道之间的接触电阻，改善第一传输晶体管的性能；所述第一传输轻掺杂漏区用于在所述第一传输漏极与所述第一传输栅极结构下方的第一传输鳍部之间形成浓度梯度，从而降低第一传输漏极与第一传输晶体管沟道之间的接触电阻，改善第一传输晶体管的性能。
所述第一下拉轻掺杂源区用于在后续的第一下拉源区与所述第一下拉栅极结构下方的第一下拉鳍部之间形成浓度梯度，从而降低第一下拉源区与第一下拉晶体管沟道之间的接触电阻，改善第一下拉晶体管的性能；所述第一下拉轻掺杂漏区用于在后续形成的第一下拉漏区与所述第一下拉栅极结构下方的第一下拉鳍部之间形成浓度梯度，从而降低第一下拉漏区与第一下拉晶体管沟道之间的接触电阻，改善第一下拉晶体管的性能。
所述第一上拉轻掺杂源区用于在后续形成的第一上拉源区与所述第一上拉栅极结构下方的第一上拉鳍部之间形成浓度梯度，从而降低第一上拉源区与第一上拉晶体管沟道之间的接触电阻，改善第一上拉晶体管的性能；所述第一上拉轻掺杂漏区用于在后续形成的第一上拉漏区与所述第一上拉栅极结构下方的第一上拉鳍部之间形成浓度梯度，从而降低第一上拉漏区与第一上拉晶体管沟道之间的接触电阻，改善第一上拉晶体管的性能。
所述第二传输轻掺杂源区用于在所述第二传输源极与所述第二传输栅极结构下方的第二传输鳍部之间形成浓度梯度，从而降低第二传输源极与第二传输晶体管沟道之间的接触电阻，改善第二传输晶体管的性能；所述第二传输轻掺杂漏区用于在所述第二传输漏极与所述第二传输栅极结构下方的第二传输鳍部之间形成浓度梯度，从而降低第二传输漏极与第二传输晶体管沟道之间的接触电阻，改善第二传输晶体管的性能。
所述第二下拉轻掺杂源区用于在后续形成的第二下拉源区与所述第二下拉栅极结构下方的第二下拉鳍部之间形成浓度梯度，从而降低第二下拉源区与第二下拉晶体管沟道之间的接触电阻，改善第二下拉晶体管的性能；所述第二下拉轻掺杂漏区用于在后续形成的第二下拉漏区与所述第二下拉栅极结构下方的第二下拉鳍部之间形成浓度梯度，从而降低第二下拉漏区与第二下拉晶体管沟道之间的接触电阻，改善第二下拉晶体管的性能。
所述第二上拉轻掺杂源区用于在后续形成的第二上拉源区与所述第二上拉栅极结构下方的第二上拉鳍部之间形成浓度梯度，从而降低第二上拉源区与第二上拉晶体管沟道之间的接触电阻，改善第二上拉晶体管的性能；所述第二上拉轻掺杂漏区用于在后续形成的第二上拉漏区与所述第二上拉栅极结构下方的第二上拉鳍部之间形成浓度梯度，从而降低第二上拉漏区与第二上拉晶体管沟道之间的接触电阻，改善第二上拉晶体管的性能。
本实施例中，所述第一传输晶体管、第一下拉晶体管、第二传输晶体管、第二下拉晶体管为nmos晶体管，所述第一上拉晶体管和所述第二上拉晶体管为pmos晶体管。
本实施例中，形成所述第一传输轻掺杂源区、第一传输轻掺杂漏区、第二传输轻掺杂源区和第二传输轻掺杂漏区的步骤包括：对所述第一连接区、第一输入区、第二连接区和第二输入区进行第一轻掺杂离子注入；对所述第一输入区和第二输入区进行第二轻掺杂离子注入。
具体的，本实施例中，所述第一轻掺杂离子注入方向与基底200法线之间具有第一轻掺杂离子注入角度，所述轻掺杂漏注入方向与基底200法线之间具有第二轻掺杂离子注入角度，所述第二轻掺杂离子注入角度大于所述第一轻掺杂离子注入角度。
所述第一轻掺杂离子注入和第二轻掺杂离子注入之后，在所述第一连接区、第一输入区中注入第一掺杂离子；在所述第二连接区、第二输入区中注入第二掺杂离子。
本实施例中，所述形成方法还包括：在所述第一下拉轻掺杂源区、第一下拉轻漏区中注入第一掺杂离子；在所述第二下拉轻掺杂源区和第二下拉轻漏区中注入第二掺杂离子。
本实施例中，在所述第一下拉轻掺杂源区、第一下拉轻漏区、第二下拉轻掺杂源区和第二下拉轻漏区中注入第一掺杂离子的工艺包括所述第一轻掺杂离子注入。
本实施中，所述第一轻掺杂离子注入之后，进行所述第二轻掺杂离子注入。在其他实施例中，还可以在所述第二轻掺杂离子注入之后，进行所述第一轻掺杂离子注入。
具体的，本实施例中，所述第一轻掺杂离子注入的步骤包括：形成覆盖所述第一上拉鳍部、第二上拉鳍部顶部和侧壁表面的第一光刻胶；以所述第一光刻胶为掩膜在所述第一下拉鳍部、第一传输鳍部、第二下拉鳍部和第二传输鳍部中注入第一掺杂离子，形成所述第一传输源区、第一初始传输漏区、第一下拉轻掺杂漏区、第一下拉轻掺杂源区、第二传输源区、第二初始传输漏区、第二下拉轻掺杂漏区和第二下拉轻掺杂源区。
由于所述第一轻掺杂离子注入角度较小，在对所述第一连接区、第一输入区、第二连接区和第二输入区进行第一轻掺杂离子注入的过程中，受与第一传输鳍部不相连的第一下拉鳍部，以及与第二传输鳍部不相连的第二下拉鳍部的投影效应的影响较小，从而能够对所述第一连接区、第一输入区、第二连接区和第二输入区均注入第一掺杂离子，且能够使所述第一连接区、第一输入区、第二连接区和第二输入区中具有浓度相近的第一掺杂离子。
本实施例中，所述第二轻掺杂离子注入的步骤包括：形成覆盖所述第一上拉区213和第二上拉区223的图形层，所述图形层暴露出所述第一连接区、第一输入区、第二连接区和第二输入区；以所述图形层为掩膜进行离子注入。
需要说明的是，第一下拉鳍部和所述第一连接区附近具有不与第一传输鳍部连接的第一下拉鳍部，所述第一输入区附近不具有不与第一传输鳍部连接的第一下拉鳍部；第二下拉鳍部和所述第二连接区附近具有不与第二传输鳍部连接的第二下拉鳍部，所述第二输入区附近不具有不与第二传输鳍部连接的第二下拉鳍部。在进行第二轻掺杂离子注入的过程中，由于所述所述第二轻掺杂离子注入角度大于所述第一轻掺杂离子注入角度，且由于不与第一传输鳍部连接的第一下拉鳍部对注入的离子的投影效应的影响，使所述第一传输源区和第二传输源区注入的离子浓度较小，从而使所述第一轻掺杂漏区的第一掺杂离子浓度大于所述第一轻掺杂源区的第一掺杂离子浓度。同时由于不与第二传输鳍部连接的第二下拉鳍部对注入的离子的投影效应的影响，所述第二轻掺杂漏区的第二掺杂离子浓度大于所述第二轻掺杂源区的第二掺杂离子浓度，从而能够改善所形成存储器的性能。同时，在所述第二轻掺杂离子注入的过程中，所述第一传输源区和第二传输源区上不需要使用光罩，从而能够减少光罩，节约生产成本。
所述第一传输晶体管和第二传输晶体管为nmos晶体管，所述第一漏区中的第一掺杂离子浓度大于所述第一源区中的第一掺杂离子浓度；所述第二漏区中的第二掺杂离子浓度大于所述第二源区中的第二掺杂离子浓度。当电流从第一传输漏区流向所述第一传输源区时，即在所述第一传输漏区接高电平时，所述第一传输漏区中的电子从所述第一传输漏区流出第一传输晶体管，从而使所述第一传输漏区的高浓度的第一掺杂离子对第一传输晶体管饱和电流的增加较小；当所述第一传输漏区加低电平时，所述第一传输源区为低电平时，所述第一传输漏区中的电子从第一传输漏区流经第一传输晶体管沟道到达所述第一传输源区，由于所述第一传输漏区的第一掺杂离子浓度较高，从而使所述第一传输晶体管的饱和电流较大。综上，所述第一传输漏区的第一掺杂离子浓度大于所述第一传输源区的第一掺杂离子浓度，能够使电流从第一传输漏区流向第一传输源区时第一传输晶体管的饱和电流小于电流从第一传输源区流向第一传输漏区时第一传输晶体管的饱和电流。同样的，所述第二传输漏区的第二掺杂离子浓度大于所述第二传输源区的第二掺杂离子浓度，能够使电流从第二传输漏区流向第二传输源区时第二传输晶体管的饱和电流小于电流从第二传输源区流向第二传输漏区时第一传输晶体管的饱和电流。由此可见，所述形成方法能够在提高存储器的读取噪声容量的同时，提高存储器的写入能力。
本实施例中，如果所述第一轻掺杂离子注入角度过大，容易使第一轻掺杂离子注入受到鳍部201投影效应(shallow)的影响。因此，所述第一轻掺杂离子注入角度为0°～20°。
本实施例中，如果所述第二轻掺杂离子注入角度过小，容易减小鳍部201对所述第一连接区和第二连接区的投影效应，从而能不容易使形成的第一传输源区中的第一掺杂离子浓度小于第一传输漏区中的第一掺杂离子浓度，且不容易使第二传输源区中的第二掺杂离子浓度小于第二传输漏区中的第二掺杂离子浓度。具体的，所述第二轻掺杂离子注入角度为20℃～70℃。
本实施例中，为了使所述第一传输源区与第一传输栅极结构部分接触，所述第一传输漏区与第一传输栅极结构部分接触，所述第一下拉轻掺杂源区与第一下拉栅极结构部分接触，所述第一下拉轻掺杂漏区与第一下拉栅极结构部分接触，所述第二传输源区与第二传输栅极结构部分接触，所述第二传输漏区与第二传输栅极结构部分接触，所述第二下拉轻掺杂源区与第二下拉栅极结构部分接触，所述第二下拉轻掺杂漏区与第二下拉栅极结构部分接触，所述第一轻掺杂离子注入与所述第一传输鳍部延伸方向具有第一锐角夹角，所述第二轻掺杂离子注入与所述第二传输鳍部延伸方向具有第二锐角夹角。
如果所述第一锐角夹角和第二锐角夹角过大或过小，不容易使第一掺杂离子注入至所述栅极结构240下方的鳍部201中。具体的，所述第一锐角夹角和第二锐角夹角为10°～80°。
本实施例中，所述存储结构、第一传输晶体管和第二传输晶体管构成存储单元。所述存储器结构包括至少四个所述存储单元。在其他实施例中，所述存储器结构还可以包括1个至3个存储单元。
本实施例中，所述存储区、第一传输区和第二传输区构成存储单元区。
本实施例中，所述衬底包括至少四个所述存储单元区。
本实施例中，任意两个相邻存储单元区呈镜像对称分布，对称轴为相邻两个存储单元区的交线；任意两个相邻的存储单元呈镜像对称分布，对称轴为相邻两个存储单元区的交线。
本实施例中，所述四个存储单元区分别为：第一存储单元区、第二存储单元区、第二存储单元和第四存储单元区。
所述第一存储单元区与第二存储单元区关于第一传输鳍部延伸方向镜像对称分布；所述第二存储单元区与第四存储单元区关于第一传输鳍部延伸方向镜像对称分布；所述第一存储单元区与第二存储单元区关于垂直于所述鳍部延伸方向镜像对称分布；所述第二存储单元区与第四存储单元区关于垂直于所述鳍部延伸方向镜像对称分布。
本实施例中，所述形成方法包括四次第二轻掺杂离子注入。所述四次第二轻掺杂离子注入包括：第一轻掺杂漏注入、第二轻掺杂漏注入、第三轻掺杂漏注入和第四轻掺杂漏注入。
本实施例中，所述第一轻掺杂漏注入用于在第一存储单元区的第二输入区、第四存储单元的第一输入区中注入第一掺杂离子；所述第二轻掺杂漏注入用于对所述第二存储单元区的第二输入区以及第三存储单元区的第一输入区进行离子注入；所述第三轻掺杂漏注入用于对所述第三存储单元区的第二输入区以及第四存储单元区的第一输入区进行离子注入。
本实施例中，所述第一轻掺杂漏注入方向与第一传输鳍部延伸方向之间具有第一鳍部夹角，所述轻掺杂漏注入方向与第一传输栅极结构延伸方向之间具有第一栅极夹角；所述第二轻掺杂漏注入方向与第二传输鳍部延伸方向之间具有第二鳍部夹角，所述第二轻掺杂漏注入方向与第二传输栅极结构延伸方向之间具有第二栅极夹角；所述第三轻掺杂漏注入方向与第三传输鳍部延伸方向之间具有第三鳍部夹角，所述轻掺杂漏注入方向与第三传输栅极结构延伸方向之间具有第三栅极夹角；所述第四轻掺杂漏注入方向与第四传输鳍部延伸方向之间具有第四鳍部夹角，所述第四轻掺杂漏注入方向与第四传输栅极结构延伸方向之间具有第四栅极夹角。
本实施例中，所述第一鳍部夹角与所述第二鳍部夹角关于鳍部延伸方向对称；所述第三鳍部夹角与所述第四鳍部夹角关于鳍部延伸方向对称；所述第一栅极夹角与所述第三栅极夹角关于垂直于鳍部的延伸方向对称；第二栅极夹角与所述第四栅极夹角关于垂直于鳍部的延伸方向对称。
本实施例中，所述第一轻掺杂离子注入注入剂量为1e13atoms/cm2～1e15atoms/cm2；所述第二轻掺杂离子注入的注入剂量为1e13atoms/cm2～1e15atoms/cm2。
本实施例中，所述图形层的材料为光刻胶。形成图形层的步骤包括：提供光罩，所述光罩上具有光刻图形；形成覆盖所述衬底存储区、第一传输区211和第二传输区221的初始图形层；通过所述光罩对所述初始图形层进行曝光，形成所述图形层。
需要说明的是，所述第一传输漏区中的第一掺杂离子浓度与所述第一传输源区中的第一掺杂离子浓度不相同，则所述第一传输晶体管第一漏区的阈值电压与所述第一源区的阈值电压不相同，从而可以使电流从第一传输漏区流向第一传输源区时第一传输晶体管的饱和电流与电流从第一传输源区流向第一传输漏区时第一传输晶体管的饱和电流不相同。因此，可以通过调节所述第一传输漏区中的第一掺杂离子浓度与所述第一传输源区中的第一掺杂离子浓度，使电流从第一传输漏区流向第一传输源区时第一传输晶体管的饱和电流大于电流从第一传输源区流向第一传输漏区时第一传输晶体管的饱和电流。
同时，所述第二传输漏区中的第二掺杂离子浓度与所述第二传输源区中的第二掺杂离子浓度不相同，则所述第二传输晶体管第二漏区的阈值电压与所述第二源区的阈值电压不相同，从而可以使电流从第二传输漏区流向第二传输源区时第二传输晶体管的饱和电流与电流从第二传输源区流向第二传输漏区时第二传输晶体管的饱和电流不相同。因此，可以通过调节所述第二传输漏区中的第二掺杂离子浓度与所述第二传输源区中的第二掺杂离子浓度，使电流从第二传输漏区流向第二传输源区时第二传输晶体管的饱和电流大于电流从第二传输源区流向第二传输漏区时第二传输晶体管的饱和电流。
由于存储器在进行读取操作时，电流从漏区流向源区时第一传输晶体管和第二传输晶体管的饱和电流越小，存储区的读取噪声容量越大，存储器在进行写入操作时，电流从源区流向漏区时第一传输晶体管和第二传输晶体管的饱和电流越大，所述存储器的写入能力越好。因此，通过调节所述第一传输漏区中的第一掺杂离子浓度与所述第一传输源区中的第一掺杂离子浓度，以及所述第二传输漏区中的第二掺杂离子浓度与所述第二传输源区中的第二掺杂离子浓度，使电流从第一传输漏区流向第一传输源区时第一传输晶体管的饱和电流小于电流从源区流向漏区时第一传输晶体管的饱和电流，电流从第二传输漏区流向第二传输源区时第二传输晶体管的饱和电流小于电流从第二传输源区流向第二传输漏区时第二传输晶体管的饱和电流，进而能够在提高存储器的读取噪声容量的同时，提高存储器的写入能力。
本实施例中，形成所述第一上拉轻掺杂源区、第一上拉轻掺杂漏区、第二上拉轻掺杂源区、第二上拉轻掺杂漏区的步骤包括：对所述第一上拉栅极结构两侧的第一上拉鳍部和第二上拉栅极结构两侧的第二上拉传输鳍部进行第三轻掺杂离子注入。
所述第三轻掺杂离子注入的步骤包括：形成覆盖所述第一传输区211、第一下拉区212、第二传输区221和第二下拉区222的第二光刻胶；以所述第二光刻胶为掩膜在所述第一上拉鳍部和第二上拉鳍部中注入上拉轻掺杂离子。
本实施例中，所述第一上拉晶体管和第二上拉晶体管为pmos晶体管，则所述上拉轻掺杂离子为p型离子，例如硼离子或bf2-离子。
本实施例中，为了使所述第一上拉轻掺杂源区、第一上拉轻掺杂漏区与所述第一上拉栅极结构部分接触；所述第二上拉轻掺杂源区、第二上拉轻掺杂漏区与所述第二上拉栅极结构部分接触，所述第三轻掺杂离子注入与所述第一上拉鳍部延伸方向具有第二锐角夹角。
如果所述第三锐角夹角过大或过小，不容易使上拉轻掺杂离子注入至所述第一上拉栅极结构和第二上拉栅极结构下方的鳍部201中。具体的，所述第三锐角夹角为10°～80°。
需要说明的是，在其他实施例中，所述第一传输鳍部与所述第一下拉鳍部的个数相同，所述第二传输鳍部与所述第二下拉鳍部的个数相同。所述第二轻掺杂离子注入的步骤包括：形成覆盖所述存储区、第一传输栅极区、第一连接区、第二传输栅极区和第二连接区的掩膜层，所述掩膜层暴露出所述第一输入区和第二输入区；以所述掩膜层为掩膜对所述第一输入区和第二输入区进行离子注入。
本实施例中，所述第一传输晶体管还包括：分别位于所述第一传输栅极结构两侧衬底中的第一传输源极和第一传输漏极，所述第一传输源极和第二传输漏极中具有第一掺杂离子，所述第一掺杂离子的导电类型与所述第一掺杂离子的导电类型相同。
所述第二传输晶体管还包括：分别位于所述第二栅极结构两侧衬底中的第二传输源极和第二传输漏极，所述第二传输源极与第二传输漏极中具有二第二掺杂离子，所述二第二掺杂离子的导电类型与所述第二掺杂离子的导电类型相同，所述第二传输漏极中的二第二掺杂离子浓度。本实施例中，形成所述第一传输源区、第一传输漏区、第二传输源区和第二传输漏区的步骤还包括：形成所述第一传输源区、第一传输漏区、第二传输源区和第二传输漏区之后，形成第一传输源极、第一传输漏极、第二传输源极和第二传输漏极。
具体的，形成所述第一传输源极、第一传输漏极、第二传输源极和第二传输漏极的步骤包括：形成所述第一传输源区、第一传输漏区、第二传输源区和第二传输漏区之后，在所述第一传输栅极结构和第二传输栅极结构的侧壁上形成侧墙；以所述第一传输栅极结构、第二传输栅极结构和所述侧墙为掩膜，对所述第一传输栅极结构两侧的衬底和第二传输栅极结构两侧的衬底进行传输离子注入，在所述第一连接区的第一传输鳍部中形成第一传输源极；在所述第一输入区的第一传输鳍部中形成第一传输漏极；在所述第二连接区的第二传输鳍部中形成第一传输源极；在所述第二输入区的第二传输鳍部中形成第二传输漏极。
在其他实施例中，形成所述第一传输源极、第一传输漏极、第二传输源极和第二传输漏极的工艺可以包括外延生长工艺。
本实施例中，所述源漏离子注入在所述第一传输源极和第一传输漏极中注入第一掺杂离子；在所述第二输源区和第二传输漏极中注入第二掺杂离子。
本实施例中，所述第一下拉晶体管还包括：分别位于所述第一下拉栅极结构两侧第一下拉鳍部中的第一下拉源区和第一下拉漏区。
本实施例中，所述第二下拉晶体管还包括：分别位于所述第二下拉栅极结构两侧第二下拉鳍部中的第二下拉源区和第二下拉漏区。
本实施例中，所述侧墙还覆盖所述第一下拉栅极结构侧壁、第一上拉栅极结构侧壁、第二下拉栅极结构侧壁和第二上拉栅极结构侧壁。
本实施例中，形成所述第一下拉晶体管和第二下拉晶体管的步骤还包括：分别在所述第一下拉栅极结构两侧的第一下拉鳍部中形成第一下拉源区和第一下拉漏区；分别在所述第二下拉栅极结构两侧的第二下拉鳍部中形成第二下拉源区和第二下拉漏区。
本实施例中，形成所述第一下拉源区、第一下拉漏区、第二下拉源区和第二下拉漏区的步骤包括：以所述侧墙、第一下拉栅极结构和第二下拉栅极结构为掩膜对所述第一下拉鳍部和第二下拉鳍部进行下拉源漏离子注入。
本实施例中，所述下拉源漏离子注入与所述源漏离子注入在同一工艺过程中形成。
本实施例中，所述第一上拉晶体管还包括：分别位于所述第一上拉栅极结构两侧第一上拉鳍部中的第一上拉源区和第一上拉漏区。
本实施例中，所述第二上拉晶体管还包括：分别位于所述第二上拉栅极结构两侧第二上拉鳍部中的第二上拉源区和第二上拉漏区。
本实施例中，形成所述第一上拉晶体管和第二上拉晶体管的步骤还包括：分别在所述第一上拉栅极结构两侧的第一上拉鳍部中形成第一上拉源区和第一上拉漏区；分别在所述第二上拉栅极结构两侧的第二上拉鳍部中形成第二上拉源区和第二上拉漏区。
形成所述第一上拉源区、第一上拉漏区、第二上拉源区和第二上拉漏区的步骤包括：以所述侧墙、第一上拉栅极结构和第二上拉栅极结构为掩膜对所述第一上拉鳍部和第二上拉鳍部进行上拉源漏离子注入，在所述第一上拉鳍部和第二上拉鳍部中注入上拉源漏离子。
本实施例中，所述上拉源漏离子为p型离子，例如硼离子或bf2-离子。
需要说明的是，在其他实施例中，形成所述第一传输源区、第一传输漏区、第二传输源区和第二传输漏区的步骤包括：对所述第一传输栅极结构两侧的第一传输鳍部，以及第二传输栅极结构两侧的第二传输鳍部进行第一离子注入，所述第一离子注入的方向垂直于所述鳍部延伸方向，且所述第一离子注入方向与基底法线之间具有第一注入角度。
所述第一离子注入之后，对所述第一输入区和第二连接区进行第二离子注入，所述第二离子注入的方向垂直于所述鳍部延伸方向，且所述第二离子注入方向与基底法线之间具有第二注入角度，所述第二注入角度大于所述第一注入角度。
请参考图5，形成连接所述第一传输栅极结构的第一字线231，连接所述第二传输栅极结构的第二字线232；形成连接所述第一传输漏区的第一位线251；形成连接所述第二传输漏区的第二位线252。
所述第一字线231用于控制所述第一传输晶体管的开启和关断，所述第二字线232用于控制所述第二传输晶体管的开启和关断；所述第一位线251和第二位线252用于读取所形成的存储器中的数据，并向所述存储器中写入数据。
本实施例中，所述形成方法还包括：形成连接所述第二上拉栅极结构与所述第一上拉轻掺杂源区的第一连接线241；形成连接所述第一上拉栅极结构与所述第二上拉轻掺杂源区的第一连接线241。
所述第一连接线241用于实现第二上拉栅极结构与所述第一上拉轻掺杂源区之间的电连接；所述第二连接线242用于实现第一上拉栅极结构与所述第二上拉轻掺杂源区之间的电连接。
本实施例中，所述形成方法还包括：形成连接所述第一下拉轻掺杂源区的第一下拉源线261，所述第一下拉源线261用于对所述第一下拉轻掺杂源区施加第一电位；连接所述第二下拉轻掺杂源区的第二下拉源线262，所述第二下拉源线262用于对所述第二下拉轻掺杂源区施加所述第一电位。
本实施例中，所述第一电位为零电位，所述第一下拉源线261和第二下拉源线262用于接地。
本实施例中，所述形成方法还包括：形成连接所述第一上拉轻掺杂漏区的第一上拉漏线281，所述第一上拉漏线281用于对所述第一上拉轻掺杂漏区施加第二电位，所述第二电位大于所述第一电位；形成连接所述第二上拉轻掺杂源区的第二上拉漏线282，所述第二上拉漏线282用于对所述第二上拉轻掺杂源区施加所述第二电位。
本实施例中，所述第一字线231、第二字线232、第一位线251、第二位线252、第一连接线241、第二连接线242、第一下拉源线261、第二下拉源线262、第一上拉漏线281、第二上拉漏线282的材料为铜。在其他实施例中，还可以为铝或铜铝合金。
综上，本发明实施例提供的存储器的形成方法中，所述第一传输漏区中的第一掺杂离子浓度与所述第一传输源区中的第一掺杂离子浓度不相同，则所述第一传输晶体管第一漏区的阈值电压与所述第一源区的阈值电压不相同，从而可以使电流从第一传输漏区流向第一传输源区时第一传输晶体管的饱和电流与电流从第一传输源区流向第一传输漏区时第一传输晶体管的饱和电流不相同。因此，可以通过调节所述第一传输漏区中的第一掺杂离子浓度与所述第一传输源区中的第一掺杂离子浓度，使电流从第一传输漏区流向第一传输源区时第一传输晶体管的饱和电流大于电流从第一传输源区流向第一传输漏区时第一传输晶体管的饱和电流。
同时，所述第二传输漏区中的第二掺杂离子浓度与所述第二传输源区中的第二掺杂离子浓度不相同，则所述第二传输晶体管第二漏区的阈值电压与所述第二源区的阈值电压不相同，从而可以使电流从第二传输漏区流向第二传输源区时第二传输晶体管的饱和电流与电流从第二传输源区流向第二传输漏区时第二传输晶体管的饱和电流不相同。因此，可以通过调节所述第二传输漏区中的第二掺杂离子浓度与所述第二传输源区中的第二掺杂离子浓度，使电流从第二传输漏区流向第二传输源区时第二传输晶体管的饱和电流大于电流从第二传输源区流向第二传输漏区时第二传输晶体管的饱和电流。
由于存储器在进行读取操作时，电流从漏区流向源区时第一传输晶体管和第二传输晶体管的饱和电流越小，存储区的读取噪声容量越大，存储器在进行写入操作时，电流从源区流向漏区时第一传输晶体管和第二传输晶体管的饱和电流越大，所述存储器的写入能力越好。因此，通过调节所述第一传输漏区中的第一掺杂离子浓度与所述第一传输源区中的第一掺杂离子浓度，以及所述第二传输漏区中的第二掺杂离子浓度与所述第二传输源区中的第二掺杂离子浓度，使电流从第一传输漏区流向第一传输源区时第一传输晶体管的饱和电流小于电流从源区流向漏区时第一传输晶体管的饱和电流，电流从第二传输漏区流向第二传输源区时第二传输晶体管的饱和电流小于电流从第二传输源区流向第二传输漏区时第二传输晶体管的饱和电流，进而能够在提高存储器的读取噪声容量的同时，提高存储器的写入能力。
进一步，所述第一传输晶体管和第二传输晶体管为nmos晶体管，所述第一漏区中的第一掺杂离子浓度大于所述第一源区中的第一掺杂离子浓度；所述第二漏区中的第二掺杂离子浓度大于所述第二源区中的第二掺杂离子浓度。当电流从第一传输漏区流向所述第一传输源区时，即在所述第一传输漏区接高电平时，所述第一传输漏区中的电子从所述第一传输漏区流出第一传输晶体管，从而使所述第一传输漏区的高浓度的第一掺杂离子对第一传输晶体管饱和电流的增加较小；当所述第一传输漏区加低电平时，所述第一传输源区为低电平时，所述第一传输漏区中的电子从第一传输漏区流经第一传输晶体管沟道到达所述第一传输源区，由于所述第一传输漏区的第一掺杂离子浓度较高，从而使所述第一传输晶体管的饱和电流较大。综上，所述第一传输漏区的第一掺杂离子浓度大于所述第一传输源区的第一掺杂离子浓度，能够使电流从第一传输漏区流向第一传输源区时第一传输晶体管的饱和电流小于电流从第一传输源区流向第一传输漏区时第一传输晶体管的饱和电流。同样的，所述第二传输漏区的第二掺杂离子浓度大于所述第二传输源区的第二掺杂离子浓度，能够使电流从第二传输漏区流向第二传输源区时第二传输晶体管的饱和电流小于电流从第二传输源区流向第二传输漏区时第一传输晶体管的饱和电流。由此可见，所述形成方法能够在提高存储器的读取噪声容量的同时，提高存储器的写入能力。
继续参考图5，本发明还提供了一种存储器结构的实施例，包括：衬底，所述衬底包括存储区、第一传输区211、第二传输区221；
位于所述衬底存储区的存储结构，所述存储结构包括第一连接部、第二连接部；
位于所述衬底第一传输区211的第一传输晶体管，所述第一传输晶体管包括：位于所述第一传输区衬底上的第一传输栅极结构，分别位于所述第一传输栅极结构两侧衬底中的第一传输漏区和第一传输源区，所述第一传输源区与所述第一连接部电连接，所述第一传输源区和第一传输漏区中具有第一掺杂离子，所述第一掺杂离子的导电类型与所述第一传输晶体管的导电类型相同，所述第一传输漏区中的第一掺杂离子浓度与所述第一传输源区中的第一掺杂离子浓度不相同；
位于所述衬底第二传输区221的第二传输晶体管，所述第二传输晶体管位于所述第二传输区衬底上的第二传输栅极结构，分别位于所述第二传输栅极结构两侧衬底中的第二传输漏区和第二传输源区，所述第二传输源区与所述第二连接部电连接，所述第二传输源区和第二传输漏区中具有第二掺杂离子浓度，所述第二掺杂离子的导电类型与所述第二传输晶体管的导电类型相同，所述第二传输漏区中的第二掺杂离子浓度与所述第二传输源区中的第二掺杂离子浓度不相同。
需要说明的是，所述第一传输漏区中的第一掺杂离子浓度与所述第一传输源区中的第一掺杂离子浓度不相同，则所述第一传输晶体管第一漏区的阈值电压与所述第一源区的阈值电压不相同，从而可以使电流从第一传输漏区流向第一传输源区时第一传输晶体管的饱和电流与电流从第一传输源区流向第一传输漏区时第一传输晶体管的饱和电流不相同。因此，可以通过调节所述第一传输漏区中的第一掺杂离子浓度与所述第一传输源区中的第一掺杂离子浓度，使电流从第一传输漏区流向第一传输源区时第一传输晶体管的饱和电流大于电流从第一传输源区流向第一传输漏区时第一传输晶体管的饱和电流。同样的，可以通过调节所述第二传输漏区中的第二掺杂离子浓度与所述第二传输源区中的第二掺杂离子浓度，使电流从第二传输漏区流向第二传输源区时第二传输晶体管的饱和电流大于电流从第二传输源区流向第二传输漏区时第二传输晶体管的饱和电流。因此，通过调节所述第一传输漏区中的第一掺杂离子浓度与所述第一传输源区中的第一掺杂离子浓度，以及所述第二传输漏区中的第二掺杂离子浓度与所述第二传输源区中的第二掺杂离子浓度，使电流从第一传输漏区流向第一传输源区时第一传输晶体管的饱和电流小于电流从源区流向漏区时第一传输晶体管的饱和电流，电流从第二传输漏区流向第二传输源区时第二传输晶体管的饱和电流小于电流从第二传输源区流向第二传输漏区时第二传输晶体管的饱和电流，进而能够在提高存储器的读取噪声容量的同时，提高存储器的写入能力。
本实施例中，所述衬底包括：多个存储器、多个第一传输区211、多个第二传输区221，多个存储器、多个第一传输区211、多个第二传输区221成镜像对称分布。
本实施例中，所述第一传输晶体管和第二传输晶体管为nmos晶体管，所述第一掺杂离子和第二掺杂离子为n型离子，所述第一传输漏区中的第一掺杂离子浓度大于所述第一传输源区中的第一掺杂离子浓度，所述第二传输漏区中的第二掺杂离子浓度大于所述第二传输源区中的第二掺杂离子浓度。
所述第一传输晶体管和第二传输晶体管为nmos晶体管，所述第一漏区中的第一掺杂离子浓度大于所述第一源区中的第一掺杂离子浓度；所述第二漏区中的第二掺杂离子浓度大于所述第二源区中的第二掺杂离子浓度。当电流从第一传输漏区流向所述第一传输源区时，即在所述第一传输漏区接高电平时，所述第一传输漏区中的电子从所述第一传输漏区流出第一传输晶体管，从而使所述第一传输漏区的高浓度的第一掺杂离子对第一传输晶体管饱和电流的增加较小；当所述第一传输漏区加低电平时，所述第一传输源区为低电平时，所述第一传输漏区中的电子从第一传输漏区流经第一传输晶体管沟道到达所述第一传输源区，由于所述第一传输漏区的第一掺杂离子浓度较高，从而使所述第一传输晶体管的饱和电流较大。
综上，所述第一传输漏区的第一掺杂离子浓度大于所述第一传输源区的第一掺杂离子浓度，能够使电流从第一传输漏区流向第一传输源区时第一传输晶体管的饱和电流小于电流从第一传输源区流向第一传输漏区时第一传输晶体管的饱和电流。同样的，所述第二传输漏区的第二掺杂离子浓度大于所述第二传输源区的第二掺杂离子浓度，能够使电流从第二传输漏区流向第二传输源区时第二传输晶体管的饱和电流小于电流从第二传输源区流向第二传输漏区时第一传输晶体管的饱和电流。由此可见，所述形成方法能够在提高存储器的读取噪声容量的同时，提高存储器的写入能力。
在其他实施例中，所述第一传输晶体管和第二传输晶体管为pmos晶体管，所述第一掺杂离子和第二掺杂离子为p型离子，所述第一传输漏区中的第一掺杂离子浓度小于所述第一传输源区中的第一掺杂离子浓度；所述第二传输漏区中的第二掺杂离子浓度小于所述第二传输源区中的第二掺杂离子浓度。
本实施例中，所述第一传输漏极中的第一掺杂离子的浓度大于或等于所述第一传输源极中的源漏离子的浓度；所述第二传输漏极中二第二掺杂离子的浓度大于或等于所述第二传输源极中第二掺杂离子的浓度。
本实施例中，所述存储区包括：第一下拉区212和第二下拉区222。
所述存储结构包括：位于所述衬底第一下拉区的第一下拉晶体管，所述第一下拉晶体管包括：位于所述第一下拉区衬底上的第一下拉栅极结构；分别位于所述第一下拉栅极结构两侧衬底中的第一下拉源区和第一下拉轻掺杂漏区，所述第一连接部包括所述第一下拉漏区；位于所述衬底第下拉区222的第二下拉晶体管，所述第二下拉晶体管包括：位于所述第二下拉区衬底上的第二下拉栅极结构，所述第二下拉栅极结构与所述第一下拉漏区电连接；分别位于所述第二下拉栅极结构两侧衬底中的第二下拉源区和第二下拉漏区，所述第二下拉漏区与所述第一下拉栅极结构电连接，且所述第二连接部包括所述第二下拉漏区。
本实施例中，所述存储区还包括第一上拉区213和第二上拉区223；所述存储器结构还包括：位于所述衬底第一上拉区213的第一上拉负载，所述第一上拉负载包括：第一负载输入部；第一负载输出部，所述第一负载输出部与所述第一下拉漏区电连接；位于所述衬底第二上拉区223的第二上拉负载，所述第二上拉负载包括：第二负载输入部，所述第二负载输入部与所述第一负载输入部连接；第二负载输出部，所述第二负载输出部与所述第二下拉漏区电连接。
本实施例中，所述第一传输区211包括：第一传输栅极区和位于所述第一传输栅极区两侧的第一连接区211b和第一输入区211a；所述第二传输区包括：第二传输栅极区和位于所述第二传输栅极区两侧的第二连接区221b和第二输入区221a。
所述衬底包括：基底和位于所述基底上的鳍部201。
本实施例中，所述鳍部201包括：位于所述第一下拉区基底上的第一下拉鳍部，所述第一下拉栅极结构横跨所述第一下拉鳍部，且覆盖所述第一下拉鳍部部分侧壁和顶部表面，所述第一下拉漏区和第一下拉源区分别位于所述第一下拉栅极结构两侧第一下拉鳍部中；位于所述第二下拉区212基底上的第二下拉鳍部，所述第二下拉栅极结构横跨所述第二下拉鳍部，且覆盖所述第一下拉鳍部部分侧壁和顶部表面，所述第二下拉漏区和第二下拉源区分别位于所述第二下拉栅极结构两侧第二下拉鳍部中；位于所述第一传输区211基底上的第一传输鳍部，所述第一传输栅极结构横跨所述第一传输鳍部，且覆盖所述第一传输鳍部部分侧壁和顶部表面，所述第一传输漏极和第一传输源极分别位于所述第一传输栅极结构两侧第一传输鳍部中；位于所述第二传输区221基底上的第二传输鳍部，所述第二传输栅极结构横跨所述第二传输鳍部，且覆盖所述第二传输鳍部部分侧壁和顶部表面，所述第二传输漏极和第二传输源极分别位于所述第二传输栅极结构两侧第二传输鳍部中。
本实施例中，所述第一下拉鳍部、第一传输鳍部、第二下拉鳍部和第二传输鳍部的延伸方向相同。
所述第一传输鳍部和第二传输鳍部为多条；所述第一传输鳍部条数小于所述第一下拉传输鳍部条数，所述第二传输鳍部条数小于所述第二下拉传输鳍部条数；多条第一传输鳍部平行且相邻，多条第二传输鳍部平行且相邻。
所述第一传输鳍部与部分第一下拉鳍部连接，所述第二传输鳍部与部分第二下拉鳍部连接。
本实施例中，所述存储器包括：横跨所述鳍部201的栅极结构240，所述栅极结构240覆盖所述鳍部201部分侧壁和部分顶部表面。
所述栅极结构240包括：第一传输栅极结构，所述第一传输栅极结构横跨所述第一传输栅极区的第一传输鳍部，且覆盖所述第一传输栅极区的第一传输鳍部部分顶部和部分侧壁表面；第一下拉栅极结构，所述第一下拉栅极结构横跨所述第一下拉鳍部，且覆盖所述第一下拉鳍部分别侧壁和部分顶部表面；第一上拉栅极结构，所述第一上拉栅极结构横跨所述第一上拉鳍部，且覆盖所述第一上拉鳍部分别侧壁和部分顶部表面；第二传输栅极结构，所述第二传输栅极结构横跨所述第二传输栅极区的第二传输鳍部，且覆盖所述第二传输栅极区的第二传输鳍部部分顶部和部分侧壁表面；第二下拉栅极结构，所述第二下拉栅极结构横跨所述第二下拉鳍部，且覆盖所述第二下拉鳍部分别侧壁和部分顶部表面；第二上拉栅极结构，所述第二上拉栅极结构横跨所述第二上拉鳍部，且覆盖所述第二上拉鳍部分别侧壁和部分顶部表面。在其他实施例中，所述栅极结构还可以不包括所述第一上拉栅极结构和第二上拉栅极结构。
本实施例中，栅极结构240与上一实施例相同，在此不多做赘述。
本实施例中，所述存储器包括：位于所述栅极结构240两侧鳍部201中的轻掺杂区202。
本实施例中，所述轻掺杂区202包括：分别位于所述第一传输栅极结构两侧第一传输鳍部中的第一传输源区211b和第一传输漏区211a；分别位于所述第一下拉栅极结构两侧第一下拉鳍部中的第一下拉轻掺杂源区和第一下拉轻掺杂漏区；分别位于所述第一上拉栅极结构两侧第一上拉鳍部中的第一上拉轻掺杂漏区和第一上拉轻掺杂源区；分别位于所述第二传输栅极结构两侧第二传输鳍部中的第二传输源区221b和第二传输漏区221a；分别位于所述第二下拉栅极结构两侧第二下拉鳍部中的第二下拉轻掺杂源区和第二下拉轻掺杂漏区；分别位于所述第二上拉栅极结构两侧第二上拉鳍部中的第二上拉轻掺杂轻掺杂源区和第二上拉轻掺杂极区。
本实施例中，所述轻掺杂区202与上一实施例相同，在此不多做赘述。
本实施例中，所述第一传输晶体管还包括：分别位于所述第一传输栅极结构两侧衬底中的第一传输源极和第一传输漏极，所述第一轻掺杂源区与所述第一传输栅极结构之间的间距小于所述第一传输源极与所述第一传输栅极结构之间的间距，所述第一传输漏区与所述第一传输栅极结构之间的间距小于所述第一传输漏极与所述第一传输栅极结构之间的间距，所述第一传输源极和第二传输漏极中具有第一掺杂离子，所述第一掺杂离子的导电类型与所述第一掺杂离子的导电类型相同；
所述第二传输晶体管还包括：分别位于所述第二栅极结构两侧衬底中的第二传输源极和第二传输漏极，所述第二传输源区与所述第二传输栅极结构之间的间距小于所述第二传输源极与所述第二传输栅极结构之间的间距，所述第二传输漏区与所述第二传输栅极结构之间的间距小于所述第二传输漏极与所述第二传输栅极结构之间的间距，所述第二传输源极与第二传输漏极中具有第二掺杂离子，所述第二掺杂离子的导电类型与所述第二掺杂离子的导电类型相同，所述第二传输漏极中的第二掺杂离子浓度。
本实施例中，所述第一下拉晶体管还包括：分别位于所述第一下拉栅极结构两侧衬底中的第一下拉源区和第一下拉漏区，所述第一下拉轻掺杂源区与所述第一下拉栅极结构之间的间距小于所述第一下拉源区与所述第一下拉栅极结构之间的间距，所述第一下拉轻掺杂漏区与所述第一下拉栅极结构之间的间距小于所述第一下拉漏区与所述第一下拉栅极结构之间的间距，所述第一下拉源区和第二下拉漏区中具有所述第一掺杂离子。
本实施例中，所述第二下拉晶体管还包括：分别位于所述第二下拉栅极结构两侧衬底中的第二下拉源区和第二下拉漏区，所述第二下拉轻掺杂源区与所述第二下拉栅极结构之间的间距小于所述第二下拉源区与所述第二下拉栅极结构之间的间距，所述第二下拉轻掺杂漏区与所述第二下拉栅极结构之间的间距小于所述第二下拉漏区与所述第二下拉栅极结构之间的间距，所述第二下拉源区和第二下拉漏区中具有第二第二掺杂离子，所述第二掺杂离子的导电类型与所述第二掺杂离子的导电类型相同。
本实施例中，所述第一上拉晶体管还包括：分别位于所述第一上拉栅极结构两侧衬底中的第一上拉源区和第一上拉漏区，所述第一上拉轻掺杂源区与所述第一上拉栅极结构之间的间距小于所述第一上拉源区与所述第一上拉栅极结构之间的间距，所述第一上拉轻掺杂漏区与所述第一上拉栅极结构之间的间距小于所述第一上拉漏区与所述第一上拉栅极结构之间的间距，所述第一上拉源区和第二上拉漏区中具有第一掺杂离子，所述第一掺杂离子的导电类型与所述第一掺杂离子的导电类型相同。
本实施例中，所述第二上拉晶体管还包括：分别位于所述第二上拉栅极结构两侧衬底中的第二上拉源区和第二上拉漏区，所述第二上拉轻掺杂源区与所述第二上拉栅极结构之间的间距小于所述第二上拉源区与所述第二上拉栅极结构之间的间距，所述第二上拉轻掺杂漏区与所述第二上拉栅极结构之间的间距小于所述第二上拉漏区与所述第二上拉栅极结构之间的间距，所述第二上拉源区和第二上拉漏区中具有第二掺杂离子，所述第二掺杂离子的导电类型与所述第二掺杂离子的导电类型相同。
所述存储器还包括：连接所述第一传输栅极结构的第一字线231，连接所述第二传输栅极结构的第二字线232；连接所述第一传输漏区的第一位线251；连接所述第二传输漏区的第二位线252。
所述存储器还包括：连接所述第二上拉栅极结构与所述第一上拉轻掺杂源区的第一连接线241；形成连接所述第一上拉栅极结构与所述第二上拉轻掺杂源区的第二连接线242；连接所述第一下拉轻掺杂源区的第一下拉源线261；连接所述第二下拉轻掺杂源区的第二下拉源线262；连接所述第一上拉轻掺杂漏区的第一上拉漏线281；连接所述第二上拉轻掺杂源区的第二上拉漏线282。
本实施例中，所述第一字线231、第二字线232、第一位线251、第二位线252、第一连接线241、第二连接线242、第一下拉源线261、第二下拉源线262、第一上拉漏线281、第二上拉漏线282与上一实施例相同在此不多做赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。