半导体装置及其制造方法与流程

本发明涉及一种半导体装置及其制造方法。

背景技术：

作为fet的栅极电极，存在具有檐构造的栅极电极，该檐构造包含与半导体基板接合的下部电极、和与下部电极相比宽度较大的上部电极。当前，通过cvd法而形成将具有上述檐构造的栅极电极覆盖的绝缘膜。但是，由于绝缘膜材料向檐下侧的供给变弱，因此将下部电极覆盖的绝缘膜比其他部分薄，针对水的阻止能力下降，耐湿性容易劣化。此外，如果以厚的绝缘膜完全地将具有檐构造的栅极电极埋入(例如参照专利文献1)，则能够防止上述耐湿性劣化的问题。

专利文献1：日本特开2015－99865号公报

但是，如果为了防止耐湿性劣化的问题而以厚的绝缘膜将栅极电极埋入，则存在下述问题，即，绝缘膜的膜厚变得过厚，fet的高频特性下降。

技术实现要素：

本发明就是为了解决上述课题而提出的，其目的在于得到一种能够防止耐湿性和高频特性的下降的半导体装置及其制造方法。

本发明所涉及的半导体装置的特征在于，具有：半导体基板，其具有主面；源极电极及漏极电极，它们在所述半导体基板的所述主面之上彼此分离地设置；栅极电极，其在所述半导体基板的所述主面之上设置于所述源极电极和所述漏极电极之间；以及绝缘膜，其将所述半导体基板的所述主面、所述源极电极、所述漏极电极以及所述栅极电极覆盖，所述栅极电极具有檐构造，该檐构造包含：下部电极，其与所述半导体基板接合；以及上部电极，其与所述下部电极相比宽度较大，所述绝缘膜将原子层以单层为单位交替排列的氧化膜作为主要成分，将所述栅极电极的所述下部电极覆盖的所述绝缘膜的膜厚和将所述上部电极覆盖的所述绝缘膜的膜厚相同。

发明的效果

在本发明中，使用下述绝缘膜作为将具有檐构造的栅极电极覆盖的绝缘膜，即，将原子层以单层为单位交替排列的氧化膜作为主要成分的绝缘膜。并且，使将栅极电极的下部电极覆盖的绝缘膜的膜厚和将上部电极覆盖的绝缘膜的膜厚相同。由此，能够防止耐湿性和高频特性的下降。

附图说明

图1是表示本发明的实施方式1所涉及的半导体装置的剖面图。

图2是表示本发明的实施方式1所涉及的半导体装置的制造方法的剖面图。

图3是表示本发明的实施方式1所涉及的半导体装置的制造方法的剖面图。

图4是表示本发明的实施方式1所涉及的半导体装置的制造方法的剖面图。

图5是表示本发明的实施方式1所涉及的半导体装置的制造方法的剖面图。

图6是表示对比例所涉及的半导体装置的剖面图。

图7是表示本发明的实施方式2所涉及的半导体装置的剖面图。

图8是表示本发明的实施方式2所涉及的半导体装置的内部的俯视图。

图9是表示将图7的半导体装置安装于安装基板后的状态的剖面图。

标号的说明

1半导体基板，2导电层(半导体层)，3覆盖层(半导体层)，5源极电极，6漏极电极，7凹部，8栅极电极，9、15绝缘膜，11半导体芯片，14封装体

具体实施方式

参照附图，对本发明的实施方式所涉及的半导体装置及其制造方法进行说明。对相同或者相对应的结构要素标注相同的标号，有时省略重复的说明。

实施方式1

图1是表示本发明的实施方式1所涉及的半导体装置的剖面图。在半导体基板1之上设置有导电层2及覆盖层3。元件间由非导体部分4分离。在覆盖层3之上彼此分离地设置有源极电极5及漏极电极6。源极电极5及漏极电极6与覆盖层3欧姆接合。

将覆盖层3的一部分去除而形成有凹部7。在导电层2之上，在源极电极5和漏极电极6之间设置有栅极电极8。绝缘膜9将导电层2、覆盖层3、源极电极5、漏极电极6以及栅极电极8覆盖。绝缘膜9与源极电极5、漏极电极6以及栅极电极8的至少一部分直接接触。

栅极电极8具有檐构造，该檐构造包含：下部电极8a，其在凹部7的底面与导电层2肖特基接合；以及上部电极8b，其设置于下部电极8a之上，与下部电极8a相比宽度较大。上部电极8b的平面形状的面积比下部电极8a与导电层2的接合面积大。绝缘膜9将原子层以单层为单位交替排列的氧化膜作为主要成分。将栅极电极8的下部电极8a覆盖的绝缘膜9的膜厚和将上部电极8b覆盖的绝缘膜9的膜厚相同。在这里，所谓二者的膜厚相同，不仅包含完全相同的情况，还包含存在±10％以内的误差的大致相同的情况。

下面，对本实施方式所涉及的半导体装置的制造方法进行说明。图2～5是表示本发明的实施方式1所涉及的半导体装置的制造方法的剖面图。

首先，如图2所示，在半导体基板1之上通过外延生长法而形成导电层2及覆盖层3。通过在由抗蚀层等仅将希望形成fet的区域覆盖后注入例如氢离子，从而形成非导体部分4，将元件间分离。

然后，如图3所示，在覆盖层3之上通过例如蒸镀剥离(vapordepositionlift-off)法而形成源极电极5及漏极电极6。

然后，如图4所示，形成抗蚀层10，该抗蚀层10是形成檐构造的栅极形成用抗蚀层。利用例如磷酸等，以成为所期望的电流量的方式对导电层2及覆盖层3进行蚀刻而形成凹部7。

然后，如图5所示，通过例如蒸镀剥离法而形成具有檐构造的栅极电极8。然后，如图1所示，形成将导电层2、覆盖层3、源极电极5、漏极电极6以及栅极电极8覆盖的绝缘膜9。在这里，使用以单层为单位反复进行通过表面吸附及反应实现的成膜和通过清洁实现的剩余分子的去除的过程而对原料化合物的分子进行层叠的方法、例如ald(atomiclayerdeposition)法来形成绝缘膜9。然后，通过形成对各元件间进行接线的配线以及将之覆盖的保护膜，从而制造出半导体装置。

接着，与对比例进行比较而说明本实施方式的效果。图6是表示对比例所涉及的半导体装置的剖面图。在对比例中，通过cvd法来形成将具有檐构造的栅极电极8覆盖的绝缘膜9。但是，由于栅极电极8的檐和凹部7的底面之间的间隔狭窄，绝缘膜材料的供给变弱，因此将下部电极8a覆盖的绝缘膜9比其他部分薄。因此，针对水的阻止能力下降，耐湿性容易劣化。

与此相对，在本实施方式中，使用以单层为单位反复进行通过表面吸附及反应实现的成膜和通过清洁实现的剩余分子的去除的过程而对原料化合物的分子进行层叠的方法、例如ald法，来形成将具有檐构造的栅极电极8覆盖的绝缘膜9。也就是说，使用下述绝缘膜作为绝缘膜9，即，将原子层以单层为单位交替排列的氧化膜作为主要成分的绝缘膜。由此，能够使将栅极电极8的下部电极8a覆盖的绝缘膜9的膜厚和将上部电极8b覆盖的绝缘膜9的膜厚相同。因此，能够防止由于膜厚的不足部分导致耐湿性下降。并且，由于不需要为了防止耐湿性的下降而使绝缘膜9的膜厚过厚，因此还能够防止高频特性的下降。

另外，绝缘膜9是将ta氧化膜作为主要成分的绝缘膜。不限于此，绝缘膜9也可以是将si氧化膜作为主要成分的绝缘膜，绝缘膜9也可以是将ta氧化膜和si氧化膜的层叠构造作为主要成分的绝缘膜。特别地，如果使用ta氧化膜和si氧化膜的层叠构造，则与各自的单层构造相比，能够提高半导体装置的可靠性及高频特性。

实施方式2

图7是表示本发明的实施方式2所涉及的半导体装置的剖面图。图8是表示本发明的实施方式2所涉及的半导体装置的内部的俯视图。图9是表示将图7的半导体装置安装于安装基板后的状态的剖面图。

半导体芯片11例如是在半导体基板之上设置了晶体管及配线构造的半导体芯片。半导体芯片11通过导线12而与引线13连接。半导体芯片11、导线12及引线13的一部分由模塑树脂等覆盖，形成了安装有半导体芯片11的封装体14。绝缘膜15将封装体14的框体整体覆盖。封装体14安装于安装基板16之上。此时，引线13与安装基板16之上的电极17接合。

使用以单层为单位反复进行通过表面吸附及反应实现的成膜和通过清洁实现的剩余分子的去除的过程而对原料化合物的分子进行层叠的方法、例如ald法来形成绝缘膜15。也就是说，使用下述绝缘膜作为绝缘膜15，即，将原子层以单层为单位交替排列的氧化膜作为主要成分的绝缘膜。

安装了半导体芯片11的封装体14具有大的台阶，但本实施方式的绝缘膜15能够以均匀的膜厚将封装体14的框体的全部露出部位覆盖。因此，能够防止由于高台阶、背面部分的膜厚的不足部分导致封装体14内的fet或者mmic的耐湿性下降。

另外，绝缘膜15是将ta氧化膜作为主要成分的绝缘膜。不限于此，绝缘膜15也可以是将si氧化膜作为主要成分的绝缘膜，绝缘膜15也可以是将ta氧化膜和si氧化膜的层叠构造作为主要成分的绝缘膜。