一种宽禁带半导体器件的制作方法

本发明涉及一种宽禁带半导体器件，特别是涉及一种降低器件工作时温度不均匀程度的器件。

背景技术：

目前各大公司采用的技术是JBS(junction barrier schottkky)结型势垒肖特基和MPS(merged PiN schottky)来解决肖特基由于受电场的影响导致反向漏电流急剧增大的问题。JBS和MPS结构中主要使用平面的P型掺杂区形成PN结，在器件承受反向耐压时，将电场最大点转移，使其远离肖特基接触，从而达到屏蔽电场对表面肖特基的影响，降低器件的反向漏电流。与JBS结构相比，MPS结构更优，目前各大碳化硅二极管公司已逐步采用MPS结构来替代之前的JBS结构。就MPS结构而言，其结构的正向接触是由肖特基结部分和P型掺杂区共同组成。而在现有技术采用结构均匀即肖特基接触区与P型掺杂区的宽度比例相同进行设计，这会使器件内外部产生相同热量。器件中间的热量只通过热沉散出，四周的热量既通过热沉，也通过器件边缘表面进行热辐射散出。这样就导致器件中部温度高，四周温度低的情况。温度不均匀引起器件内载流子迁移率不均匀，降低了器件实际的电流导通能力。特别是在大电流规格的器件中，由于器件尺寸大，器件边缘的热辐射引起的温度不均更明显。

器件在低电压下，由肖特基开启承受正向电流。电流增大，正向压降增大到PN结开启电压值时，PN结部分才导通。发生电流浪涌时，通过PN结部分的开启来承担电流。正常使用时，均是由肖特基部分来承担电流。因此，为了进一步降低二极管导通时的正向压降，需提高器件中的肖特基部分。而为了提高器件的浪涌能力，需要提高器件中的PN结面积，即提高其组成的P型掺杂区面积。而P型掺杂区在正常工作下，也就是低电压下是不导电的，是器件正常工作时的温度影响因素之一。所以在提高器件的浪涌能力时，如何设置P型掺杂区的位置同时降低器件工作时温度不均匀程度就是一个需要解决的问题。

技术实现要素：

为解决上述技术问题，本发明提出了一种宽禁带半导体器件，有利于降低器件温度不均匀的程度。

为此，本发明采用如下技术方案：

一种宽禁带半导体器件，包括终端结构区、有源区、以及所述有源区与所述终端结构区之间的过渡区域，所述有源区包括第一区域和第二区域，所述第一区域靠近和/或位于所述器件四周，所述第二区域靠近和/或位于所述器件中心，所述第一区域和所述第二区域直接电连接，和/或分别与所述器件的其他区域电连接；所述第一区域的单位面积内肖特基接触区与P型掺杂区宽度的比值γ_第一区域比所述第二区域的单位面积内肖特基接触区与P型掺杂区宽度的比值γ_第二区域大，用于使所述器件内部至外部的电流导通能力呈逐渐增大趋势，从而使所述器件外部比所述器件内部产生较多的热量。

进一步的，所述第一区域还设有第三子区域，所述第一区域相应的包括靠近所述第三子区域的第一子区域和远离所述第三子区域的第二子区域，所述第三子区域中心对称分布在所述器件两侧，所述第三子区域全部由P型掺杂区组成，所述第一子区域的比值γ_{第一子区域}最大。

进一步的，所述第二区域包括位于所述器件中心的第四子区域和靠近所述器件中心的第五子区域，所述第四子区域的比值γ_{第四子区域}小于所述第五子区域的比值γ_{第五子区域}，并且γ_{第四子区域}和γ_{第五子区域}均小于外部四周的所述比值γ。

进一步的，所述第二子区域的比值γ_{第二子区域}和所述第五子区域的所述比值γ_{第五子区域}在所述器件各区域的所述比值γ在所述器件各区域的γ值大小排序居中，用于在器件中在没有大面积P型掺杂区的区域仍满足内部至外部的电流导通能力呈逐渐增大趋势的要求。

进一步的，所述第五子区域的比值γ_{第五子区域}小于所述第二子区域的比值γ_第二子区域。

进一步的，构成所述第一子区域、第二子区域、第四子区域和第五子区域的肖特基接触区可采用如下之一形状包括条形、矩形、六边形和圆形等；构成所述第一子区域、第二子区域、第四子区域和第五子区域的P型掺杂区可采用如下之一形状包括条形、矩形、六边形和圆形等；所述第三子区域可采用如下之一形状包括条形、矩形、六边形和圆形等。

进一步的，所述第一子区域的结构为交替规则排列的条状第一肖特基接触区和第一P型掺杂区；所述第二子区域的结构为交替规则排列的条状第一肖特基接触区和第二P型掺杂区，所述第一肖特基接触区在器件平面X轴方向上宽度都相同，所述第二子区域分布于器件中心的两侧，上下整体分别呈凹字形；所述第三子区域为六个面积相同的矩形区域。

进一步的，所述第四子区域的结构为大面积的第三P型掺杂区和其中规则分布的第二肖特基接触区，所述第四子区域的整体呈正方形状；所述第五子区域的结构为交替规则排列的第三肖特基接触区和第二P型掺杂区，所述第三肖特基接触区和所述第二肖特基接触区的基本单元结构形状相同、面积相同或相似，所述第五子区域的整体呈中空的四面凸起形状，所述第二、第三肖特基接触区和所述第一肖特基接触区在器件平面X轴方向上宽度都相同，所述第二子区域和所述第五子区域中的所述第二P型掺杂区在器件平面X轴方向上宽度都相同。

进一步的，所述第二、第三肖特基接触区的基本单元结构为正方形，W₂为所述第三子区域的P型掺杂区宽度，W_A为所述第四子区域中第三P型掺杂区的宽度，W_B为所述第二子区域和所述第五子区域中第二P型掺杂区的宽度，W_C为所述第一子区域中第一P型掺杂区的宽度，所述器件中的各部分P型掺杂区采用相同掺杂类型且具有W₂>W_A>W_B>W_C。

进一步的，W₂、W_A、W_B、W_C的各尺寸数量关系按照下列规则进行设计选取：

W_A＝N*W₁+(N+1)*W_B，

其中，N为整数；W₁为设计时的已知数值；但最终W_A的取值应小于所述第五子区域的宽度的一半；

W₂＝N*W₁+(N-1)*W_C，

且满足

其中，N为整数；W_C为设计时的已知数值；ρ是N-epi的薄层电阻率，ΔV为碳化硅中PN结的自建电势，J为所述器件PN结开启时所需求的电路密度；

W_B＝λ*W_C，

且满足S₁*γ_{第二子区域}＝(S₂-3*S₃)*γ_{第一子区域}

其中，λ取值范围是1.5至2.5；S₁为第二子区域的面积，γ_{第二子区域}为第二子区域单位面积内肖特基接触区与P型掺杂区宽度的比值，S₂为第一子区域的面积，S₃为第三子区域的面积，γ_{第一子区域}为第一子区域单位面积内肖特基接触区与P型掺杂区宽度的比值。

本发明的有益效果是：器件设计中采用了由器件有源区内部至外部，单位面积内肖特基接触区与P型掺杂区宽度的比值呈逐步增大趋势的设计方法，使碳化硅肖特基二极管器件在正向导通时，器件中部电流密度小，四周电流密度大，有利于降低在均匀γ设计中器件温度不均匀的程度，从而可以提高器件正常工作时实际的电流导通能力。

本发明的一些优选方式还具有如下的有益效果：在器件中单独设计的第三子区域全部由P型掺杂区构成，因此为了保证器件有源区内部至外部，单位面积内肖特基接触区与P型掺杂区宽度的比值呈逐步增大趋势，需要在含有较大面积的P型掺杂区周边γ值最大。在没有大面积P型掺杂区的区域，采用一个取值居中的γ值来进行布局设计。这样设计可以增加PN结面积，提高了器件的PN二极管比例，使器件在有大电流通过时，有更多面积的PN结开启来通过电流，提高了器件浪涌电流能力，并且同时仍满足器件内部至外部的电流导通能力呈逐渐增大趋势的要求，保证器件温度均匀。

附图说明

图1是现有技术中宽禁带半导体器件剖面的基本单元结构图；

图2是本发明实施例一提供的一种宽禁带半导体器件的水平面结构图；

图3是本发明实施例一提供的一种宽禁带半导体器件的水平面区域图；

图4是本发明实施例一提供的一种宽禁带半导体器件沿A-A’方向剖面的结构图；

图5是本发明实施例一提供的一种宽禁带半导体器件沿B-B’方向剖面的结构图。

图6是本发明实施例二提供的第一种宽禁带半导体器件的水平面区域图；

图7是本发明实施例二提供的第二种宽禁带半导体器件的水平面区域图；

图8是本发明实施例二提供的第三种宽禁带半导体器件的水平面区域图。

具体实施方式

图1示出了现有技术中器件横截面的基本单元结构，其中N-epi和N-sub是具有第一型掺杂类型的区域；301是P型掺杂区，是具有第二型掺杂类型的区域；101为肖特基接触区；401和501为接触电极。

现有技术的工作原理是：当电极401和电极501之间施加正向电压，当正向电压增大到约0.8V时，由肖特基接触区101形成的肖特基二极管发生开启，开始导通电流，电流由电极401流入，经过肖特基接触区101，经过N-epi区和N-sub区，由电极501流出，此时电极401和501之间的电流都是由肖特基接触区101来导通。随着正向压降增大，当P型掺杂区301和N-epi之间的PN结电压差达到约3V时，P型掺杂区301和N-epi之间的PN导通，此时由电极401，P型掺杂区301，N-epi,N-sub和电极501形成的PN二极管与由电极401，肖特基接触区101，N-epi,N-sub和电极501形成的肖特基二极管共同导通电流。

如图1所示，定义单元结构中的肖特基接触区101宽度与P型掺杂区301宽度的比列为：

γ＝Wn/Wp

当γ越小，相同面积内，器件的肖特基面积减小，器件正常工作下，电流导通能力下降；相应的PN结面积增多，有利于器件在发生电流浪涌时，有更多的PN二极管部分来承担浪涌电流。γ越小时，器件的浪涌电流能力有所提高。当γ越大时，肖特基面积增大，将有利于增加器件在正常工作条件下电流导通能力。

下面结合具体实施方式并对照附图对本发明作进一步详细说明，应该强调的是，下述说明仅仅是示例性的，而不是为了限制本发明的范围及其应用。

实施例一

如图2和图3所示是本发明优选实施例提供的一种宽禁带半导体器件，终端结构区4可以是满足器件耐压需求的任意一种终端结构，如多个场限环，场限环加场板，或横向变掺杂的结构，结终端扩展的结构。区域5为器件内部有源区与外部终端结构区4之间的过渡区域，由P型掺杂区构成。该器件内部的有源区分为第一区域和第二区域，第一区域可以为区域10和/或区域20，第二区域可以为区域40和/或区域30。在本实施例中，为了使所述器件内部至外部的电流导通能力呈逐渐增大趋势，把第一区域和第二区域做了更详细的划分，因此第一区域包括区域10和区域20，第二区域包括区域40和区域30，第一区域和第二区域直接电连接。其中，第一区域还单独设有第三子区域50，相应的，第一区域包括靠近第三子区域50的第一子区域10和远离第三子区域50的第二子区域20；第二区域包括位于器件中心的第四子区域40和靠近器件中心的第五子区域30。

第一子区域10的结构(不含区域50所示的面积)为交替规则排列的条状第一肖特基接触区1A和第一P型掺杂区3C；第二子区域20的结构为交替规则排列的条状第一肖特基接触区1A和第二P型掺杂区3B，并且第二子区域20分布于器件中心的两侧，上下整体分别呈凹字形；第四子区域40的结构为大面积的第三P型掺杂区3A和其中规则分布的正方形第二肖特基接触区1C，第四子区域40的整体呈正方形状；第五子区域30的结构为交替规则排列的第三肖特基接触区1B和第二P型掺杂区3B，第五子区域30整体呈中空的四面凸起形状。其中，第三肖特基接触区1B和第二肖特基接触区1C的基本单元结构形状和面积都相同，第一肖特基接触区1A、第二肖特基接触区1C和第三肖特基接触区1B在器件平面X轴方向上宽度相同，在器件剖面上与N型掺杂区直接接触，第二子区域20和第五子区域30中的第二P型掺杂区3B在器件平面X轴方向上宽度相同。第三子区域50为六个面积相同的矩形区域，且中心对称分布在器件两侧，第三子区域全部由P型掺杂区组成；图2中附图标记2、3A、3B、3C即为P型掺杂区，上述4个P型掺杂区均采用相同掺杂类型且均由欧姆电极引出，但是宽度都不相同。而P型掺杂区之间的肖特基接触区1A、1B、1C的宽度都相同，在图4、图5中用附图标记1表示。

如图4、图5所示分别为沿A-A’方向、B-B’方向剖面的结构图，其中各区域宽度W₂、W_A、W_B、W_C分别对应第三子区域50、第四子区域40、第五子区域30、第一子区域10中P型掺杂区宽度。W₂、W_A、W_B、W_C的各尺寸数量关系按照下列规则进行设计选取：

W_A＝N*W₁+(N+1)*W_B，

其中，N为整数；W₁为设计时的已知数值；但最终W_A的取值应小于所述第五子区域的宽度的一半；

W₂＝N*W₁+(N-1)*W_C，

且满足

其中，N为整数；W_C为设计时的已知数值；ρ是N-epi的薄层电阻率，ΔV为碳化硅中PN结的自建电势，J为所述器件PN结开启时所需求的电路密度；

W_B＝λ*W_C，

且满足S₁*γ_{第二子区域}＝(S₂-3*S₃)*γ_{第一子区域}

其中，λ取值范围是1.5至2.5；S₁为第二子区域的面积，γ_{第二子区域}为第二子区域单位面积内肖特基接触区与P型掺杂区宽度的比值，S₂为第一子区域的面积，S₃为第三子区域的面积，γ_{第一子区域}为第一子区域单位面积内肖特基接触区与P型掺杂区宽度的比值。

在低电压下器件导通时，电流由1流入N-epi区，经由N-sub流出底部电极。在高电压时，P型掺杂区2(即第三子区域50的剖面)宽度最大，当电流流经区域2底部，在N-epi区引起的电压降达到PN结的自建电势时，PN结将开启，对N-epi区注入少数载流子，进行电导调制。

采用本实施例的结构使第一子区域10、第二子区域20、第五子区域30、第四子区域40的γ值具有以下关系：

γ_{第一子区域}>γ_{第二子区域}>γ_{第五子区域}>γ_{第四子区域}

基于上述各区域的γ比例的设计，器件在正常工作条件下，各区域电流密度情况如下：

第一子区域10中由于γ值最大，此区域内的电流密度最大；

第四子区域40中由于γ值最小，此区域内的电流密度最小；

第二子区域20和第五子区域30中由于γ值居中，此区域内的电流密度居中；

器件在正常工作情况下，第四子区域40电流密度最小，第四子区域40通过的电流小，发热量低；第一子区域10电流密度最大，通过的电流大，发热量大。第二子区域20作为居中区域在x方向上位于第一子区域10和第五子区域30之间，沿着y方向与第一子区域10并行排列。通过上述的设计，从设计上使器件在易散热的四周电流密度高，在散热较难的中部区域电流密度减低，在中心区域电流密度减到最小，通过电流密度的不均匀分布达到降低器件工作时温度分布不均匀的程度，从而可以提高器件正常工作时实际的电流导通能力。并且在器件中单独设计的第三子区域50全部由P型掺杂区构成，可以增加PN结面积，提高了器件的PN二极管比例，使器件在有大电流通过时，有更多面积的PN结开启来通过电流，提高器件浪涌电流能力。

但是第三子区域50全部由P型掺杂区构成，在低电压的情况下不导电，因此为了保证器件有源区内部至外部，单位面积内肖特基接触区与P型掺杂区宽度的比值呈逐步增大趋势，需要在含有较大面积的P型掺杂区周边γ值最大。在没有大面积P型掺杂区的区域，采用一个取值居中的γ值来进行布局设计。这样设计可以在保证器件温度均匀的同时提高了器件浪涌电流能力。

在变通的实施例中，第一区域可以为图3中区域10位置，第二区域可以为区域40位置，第一区域和第二区域分别与所述器件的其他区域电连接，并且第一区域的单位面积内肖特基接触区与P型掺杂区宽度的比值γ比第二区局的γ值大，同样可以起到使器件外部比内部产生较多热量的作用。因此对第一区域和第二区域的位置和形状都不做限制，只要满足由器件有源区内部至外部，单位面积内肖特基接触区与P型掺杂区宽度的比值呈逐步增大趋势的设计方法，用于使所述器件内部至外部的电流导通能力呈逐渐增大趋势，从而使所述器件外部比所述器件内部产生较多的热量，都应落入本发明的保护范围之内；在变通的实施例中，第五子区域的30比值γ_{第五子区域}可以大于或等于第二子区域20的比值γ_{第二子区域}。因为在器件中在没有大面积P型掺杂区的区域，只要采用一个取值居中的γ值进行布局设计即可。这样整体上，器件内部至外部的电流导通能力仍然呈逐渐增大趋势。在变通的实施例中，第三子区域采用如下之一形状包括条形、矩形、六边形和圆形等。只要是由大面积的P型掺杂区组成，可以使器件提高浪涌电流能力即可，并不限制具体的形状。

实施例二

如图6、图7、图8所示分别示出了本发明的其他三种变型方式，以图6为例进行说明。图6中的第一区域为区域10A，第二区域包括区域40A和区域30A，其中第二区域和第一区域在X轴方法向上直接电连接，在Y轴方向上通过器件的其他区域电连接，并且第一区域的单位面积内肖特基接触区与P型掺杂区宽度的比值γ比第二区局的γ值大。图6中的区域30A为实施例一对应的第五子区域，40A为实施例一对应的第四子区域，其中第四子区域40A的结构为大面积的P型掺杂区和沿X轴平行规则排列的条形肖特基接触区，第四子区域40A的整体呈正方形状；第五子区域30A的结构为沿X轴平行规则排列的条形肖特基接触区和P型掺杂区，第五子区域30A整体呈中空的四面凸起形状，第四子区域40A和第五子区域30A中肖特基接触区的基本单元结构形状相似。该种变形方式同样可以使第四子区域的单位面积内肖特基接触区与P型掺杂区宽度的比值γ_{第四子区域}小于第五子区域的γ_{第五子区域}，并且γ_{第四子区域}和γ_{第五子区域}均小于外部四周的γ值，从而使在中心区域电流密度减到最小，使散热较难的中部区域电流密度减低。在图7中，第四子区域40B和第五子区域30B中肖特基接触区的基本单元结构为沿Y轴平行的条形，其他区域的结构和形状与图6实施例相同；在图8中，第四子区域40C和第五子区域30C中肖特基接触区的基本单元结构为六边形，其他区域的结构和形状与图6实施例相同。

以上内容是结合具体/优选的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，其还可以对这些已描述的实施方式做出若干替代或变型，而这些替代或变型方式都应当视为属于本发明的保护范围。