半导体装置的形成方法与n型通道的半导体场效晶体管与流程

本公开实施例关于半导体集成电路，更特别关于具有均匀且薄的硅化物层于磊晶的源极/漏极结构上的半导体装置与其形成方法。

背景技术：

当半导体产业进展至纳米技术制程节点以求更高装置密度、更高效能、与更低成本时，制程与设计所产生的挑战引导三维设计的发展(比如鳍状物场效晶体管与搭配高介电常数材料的金属栅极结构)。金属栅极结构的制程通常采用栅极置换技术，而源极与漏极的形成方法为磊晶成长方法。此外，硅化物层形成于源极与漏极上。

技术实现要素：

本公开一实施例提供的半导体装置的形成方法，包括：形成第一层于n型半导体层上，且第一层包含掺杂磷的si1-xgex层；形成金属层于第一层上，且金属层包含金属材料；以及进行热制程以形成合金层，且合金层包含si、ge、与金属材料。

本公开一实施例提供的半导体装置的形成方法，且半导体装置包括鳍状物场效晶体管，包括：形成鳍状结构于基板上，且鳍状结构于平面图中沿着第一方向延伸；形成隔离绝缘层于基板上，使鳍状结构的较下部分埋置于隔离绝缘层中，且鳍状结构的较上部分自隔离绝缘层露出；形成栅极结构于部分鳍状结构上，栅极结构包含栅极与栅极介电层，栅极结构于平面图中沿着第二方向延伸，且第二方向与第一方向交叉；使栅极结构未覆盖的鳍状结构的较上部分凹陷；形成磊晶结构于凹陷的鳍状结构上；以及形成硅化物层于至少部分磊晶结构上，其中磊晶结构包含n型半导体层形成于凹陷的鳍状结构上，以及掺杂磷的si1-xgex层形成于n型半导体层上；其中形成硅化物层的步骤包括：形成ti层于掺杂磷的si1-xgex层上；以及进行热制程，以形成ti、si、与ge的合金；以及其中n型半导体层为sip层。

本公开一实施例提供的n型通道的半导体场效晶体管，包括：隔离绝缘层位于基板上；鳍状结构位于基板上，于平面图中沿着第一方向延伸，且鳍状结构的较上部分自隔离绝缘层露出；栅极结构位于部分鳍状结构上，于平面图中沿着第二方向延伸，且第二方向与第一方向交叉；以及源极/漏极结构形成于自隔离绝缘层露出与门栅极结构未覆盖的鳍状结构的较上部分上，其中源极/漏极结构包含sip层，且源极/漏极结构的较上部分包含si、ge、与ti的合金。

附图说明

图1a至1c是本公开一实施例中，制程的流程。

图2至16是本公开一实施例中，鳍状场效晶体管装置于多种制程阶段的附图。

图17至21是本公开另一实施例中，鳍状场效晶体管装置于多种制程阶段的附图。

附图标记说明：

a-a、b-b、c-c剖线

d1、d2、d3深度

d4、d5距离

h1、h2高度

l1、l2、w1宽度

s1间距

1n型的半导体层

2第一层

3第二层

4、75、75'合金层

10基板

10m平台形状

15遮罩层

15a垫氧化物层

15b氮化硅遮罩层

20鳍状结构

22底部

30隔离绝缘层

40栅极结构

42介电层

44栅极图案

46盖绝缘层

48侧壁间隔物

50鳍状物遮罩层

60磊晶的源极/漏极结构

62第一sip层

64第二sip层

65sige：p层

70、70'金属层

80、80'绝缘层

90、90'第一层间介电层

95接点孔

100、100'接点插塞

具体实施方式

应理解的是，下述内容提供的不同实施例或实例可实施本公开实施例的不同结构。特定构件与排列的实施例是用以简化本公开而非局限本公开。举例来说，单元尺寸并不限于公开公开数值，其取决于制程条件及/或装置所需的特性。此外，形成第一结构于第二结构上的叙述包含两者直接接触，或两者的间隔有其他额外结构而非直接接触。多种结构可依不同比例任意示出的，以达清楚与简化附图的目的。在附图中，可省略一些层状物/结构以简化附图。

此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的装置，而非局限于图示方向。装置亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。此外，用语“…的组成为”的意思可为“包含”或“由…组成”。另一方面，下述制程可进行一或多个额外步骤，且可调换制程中的步骤顺序。

图1a至1c是本公开一实施例中，形成硅化物层的制程流程。

如图1a所示，以磊晶沉积制程形成第一层2于n型的半导体层1上，且第一层2含有掺杂磷的si1-xgex(以下表示为sige：p)。n型的半导体层1包含重掺杂的n型硅为主的半导体材料。n型的半导体层1包含sip或sicp。在此实施例中，可采用sip。

在一些实施例中，sip层中p含量介于约1×10²⁰cm^-3至约5×10²¹cm^-3之间。在这些实施例中，sip层包含两层或更多层具有不同p含量的sip层。

在一些实施例中，第一层2(sige：p)其ge的比例(x)介于约0.25至约0.50之间。在其他实施例中，上述ge的比例(x)介于约0.30至约0.40之间。第一层2(sige：p)的磷含量介于约1×10²⁰cm^-3至约5×10²¹cm^-3之间。在其他实施例中，上述磷含量介于约5×10²⁰cm^-3至约1×10²¹cm^-3之间。

在一些实施例中，第一层2(sige：p)的厚度介于约1nm至约20nm之间。在其他实施例中，上述厚度介于约5nm至约10nm之间。

第一层2(sige：p)是以磊晶形成，因此具有结晶结构。在这些实施例中，第一层2(sige：p)具有多晶或非晶结构。

接着如图1b所示，形成第二层3于第一层2(sige：p)上。用于第二层3的金属材料是钛、钴、镍、钨、或钽中至少一个。在一实施例中，钛用于第二层3。两层或多层的金属材料可用于第二层3。在一些实施例中，第二层3的厚度可介于约1nm至约15nm之间。在其他实施例中，第二层3的厚度可介于约3nm至约10nm之间。

在一些实施例中，可在形成第二层3之前先在第一层2(sige：p)上进行清洁步骤。清洁步骤包含湿式清洁，其可采用稀释氢氟酸及或缓冲氢氟酸。清洁步骤亦可采用临场清洁，其于形成第二层3的腔室中采用气体或等离子体(nf2及/或nh3)进行清洁。

在一些实施例中，该金属材料为ti。

在一些实施例中，该sip层中的磷含量介于1×1020cm-3至5×1021cm-3之间。

在一些实施例中，掺杂磷的si1-xgex层中的x介于0.25至0.5之间。

在一些实施例中，掺杂磷的si1-xgex层中的磷含量介于1×1020cm-3至5×1021cm-3之间。

在一些实施例中，该热制程使所有掺杂磷的si1-xgex层转换成该合金层。

举例来说，第二层3的形成方法可为化学气相沉积、物理气相沉积如溅镀、原子层沉积、或其他合适的成膜方法。

在形成第二层3后，可进行热制程(如回火)以形成第一层2(sige：p)的材料与第二层3的金属材料的合金层。

举例来说，当第二层3的金属材料为ti，则形成的合金层4为ti(sige)2。

在一些实施例中，回火步骤的温度介于约500℃至约1100℃之间。在这些实施例中，回火温度介于约700℃至约1000℃之间，且回火时间介于约10秒至约200秒之间。在其他实施例中，回火温度介于约800至约1100之间，且回火时间介于约1微秒至约1秒之间。在其他实施例中，回火时间介于毫秒范围，比如介于约1毫秒至约100毫秒之间。回火步骤进行于钝气下。

在一些实施例中，合金层4的厚度介于约1nm至约10nm之间。在其他实施例中，合金层4的厚度介于约3nm至约5nm之间。

在一些实施例中，回火步骤实质上完全消耗第一层2(sige：p)以形成合金层4。在其他实施例中，只消耗部分的第一层2(sige：p)以形成合金层4，且第一层2(sige：p)的较下层仍保留于基板1与合金层4之间。

当sige：p用以形成ti的合金层时，可降低n型sip层与tisige层之间的肖特基阻障高度。如此一来，与tisi(钛硅化物)相较，可减少约70％的接点电阻。

图2至16是本公开一实施例中，鳍状物场效晶体管装置于制程的多种阶段的剖视图。应理解的是，在2至16图的制程之前、之中、或之后可进行额外步骤。此外，其他实施例的方法可省略一些下述步骤，或将其置换为其他步骤。下述步骤/制程的顺序可调换。此外，用于图1a至1c的设置、结构、步骤、及/或材料可应用于第2至16图所示的制程，且下述内容可省略相关细节。

为形成用于鳍状物场效晶体管装置的鳍状结构，形成遮罩层15于基板10上。举例来说，遮罩层15的形成方法可为热氧化制程及/或化学气相沉积制程。举例来说，基板10为p型硅或锗基板，其杂质浓度介于约1×10¹⁵cm^-3至约1×10¹⁶cm^-3之间。在其他实施例中，基板为n型硅或锗基板，其杂质浓度介于约1×10¹⁵cm^-3至约1×10¹⁶cm^-3之间。

在其他实施例中，基板10可包含另一半导体元素(如锗)、半导体化合物如iv-iv族半导体化合物(如sic或sige)或iii-v族半导体化合物(如gaas、gap、gan、inp、inas、insb、gaasp、algan、alinas、algaas、gainas、gainp、及/或gainasp)、或上述的组合。在一实施例中，基板10可为绝缘层上硅基板的硅层。非晶基板(如非晶si或非晶sic)或绝缘材料(如氧化硅)亦可作为基板10。基板10可包含多种区域，其可掺杂适当杂质(如p型或n型)。

举例来说，一些实施例的遮罩层15包含垫氧化物层15a(如氧化硅)与氮化硅遮罩层15b。

垫氧化物层15a的形成方法可采用热氧化或化学气相沉积制程。氮化硅遮罩层15b的形成方法可为物理气相沉积如溅镀、化学气相沉积、等离子体增强化学气相沉积、常压化学气相沉积、低压化学气相沉积、高密度等离子体化学气相沉积、原子层沉积、及/或其他制程。

在一些实施例中，垫氧化物层15a的厚度介于约2nm至约15nm之间，而氮化硅遮罩层15b的厚度介于约2nm至约50nm之间。接着形成遮罩图案于遮罩层上。举例来说，遮罩图案可为微影步骤形成的光致抗蚀剂图案。

以遮罩图案作为蚀刻遮罩，形成垫氧化物层与氮化硅遮罩层的硬遮罩层15的图案，如图2所示。

接着如图3所示，以硬遮罩层15的图案作为蚀刻遮罩，以干蚀刻方法及/或湿蚀刻方法进行沟槽蚀刻，将基板10图案化成鳍状结构20。

在图3中，三个鳍状结构20位于基板10上。然而鳍状结构的数目不限于三个，而可少于或多于三个。此外，一或多个虚置鳍状结构可与鳍状结构的两侧相邻，以改善图案化制程中的图案保真度。

鳍状结构20的材料组成可与基板10的材料组成相同，且可自基板10连续地延伸出鳍状结构20。在此实施例中，鳍状结构20的组成为si。鳍状结构20的硅层可为本质硅，或适当地掺杂n型杂质或p型杂质。

在一些实施例中，鳍状结构20的宽度w1介于约5nm至约40nm之间。在其他实施例中，上述宽度w1介于约7nm至约12nm之间。在一些实施例中，两相邻的鳍状结构之间的间距s1介于约10nm至约50nm之间。在一些实施例中，鳍状结构20自基板10起算的高度(延着z方向)介于约100nm至约300nm之间。在其他实施例中，上述高度介于约50nm至约100nm之间。

在栅极结构40(见6b与7a图)下的鳍状结构20的较下部分，可称作井区。鳍状结构20的较上部分，可称作通道区。在栅极结构40下方的井区，是埋置于隔离绝缘层30(见6b与7a图)中。通道区自隔离绝缘层30凸起。通道区的较下部分亦可埋置于隔离绝缘层30中，其深度介于约1nm至约5nm之间。

在一些实施例中，井区的高度介于约60nm至约100nm之间，而通道区的高度介于约40nm至约60nm之间。在其他实施例中，通道区的高度介于约38nm至约55nm之间。

在一些实施例中，在形成鳍状结构20后，进一步蚀刻基板10以形成平台形状10m，如图4所示。在其他实施例中，可先形成平台形状10m，再形成鳍状结构20。在其他实施例中，并未形成平台形状。

在形成鳍状结构20与平台形状10m后，形成隔离绝缘层30于鳍状结构之间的空间中，及/或鳍状结构与基板10上的另一单元之间的空间中。隔离绝缘层亦可称作浅沟槽隔离层。用于隔离绝缘层30的绝缘材料可包含一或多层的氧化硅、氮化硅、氮氧化硅、siocn、掺杂氟的硅酸盐玻璃、或低介电常数的介电材料。隔离绝缘层的形成方法可为低压化学气相沉积、等离子体化学气相沉积、或可流动化学气相沉积。在可流动化学气相沉积中，沉积可流动的介电材料而非氧化硅。可流动的介电材料如其名，在沉积时可流动以填入高深宽比的间隙或空间中。多种化学品常添加至含硅前驱物，使沉积的膜状物得以流动。在一些实施例中，可添加氮氢化物的键结。可流动的介电前驱物，特别是可流动的氧化硅前驱物，可包含硅酸盐、硅氧烷、甲基倍半硅氧烷、氢倍半硅氧烷、甲基倍半硅氧烷/氢倍半硅氧烷、过氢硅氮烷、过氢聚硅氮烷、四乙氧基硅烷、或硅烷胺如三硅烷胺。这些可流动的氧化硅材料的形成方法可为多步骤制程。在沉积可流动的膜状物后，硬化并回火膜状物以去除不需要的元素，即形成氧化硅。在移除不需要的元素时，可流动的膜状物将致密化且收缩。在一些实施例中，可进行多重回火制程。硬化与回火可流动的膜状物的次数可为多次。可流动的膜状物可掺杂硼及/或磷。

隔离绝缘层30先形成为厚层，使鳍状结构埋置其中。接着使厚层凹陷，以露出鳍状结构20的较上部分，如图5所示。在一些实施例中，鳍状结构超出隔离绝缘层30的高度h1介于约20nm至约100nm之间。在其他实施例中，上述高度h1介于约30nm至约50nm之间。在使隔离绝缘层30凹陷之前或之后，可进行热制程(如回火制程)以改善隔离绝缘层30的品质。在这些实施例中，热制程为快速热回火，其温度介于约900℃至约1050℃之间，其时间介于1.5秒至约10秒之间，且进行于钝气如氮气、氩气、或氦气下。

在形成隔离绝缘层30后，形成栅极结构40于鳍状结构20上，如图6a与6b所示。图6a为上视图，而图6b为透视图。图7a是对应图6a与6b中剖线a-a的剖视图，而图7b是对应图6a与6b中剖线b-b的剖视图。图8至11与图13-16亦为对应图6a与6b中剖线b-b的剖视图。图12a是对应图6a与6b中剖线c-c的剖视图，而图12b是对应图6a与6b中剖线b-b的剖视图。

如图6a与6b所示，栅极结构40沿着x方向沿伸，而鳍状结构20沿着y方向延伸。

为制作栅极结构40，先形成介电层与多晶硅层于隔离绝缘层30与露出的鳍状结构20上，接着进行图案化步骤以形成栅极结构40，其包含多晶硅组成的栅极图案44与介电层42。在一些实施例中，多晶硅层的图案化方法为采用硬遮罩，且保留于栅极图案44(即栅极层)上的硬遮罩为盖绝缘层46。硬遮罩(及盖绝缘层46)包含一或多层的绝缘材料。在一些实施例中，盖绝缘层46包含氮化硅层形成于氧化硅层上。在其他实施例中，盖绝缘层46包含氧化硅层形成于氮化硅层上。用于盖绝缘层46的绝缘材料其形成方法可为化学气相沉积、物理气相沉积、原子层沉积、电子束蒸镀、或其他合适制程。

在一些实施例中，介电层42可包含一或多层的氧化硅、氮化硅、氮氧化硅、或高介电常数介电物。在一些实施例中，介电层42的厚度介于约2nm至约20nm之间。在其他实施例中，上述厚度介于约2nm至约10nm之间。在一些实施例中，栅极结构的高度h2(见图7a)介于约50nm至约400nm之间。在其他实施例中，高度h2介于约100nm至约200nm之间。

在一些实施例中，采用栅极置换技术。在这些例子中，栅极图案44与介电层42分别为虚置栅极与虚置栅极介电层，之后将被移除。若采用栅极先制技术，则栅极图案44与介电层42将作为栅极与栅极介电层。

此外，侧壁间隔物48形成于栅极图案的两侧侧壁上。侧壁间隔物48包含一或多层的绝缘材料如sio2、sín、síon、siocn、或sicn，其形成方法可为化学气相沉积、物理气相沉积、原子层沉积、电子束蒸镀、或其他合适制程。低介电常数的介电材料可作为侧壁间隔物。侧壁间隔物的形成方法可为形成绝缘材料的毯覆层后，进行非等向蚀刻。在一实施例中，侧壁间隔物层的组成为氮化硅为主的材料，比如sin、sion、siocn、或sicn。

接着如图8所示，鳍状物遮罩层50形成于鳍状结构20上。鳍状物遮罩层50的组成为介电材料，包含氮化硅为主的材料如sin、sion、siocn、或sicn。在一实施例中，sin作为鳍状物遮罩层50。鳍状物遮罩层50的形成方法可为化学气相沉积、物理气相沉积、原子层沉积、电子束蒸镀、或其他合适制程。在一些实施例中，鳍状物遮罩层50的厚度介于约3nm至约10nm之间。在这些实施例中，厚度变异值在约±2nm的内。

在一些实施例中，鳍状物遮罩层50与用于栅极结构的侧壁间隔物48是分别形成。在其他实施例中，同样的毯覆层可用于形成鳍状物遮罩层50与侧壁间隔物48。

在形成鳍状物遮罩层50后，使鳍状结构20的较上部分凹陷化，并移除位于鳍状结构(自隔离绝缘层凸起)的上表面与侧表面上的部分鳍状物遮罩层50，且移除方法为干蚀刻及/或湿蚀刻步骤。鳍状结构20的较上部分凹陷(蚀刻)至低于隔离绝缘层30的上表面，或与隔离绝缘层30的上表面齐平，如图9所示。

接着如图10所示，形成磊晶的源极/漏极结构60于凹陷的鳍状结构20上。在本公开实施例中，源极与与漏极等用语可互换，且源极/漏极指的是源极与漏极中的一个或两者。

磊晶的源极/漏极结构60的组成为一或多层的半导体材料，其晶格常数不同于鳍状结构20(通道区)的晶格常数。当鳍状结构的组成为si时，磊晶的源极/漏极结构60可包含sip、sic、或sicp以用于n型通道的鳍状物场效晶体管。在此实施例中，sip可作为磊晶的源极/漏极结构60。在一些实施例中，sip层中的p量可介于约1×10²⁰cm^-3至约5×10²¹cm^-3之间。在这些实施例中，sip层包含两层或更多层p含量不同的sip层。

此外，一些实施例中磊晶的源极/漏极结构60包含两层或更多层的磊晶成长的半导体层。在这些实施例中，磊晶的源极/漏极结构60包含第一sip层62形成于凹陷的鳍状结构上，以及第二sip层64形成于第一sip层上，如图12a与12b所示。

第一sip层62中的磷含量小于第二sip层64中的磷含量。在一些实施例中，第一sip层62中的磷含量介于约2×10²⁰cm^-3至约7×10²⁰cm^-3之间，而第二sip层64中的磷含量介于约3×10²⁰cm^-3至约4×10²¹cm^-3之间。

磊晶的源极/漏极结构60是磊晶成长于凹陷的鳍状结构的较上部分上，因此具有结晶结构。由于基板的结晶方向(比如(100)晶面)形成至鳍状结构20中，磊晶的源极/漏极结构60横向地成长并具有钻石状的形状。

磊晶的源极/漏极结构60的成长制程，其温度介于约600至800之间，其压力介于约80torr至150torr之间，且采用含硅气体(sih4、si2h6、或sicl2h2)及或掺质气体(ph3)。

在形成磊晶的源极/漏极结构60后，以磊晶沉积制程形成sige：p层65(掺杂磷的si1-xgex层)于磊晶的源极/漏极结构60上，如图11所示。在一些实施例中，sige：p层65中的ge比例(x)介于约0.25至约0.50之间。在其他实施例中，上述x介于约0.30至约0.40之间。sige：p层65的磷含量介于约1×10²⁰cm^-3至约5×10²¹cm^-3之间。在其他实施例中，上述磷含量介于约5×10²⁰cm^-3至约1×10²¹cm^-3之间。

图12a是依据图6a与6b中剖线c-c的剖视图，而图12b是依据图6a与6b中剖线b-b的剖视图。如图12a所示，磊晶的源极/漏极结构的较下部分低于隔离绝缘层30的上表面。在一些实施例中，第一sip层62自磊晶的源极/漏极结构60及sige：p层65的界面向下的深度d1，介于约40nm至约70nm之间。在一些实施例中，第二sip层64自磊晶的源极/漏极结构60及sige：p层65的界面向下的深度d2，介于约30nm至约60nm之间。在一些实施例中，sige：p层65的深度(厚度)d3介于约1nm至约20nm之间。在其他实施例中，深度d3介于约5nm至约10nm之间。在一些实施例中，栅极图案44与磊晶的源极/漏极结构60之间的距离d4(沿着隔离绝缘层30的上表面测量)介于约2nm至约10nm之间。在一些实施例中，栅极图案44与磊晶的源极/漏极结构之间的距离d5(沿着鳍状结构20的底部22量侧)介于约2nm至约15nm之间。

在图11中，相邻的鳍状结构的磊晶的源极/漏极结构彼此分隔。在其他实施例中，相邻的鳍状结构的两个或更多个磊晶的源极/漏极结构融合，如图12b所示。在此例中，磊晶的源极/漏极结构60(如第二sip层64)融合，且sige：p层65形成于融合的磊晶的源极/漏极结构上。在两个磊晶层融合的一些实施例中，融合的sige：p层65的宽度l1介于约60nm至约80nm之间，而融合的第二sip层64的宽度l2介于约45nm至约60nm之间。在两个磊晶层未融合的一些实施例(单一鳍状物)中，sige：p层65的最外侧的宽度介于约30nm至约40nm之间。

接着如图13所示，金属层70形成于sige：p层65上。用于金属层70的金属材料包含ti、co、ni、w、或ta中的一个。在一实施例中，ti用于金属层70。在一些实施例中，金属层70的厚度介于约1nm至约15nm之间。在其他实施例中，上述厚度介于约3nm至约10nm之间。

在形成金属层70后，进行热步骤(回火)以形成合金层75，其包含si、ge、与ti(比如ti(sige)2层)，如图14所示。

在一些实施例中，回火步骤的温度介于约500℃至约1100℃之间。在这些实施例中，回火步骤的温度介于约700℃至约1000℃之间，且历时约10秒至约200秒之间。在其他实施例中，回火步骤的温度介于约800℃至约1100℃之间，且历时约1微秒至约1秒之间。在其他实施例中，回火时间介于毫秒范围，比如介于约1毫秒至约100毫秒之间。上述回火步骤进行于钝气下。

在一些实施例中，硅化物-锗化物的合金层75的厚度介于约1nm至约10nm之间。在其他实施例中，上述厚度介于约3nm至约5nm之间。

在一些实施例中，回火步骤实质上完全消耗sige：p层65以形成合金层75。在其他实施例中，只消耗部分的sige：p层65以形成合金层75，且sige：p层65的较下层仍保留于合金层75与磊晶的源极/漏极结构60之间。

此外，一些实施例未完全消耗金属层70(如ti)，且部分的金属层70(如ti)保留于合金层75上。在此例中，可采用合适的蚀刻步骤移除保留的金属层70(如ti)。

接着如图15所示，形成绝缘层80与第一层间介电层90，且绝缘层80可作为后续接点蚀刻步骤的蚀刻停止层。第一层间介电层90可包含两层或更多层的层间介电层。

绝缘层80包含一或多层的绝缘材料如sin、sion、siocn、或sicn。在一实施例中，sin作为绝缘层80。第一层间介电层90包含一或多层的绝缘材料如sio2、sion、sioc、或低介电常数介电材料。在一实施例中，sio2作为第一层间介电层90。

接着以微影步骤与蚀刻步骤形成接点孔于绝缘层80及第一层间介电层90中，并将导电材料填入接点孔以形成接点插塞100。接点插塞100可包含单层或多层的合适金属如co、w、ti、ta、cu、al、ni、及/或上述的氮化物。

在一些实施例中，以栅极置换技术形成金属栅极结构(未图示)。在形成合金层75之后与形成接点孔之前，移除虚置栅极结构(如虚置的栅极图案44与虚置的介电层42)并取代成金属栅极结构(如金属栅极与栅极介电层)。

介电层形成于虚置的栅极结构上，而平坦化步骤如化学机械研磨制程或回蚀刻制程可露出虚置的栅极图案44其上表面。接着以适当的蚀刻制程分别移除虚置的栅极图案44与虚置的介电层42，以形成栅极开口。金属栅极结构形成于栅极开口中，且金属栅极结构包含栅极介电层与金属栅极。

栅极介电层可形成于鳍状结构20的通道层上的界面层(未图示)上。在一些实施例中，界面层可包含厚度介于0.2nm至1.5nm的氧化硅或氧化锗。

栅极介电层包含一或多层的介电材料如氧化硅、氮化硅、高介电常数介电材料、其他合适的介电材料、及/或上述的组合。举例来说，高介电常数介电材料可包含hfo2、hfsio、hfsion、hftao、hftio、hfzro、氧化锆、氧化铝、氧化钛、氧化铪-氧化铝合金、其他合适的高介电常数的介电材料、及/或上述的组合。举例来说，栅极介电层的形成方法可为化学气相沉积、物理气相沉积、原子层沉积、高密度等离子体化学气相沉积、其他合适方法、及/或上述的组合。在一些实施例中，栅极介电层的厚度介于约1nm至约10nm之间。在其他实施例中，上述厚度介于约2nm至约7nm之间。

金属栅极形成于栅极介电层上。金属栅极包含一或多层的合适金属材料如铝、铜、钛、钽、钴、钼、氮化钽、镍硅化物、钴硅化物、tin、wn、tial、tialn、tacn、tac、tasin、金属合金、其他合适材料、及/或上述的组合。

在本公开这些实施例中，一或多个功函数调整层(未图示)可插置于栅极介电层与金属栅极之间。功函数调整层的组成为导电材料如单层的tin、tan、taalc、tic、tac、co、al、tial、hfti、tisi、或tialc，或上述材料的两者或多者的多层结构。对n型通道的鳍状物场效晶体管而言，tan、taalc、tin、tic、co、tial、hfti、tisi、与tasi中的一或多者可作为功函数调整层。对p型通道的鳍状物场效晶体管而言，tialc、al、tial、tan、taalc、tin、tic、与co中的一或多者可作为功函数调整层。

在沉积合适的材料以用于金属栅极结构之后，进行平坦化步骤如化学机械研磨。

在形成接点插塞100后，进行其他互补式金氧半制程以形成多种结构如额外的层间介电层、接点/通孔、内连线金属层、钝化层、与类似物。

图17至21是本公开另一实施例中，鳍状物场效晶体管装置于制程的多种阶段的剖视图。应理解的是，在图17至21的制程之前、之中、或之后可进行额外步骤。在其他实施例的方法中，下述的一些步骤可省略或置换为其他步骤。下述的步骤/制程的顺序可调换。此外，用于图1a至1c与图2至16中的设置、结构、步骤、及/或材料可应用于图17至21的制程，且下述内容可省略相关细节。

在此实施例中，在形成接点开口后才形成sige：p与ti的合金层。

在形成图11所示的sige：p层65之后，形成绝缘层80'。绝缘层80'与绝缘层80类似，可作为后续蚀刻接点的蚀刻停止层。接着形成第一层间介电层90'，如图17所示。第一层间介电层90'与第一层间介电层90类似。

接着以微影步骤与蚀刻步骤，形成接点孔95于绝缘层80'与第一层间介电层90'中，如图18所示。接着如图19所示，形成金属层70'(如ti层)于sige：p层65上，其与图13类似。如图19所示，金属层70'(如ti层)亦形成于接点孔95的侧壁与第一层间介电层90'的上表面上。

与图14类似，进行热制程以形成si、ge、与ti的合金层75'，如图20所示。在一些实施例中，并未完全消耗金属层70'(如ti层)，且部分的金属层70'(如ti层)仍保留于合金层75'上。在此例中，可采用合适的蚀刻步骤移除保留的金属层70'(如ti层)。在其他实施例中，未移除保留的金属层70'(如ti层)。

接着如图21所示，形成导电材料于接点孔95中，以形成接点插塞100'。导电材料沉积于接点孔95中与第一层间介电层90上，接着进行化学机械研磨制程以得接点插塞100'。化学机械研磨制程将移除任何未消耗且保留于第一层间介电层90上的金属层70'。

在形成接点插塞100'后，进行额外的互补式金氧半制程以形成多种结构如额外的层间介电层、接点/通孔、内连线金属层、钝化层、与类似物。

在本公开实施例中，在形成合金层以用于源极/漏极结构时，由于sige：p层形成于ti层与半导体层(如sip层)之间，因此可减少n型半导体层(sip)与tisige层之间的肖特基阻障高度。如此一来，与tisi层相较可减少源极/漏极结构约70％的接点电阻。

应理解的是，上述内容不需说明所有的优点，上述所有的实施例或例子不需具有特定优点，且其他实施例或例子可提供不同优点。

本公开一实施例提供的半导体装置的形成方法，包括：形成第一层于n型半导体层上，且第一层包含掺杂磷的si1-xgex层；形成金属层于第一层上，且金属层包含金属材料；以及进行热制程以形成合金层，且合金层包含si、ge、与金属材料。

本公开一实施例中，该sip层中的磷含量介于1×1020cm-3至5×1021cm-3之间。

本公开一实施例中，掺杂磷的si1-xgex层的x介于0.25至0.5之间。

本公开一实施例中，掺杂磷的si1-xgex层的磷含量介于1×1020cm-3至5×1021cm-3之间。

本公开一实施例中，半导体装置的形成方法，还包括：在形成该硅化物层之后，形成一或多层的层间介电层；形成一接点孔穿过所述或所述多个层间介电层；以及形成一接点插塞以接触该接点孔中的该硅化物层。

本公开一实施例中，半导体装置的形成方法，还包括：在形成该磊晶结构之后与形成该硅化物层之前，形成一或多个层间介电层；形成一接点孔穿过所述或所述多个层间介电层，以露出部分该磊晶结构；以及形成一接点插塞以接触该接点孔中的该硅化物层，其中形成该硅化物层的步骤晚于形成该接点孔穿过所述或所述多个层间介电层的步骤。

本公开一实施例提供的半导体装置的形成方法，且半导体装置包括鳍状物场效晶体管，包括：形成鳍状结构于基板上，且鳍状结构于平面图中沿着第一方向延伸。形成隔离绝缘层于基板上，使鳍状结构的较下部分埋置于隔离绝缘层中，且鳍状结构的较上部分自隔离绝缘层露出。形成栅极结构于部分鳍状结构上。栅极结构包含栅极与栅极介电层，栅极结构于平面图中沿着第二方向延伸，且第二方向与第一方向交叉。使栅极结构未覆盖的鳍状结构的较上部分凹陷。形成磊晶结构于凹陷的鳍状结构上。形成硅化物层于至少部分磊晶结构上。磊晶结构包含n型半导体层形成于凹陷的鳍状结构上，以及掺杂磷的si1-xgex层形成于n型半导体层上。形成硅化物层的步骤包括：形成ti层于掺杂磷的si1-xgex层上；以及进行热制程，以形成ti、si、与ge的合金。n型半导体层为sip层。

本公开另一实施例提供的n型通道的半导体场效晶体管，包括：隔离绝缘层、鳍状结构、栅极结构、与源极/漏极结构。隔离绝缘层位于基板上。鳍状结构位于基板上，且于平面图中沿着第一方向延伸。鳍状结构的较上部分自隔离绝缘层露出。栅极结构位于部分鳍状结构上，于平面图中沿着第二方向延伸，且第二方向与第一方向交叉。源极/漏极结构形成于自隔离绝缘层露出与门栅极结构未覆盖的鳍状结构的较上部分上。源极/漏极结构包含sip层，且源极/漏极结构的较上部分包含si、ge、与ti的合金。

上述实施例的特征有利于本技术领域中技术人员理解本公开实施例。本技术领域中技术人员应理解可采用本公开实施例作基础，设计并变化其他制程与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解，这些等效置换并未脱离本公开实施例的精神与范畴，并可在未脱离本公开实施例的精神与范畴的前提下进行改变、替换、或变动。