本发明涉及集成电路存储器领域，更确切地说，涉及三维存储器（3d-m）。
背景技术：
三维存储器（3d-m）是一种单体（monolithic）半导体存储器，它含有多个相互堆叠的存储元（也被称为存储器件）。3d-m包括三维只读存储器（3d-rom）和三维随机读取存储器（3d-ram）。3d-rom可以进一步划分为三维掩膜编程只读存储器（3d-mprom）和三维电编程只读存储器（3d-eprom）。基于其编程机制，3d-m可以含有memristor、resistiverandom-accessmemory（rram或reram）、phase-changememory（pcm）、programmablemetallizationmemory（pmm）、或conductive-bridgingrandom-accessmemory（cbram）等。
美国专利5,835,396披露了一种3d-m（3d-rom）（图1a）。它含有一半导体衬底0以及位于其上的衬底电路0k。一层平面化的绝缘介质0d覆盖衬底电路0k。在绝缘介质层0d之上形成第一存储层10，接着在第一存储层10之上形成第二存储层20。第一和第二存储层10、20通过接触通道孔13a、23a与衬底电路0k耦合。
每个存储层（如10、20）含有多条顶地址线（即y地址线，如12a-12d、22a-22d）、多条底地址线（即x地址线，如11a、21a）和多个位于顶地址线和底地址线交叉处的存储器件（如1aa-1ad、2aa-2ad）。每个存储层（如20）含有至少一存储阵列（如200a）。存储阵列200a是在存储层20中至少共享一条地址线的所有存储器件2aa-2ad的集合。在一个存储阵列200a中，所有地址线21a、22a-22d均是连续的；在相邻存储阵列中，地址线不连续。
一个3d-m芯片含有多个存储块100。图1a中的结构就是存储块100的一部分。存储块100最上面的存储层仅含有一个存储阵列200a。换句话说，在存储块100的最顶存储层20中，所有地址线21a、22a-22d均是连续的，其边缘均在存储块100的边缘附近。过去，在同一3d-m芯片1000中，所有存储块1aa-1dd都有相同大小；在每一存储块100中，不同存储层10、20上的所有存储阵列100a、200a都有相同大小。
每个存储器件是一种含有至少两种状态的二端口器件。常用的存储器件包括二极管或类二极管器件。具体说来，存储器件1aa含有一二极管膜和一可编程膜（图1a）。二极管膜的电气特征与二极管类似，二极管泛指任何具有如下特征的二端口器件：当其外加电压的数值小于读电压或外加电压的方向与读电压相反时，其电阻远大于其在读电压下的电阻。可编程膜的状态可以在制造过程中（即掩膜编程，如图1a）或制造完成后改变（即电编程）。
当存储芯片的容量尚小时，单一存储芯片一般只会存储单一类别的信息。但是，随着3d-m存储容量的增加（3d-m的单芯存储容量可达到1tb），一个单一3d-m芯片将存储各种信息。例如，一个单一3d-m芯片上可以同时存储数据（如数码书籍、数码地图、音乐、电影、和/或视频等）和代码（如操作系统、软件、和/或游戏等）。虽然数据读取速度要求不高，代码对读取速度要求很高。此外，数据对存储成本有较高要求。现有技术中，所有存储阵列（或，所有存储块）有相同大小。这会导致诸多问题：如果存储阵列太小，较高的芯片成本将难以满足数据对成本的要求；如果存储阵列太大，较慢的读取速度则不能满足代码对速度的要求。
技术实现要素：
本发明的主要目的是在同一3d-m芯片中存储数据和代码。
本发明的另一目的是优化3d-m的存储成本和读取速度。
为了实现这些以及别的目的，本发明提出一种混合型三维存储器（3d-mx）,其存储阵列（或，存储块）有不同大小。不需要高速读取但要求低成本的数据（如数码书籍、数码地图、音乐、电影、和/或视频等）存储在大存储阵列（或，存储块）中，需要高速读取而对成本不敏感的代码（如操作系统、软件、和/或游戏等）存储在小存储阵列（或，存储块）中。3d-mx可以含有混合存储块、混合存储阵列、或它们的组合。在含有混合存储块的3d-mx中，具有不同大小的存储块可以肩并肩地排列在一起。在含有混合存储阵列的3d-mx中，一个大存储阵列下面可以含有多个肩并肩排列的小存储阵列。
相应地，本发明提出一种含有混合存储块的3d-mx，其特征在于包括：。
本发明还提出一种含有混合存储阵列的3d-mx，其特征在于包括：。
附图说明
图1a是一种现有技术中3d-m的截面图；图1b是一现有技术中3d-m的芯片示意图。
图2显示阵列效率、读取速度与阵列大小之间的关系。
图3是一种含有混合存储块3d-mx的芯片示意图。
图4是一种含有混合存储阵列3d-mx的芯片截面图。
注意到，这些附图仅是概要图，它们不按比例绘图。为了显眼和方便起见，图中的部分尺寸和结构可能做了放大或缩小。在不同实施例中，相同的符号一般表示对应或类似的结构。虽然本说明书显示的例子均为3d-mprom，本发明的概念可以很容易地推广到其它3d-m中。
具体实施方式
图2显示阵列效率、读取速度与阵列大小之间的关系。对于小存储阵列，由于每个存储阵列的周边电路大小基本固定，故阵列效率较低。随着存储阵列的变大，虽然阵列效率增加了，但是由于寄生电阻和电容增加，读取速度降低。
为了将数据和代码存储在同一3d-m芯片中，且能满足它们对成本和速度不同的要求，本发明提出一种混合型三维存储器（3d-mx）,其存储阵列（或，存储块）有不同大小。不需要高速读取但要求低成本的数据（如数码书籍、数码地图、音乐、电影、和/或视频等）存储在大存储阵列（或，存储块）中，需要高速读取而对成本不敏感的代码（如操作系统、软件、和/或游戏等）存储在小存储阵列（或，存储块）中。3d-mx可以含有混合存储块、混合存储阵列、或它们的组合。在含有混合存储块的3d-mx中，具有不同大小的存储块可以肩并肩地排列在一起。在含有混合存储阵列的3d-mx中，一个大存储阵列下面可以含有多个肩并肩排列的小存储阵列。
图3显示一种含有混合存储块3d-mx芯片2000。它含有多个存储块1a、1b、1ac-1dd。其中，存储块1a、1b比存储块1ac-1dd大。因此，存储块1a、1b可以用来存储不需要高速读取的数据（如数码书籍、数码地图、音乐、电影、和/或视频等），而存储块1ac-1dd可以用来存储需要高速读取的代码（如操作系统、软件、和/或游戏等）。
图4显示一种含有混合存储阵列3d-mx芯片。该实施例含有2个存储层10、20，存储层20堆叠在存储层10之上。存储层20是最高存储层，它含有存储阵列200a，而存储层10是一中间存储层，它含有2个肩并肩排列的存储阵列100a、100a’。很明显，存储层20中的存储阵列200a比存储层10中的存储阵列100a、100a’大。因此，存储层20中的存储阵列200a可以用来存储不需要高速读取的数据（如数码书籍、数码地图、音乐、电影、和/或视频等），而存储层10中的存储阵列100a、100a’可以用来存储需要高速读取的代码（如操作系统、软件、和/或游戏等）。
应该了解，在不远离本发明的精神和范围的前提下，可以对本发明的形式和细节进行改动，这并不妨碍它们应用本发明的精神。因此，除了根据附加的权利要求书的精神，本发明不应受到任何限制。