光电转换装置以及照相机的制作方法

本公开涉及一种光电转换装置。

背景技术：

已经对在用于照相机的光电转换装置(例如，互补金属氧化物半导体(complementarymetal-oxidesemiconductor，cmos)图像传感器)中的半导体层中配设沟槽进行了研究。由于由沟槽构成的隔离部用作光、电荷等的壁垒，因此灵敏度提高，并且抑制了混色(colormixing)。因此，能够提高光电转换性能。

日本特开2014-204047号公报公开了一种由空间和绝缘体构成的元件隔离。空间和绝缘体设置在沟槽中。

对日本特开2014-204047号公报中公开的沟槽的研究表明，光电转换单元的灵敏度会由于沟槽的布置而降低。

技术实现要素：

实施例的一个公开方面旨在提供一种具有改进的光电转换性能的光电转换装置。一个实施例提供了一种光电转换装置，所述光电转换装置包括：半导体层，其具有第一面和第二面，所述第二面与所述第一面相对；第一隔离部，其设置在所述第一面侧，所述第一隔离部由绝缘体构成；以及第二隔离部，其被设置为穿过沿所述第二面延伸的平面，所述平面位于比所述第一隔离部更靠近所述第二面，所述第二隔离部由配设在所述半导体层中的沟槽构成。所述半导体层包括：作为由所述第一隔离部限定的元件区域，配设有第一光电转换元件的第一元件区域，配设有第二光电转换元件的第二元件区域，以及设置在所述第一元件区域与所述第二元件区域之间的第三元件区域，所述第三元件区域具有与所述第一元件区域和所述第二元件区域不同的形状。所述第一隔离部包括：位于所述第一元件区域与所述第三元件区域之间的第一隔离区域，以及位于所述第二元件区域与所述第三元件区域之间的第二隔离区域。所述半导体层包括：在关于所述第一面的法线方向上位于所述第一元件区域与所述第二面之间的第一半导体区域，在所述法线方向上位于所述第二元件区域与所述第二面之间的第二半导体区域，在所述法线方向上位于所述第三元件区域与所述第二面之间的第三半导体区域，以及在所述法线方向上位于所述第一隔离区域与所述第二面之间的第四半导体区域。所述第二隔离部包括在所述法线方向上与所述第二隔离区域交叠的部分。在所述平面中，所述第一半导体区域和所述第三半导体区域经由所述第四半导体区域连续，并且所述部分位于所述第二半导体区域与所述第三半导体区域之间。所述第一光电转换元件包括信号电荷是多数载流子的第一导电类型的第一杂质区域以及信号电荷是少数载流子的第二导电类型的第二杂质区域，并且所述第一杂质区域与所述部分之间的距离大于所述第一杂质区域与所述第一隔离区域之间的距离。

通过以下参照附图对示例性实施例的描述，实施例的其他特征将变得清楚。

附图说明

图1a和图1b是用于分别例示作为光电转换装置的示例的、背侧和正侧照射型摄像装置的示意图。

图2是用于例示光电转换装置中的半导体层的示意图。

图3a、图3b、图3c和图3d例示了对元件隔离部与像素隔离部之间的形状和/或位置关系的变型。图3e、图3f和图3g是用于例示对杂质区域的构造的变型的示意图。

图4是用于例示像素的布局的第一示例的示意图。

图5是用于例示像素的布局的第二示例的示意图。

图6是用于例示像素的布局的第三示例的示意图。

图7是用于例示像素的布局的第四示例的示意图。

图8a、图8b、图8c、图8d、图8e、图8f、图8g和图8h是用于例示光电转换装置的制造方法的示意图。

图9是照相机的示意图。

具体实施方式

在下文中，将参照附图描述用于实现本公开的示例性实施例。根据本示例性实施例，能够提供具有改进的光电转换性能的光电转换装置。在以下描述和附图中，跨越多个附图共同的部件被赋予共同的附图标记。因此，通过交叉引用多个附图来描述这种共同部件，并且将适当地省略赋予共同附图标记的部件的描述。

图1a是例示用作光电转换装置的示例的、背侧照射型摄像装置的示例性实施例的截面图。图1b是例示用作光电转换装置的另一示例的、正侧照射型摄像装置的示例性实施例的截面图。首先，将描述背侧照射型和正侧照射型二者共同的特征。

光电转换装置1000包括具有正面1和与正面1相对的背面2的半导体层100。半导体层100例如是单晶硅层，但是半导体层100不限于单晶硅层，并且可以是能够进行光电转换的任何半导体层。光电转换装置1000还包括在正面1侧配设到半导体层100的元件隔离部10，并且元件隔离部10由半导体层100中的沟槽(groove)11和沟槽11中的绝缘体12构成。元件隔离部10可以具有浅槽隔离(shallowtrenchisolation，sti)结构或硅局部氧化(localoxidationofsilicon，locos)结构。部分地构成元件隔离部10的绝缘体12由例如氧化硅制成。光电转换装置1000还包括像素隔离部20，像素隔离部20由配设在半导体层100中的沟槽21构成。像素隔离部20被设置为穿过中间平面3。中间平面3是位于比元件隔离部10更靠近背面2并且沿正面1和/或背面2延伸的虚拟平面。中间平面3可以与背面2平行。与中间平面3垂直的方向被称为法线方向n，并且与中间平面3平行的方向被称为面内方向p。在法线方向n上，像素隔离部20从中间平面3朝正面1和背面2二者延伸。在中间平面3内，半导体层100与置于其中的像素隔离部20不连续。在像素隔离部20中的沟槽21中可以存在固体22，沟槽21内的空间可以是真空的，在沟槽21中可以存在气体，或者在沟槽21中可以存在气体和固体22二者。能够在沟槽21中存在的固体22可以是绝缘体、导体或半导体。能够用作在沟槽21中存在的固体22的典型绝缘体是氧化硅，但是也能够使用氮化硅、氧氮化硅、氧化钽、氧化铪、氧化钛等。能够用作在沟槽21中存在的固体22的典型导体是金属或多晶硅，但是也能够使用铝、铜、钨、钛、氮化钛、钽、氮化钽、金属硅化物等。能够用作在沟槽21中存在的固体22的典型半导体是单晶硅，但是也能够使用非晶硅。用作在沟槽21中存在的固体22的半导体的导电类型可以是与稍后将描述的光电转换元件中累积的信号电荷相反的导电类型。

光电转换元件30配设在半导体层100的正面1与背面2之间。光电转换元件30是光电二极管。用作光电二极管的光电转换元件30包括，用作用于累积信号电荷(电子)的累积区域的n型杂质区域40以及与杂质区域40形成pn结的p型杂质区域50。在p型杂质区域50中通过光电转换产生的电子被累积在杂质区域40中。杂质区域40可以位于中间平面3内。杂质区域50位于中间平面3与背面2之间。虽然已经例示了电子累积光电二极管作为示例，但是也能够采用空穴累积光电二极管。在这种情况下，杂质区域的导电类型可以与电子积累型的导电类型反转。信号电荷是多数载流子的导电类型被设置为第一导电类型，并且信号电荷是少数载流子的导电类型被设置为第二导电类型。当信号电荷是电子时，电子是多数载流子的n型是第一导电类型。应当注意，在半导体层100中被视为光电转换元件30的部分是通过使作为信号电荷而读出的电荷经受光电转换而产生的部分。在严格意义上，通过半导体层100中的杂质浓度分布和基于所施加的电压的电位曲线图，来确定被视为光电转换元件30的部分。

像素晶体管90配设在半导体层100的正面1中。在图1a和图1b中，像素晶体管90包括沟道区域70和栅极电极80。像素晶体管90包括传输晶体管、放大晶体管、复位晶体管、选择晶体管等(未例示)。传输晶体管将光电转换元件30的信号电荷传输到电荷检测区域。电荷检测区域由浮置扩散区域(浮置扩散)构成。放大晶体管利用源极跟随器电路基于电荷而生成信号，并且包括连接到电荷检测区域的栅极。复位晶体管包括连接到电荷检测区域的漏极，并且复位光电转换元件30的电荷。选择晶体管在放大晶体管和输出线的连接与断开之间进行选择。

半导体层100的位于光电转换元件30外部的部分由p型杂质区域60构成。p型杂质区域60具有比杂质区域50(也是p型)高的杂质浓度。杂质区域60的一部分可以用作抑制像素之间的电荷的混合的势垒。另外，杂质区域60的一部分可以用作防止在半导体层100与绝缘体12之间的界面处产生的噪声电荷被带入光电转换元件30的势垒。杂质区域60包括浓p型阱触点，供给诸如地电位等的固定电位的导电构件连接到该浓p型阱触点。从阱触点经由杂质区域60向光电转换元件30的杂质区域40供给电位。

像素隔离部20被设置为在光电转换元件30周围。像素隔离部20具有使得能够抑制相邻像素之间的混色的构造。在由设置在光电转换元件30周围的像素隔离部20围绕的半导体区域中，除了杂质区域40以外，还包括设置为被元件隔离部10隔离的像素晶体管90。换言之，不仅光电转换元件30，而且元件隔离部10下面(underneath)的半导体区域也包括在中间平面3中彼此邻近且彼此面对的像素隔离部20之间。另外，通过元件隔离部10与光电转换元件30隔离的像素晶体管90下面的半导体区域也包括在中间平面3中彼此邻近且彼此面对的像素隔离部20之间。在图1a和图1b中所示的示例中，光电转换元件30被设置为延伸到元件隔离部10和像素晶体管90下面的这些半导体区域中。

由多个布线层310、320和330以及布线层310、320和330周围的多个层间绝缘层构成的绝缘膜300配设在正面1上。由布线层310、320和330构成的输出线被配设为将由光电转换元件30生成的信号电荷经由像素晶体管90以电信号的形式输出到下一阶段。

在图1a中所示的背侧照射型摄像装置中，电介质膜410、遮光构件420、滤色器阵列430和微透镜阵列440配设在背面2上。电介质膜410用作保护膜(钝化膜)、平坦化膜、和/或抗反射膜。支撑基板400配设在正面1上的绝缘膜300上。诸如信号处理电路等的集成电路能够配设在支撑基板400上。半导体层100具有大约1μm至10μm的厚度。支撑基板400具有大约50μm至800μm的厚度。

在图1b中所示的正侧照射型摄像装置中，电介质膜410、滤色器阵列430和微透镜阵列440配设在正面1上的绝缘膜300上。电介质膜410用作保护膜(钝化膜)、平坦化膜和/或抗反射膜。半导体层100具有大约50μm至800μm的厚度。

滤色器阵列430被配设为选择性地仅透过特定波长的光。例如，可以阵列透过红色、绿色和蓝色波长的光的滤色器。另外，其中可以混合透射白光的像素。被设置为与各像素相对应的微透镜阵列440中的各个微透镜，被配设为将入射光会聚到光电转换元件30上。

接下来，将参照图2详细描述半导体层100及其附近的结构。

半导体层100包括由元件隔离部10限定的元件区域。元件区域通过它们相对于元件隔离部10的位置来区分。元件区域在深度方向的下端与元件隔离部10的底面的深度一致。在图2中，例示元件区域111、112、113和114作为包括在半导体层100中的元件区域。光电转换元件41配设在元件区域111中，并且光电转换元件42配设在元件区域112中。元件区域113设置在元件区域111与元件区域112之间，并且诸如晶体管、电容性元件(未示出)和电阻元件(未示出)等的半导体元件配设在元件区域113中。元件区域113的形状与元件区域111的形状或元件区域112的形状不同。其原因是，除了光电转换元件30以外的诸如晶体管等的半导体元件配设在元件区域113中。通常，元件区域113的面积小于元件区域111的面积或元件区域112的面积。

在本示例中，配设像素晶体管作为上述的元件区域113中的半导体元件。虽然例示沟道区域71作为图2中的像素晶体管的杂质区域，但是在元件区域113中还配设有源极区域和漏极区域(未例示)。像素晶体管的栅极电极81配设在沟道区域71上。光电转换元件43配设在元件区域114。应该注意，被表示为图2中的光电转换元件41、42和43的区域对应于图1中的n型杂质区域40(用作光电转换元件30的累积区域)。与形成光电转换元件41、42和43的p型杂质区域50相对应的杂质区域，存在于被表示为光电转换元件41、42和43的区域的外部。

元件隔离部10包括隔离区域101、102和103。隔离区域101位于元件区域111与元件区域113之间。隔离区域102位于元件区域112与元件区域113之间。隔离区域103位于元件区域111与元件区域114之间。

从元件隔离部10朝背面2，半导体层100包括与正面1上的元件区域和隔离区域的分布相对应的半导体区域。朝背面2的半导体区域通过它们相对于元件隔离部10的隔离区域或元件区域的位置来区分。各个半导体区域在法线方向n上位于元件隔离部10的隔离区域中的一个或半导体层100的元件区域中的一个、与背面2之间。作为这样的半导体区域，半导体层100包括半导体区域121、122、123、124、125、126和127。半导体区域121位于元件区域111与背面2之间，半导体区域122位于元件区域112与背面2之间，并且半导体区域123位于元件区域113与背面2之间。半导体区域127位于元件区域114与背面2之间。半导体区域124位于隔离区域101与背面2之间，半导体区域125位于隔离区域102与背面2之间，并且半导体区域126位于隔离区域103与背面2之间。

像素隔离部20包括在法线方向n上与隔离区域102交叠的第一部分201。这里所使用的术语“交叠”是指一个实体以部分或整体地覆盖另一实体的方式延伸。第一部分201由半导体层100的沟槽211构成。在面内方向p上，第一部分201位于半导体区域122与半导体区域123之间。半导体区域125被第一部分201分割成多个部分。结果，半导体区域125包括位于第一部分201与半导体区域123之间的部分1251以及位于第一部分201与半导体区域122之间的部分1252。在本示例中，第一部分201连接到隔离区域102。另外，在本示例中，第一部分201与背面2连续。换言之，构成第一部分201的沟槽21与背面2连续。在第一部分201和隔离区域102彼此要被间隔开的情况下，半导体区域125的一部分设置在第一部分201与隔离区域102之间。在第一部分201和背面2彼此要被间隔开的情况下，半导体区域125的一部分设置在第一部分201与背面2之间。

像素隔离部20在法线方向n上包括与隔离区域103交叠的第二部分202。第二部分202由半导体层100的沟槽212构成。在面内方向p上，第二部分202位于半导体区域121与半导体区域127之间。半导体区域126被第二部分202分割成多个部分。结果，半导体区域126包括位于第二部分202与半导体区域121之间的部分1261以及位于第二部分202与半导体区域127之间的部分1262。在本示例中，第二部分202连接到隔离区域103。另外，在本示例中，第二部分202与背面2连续。换言之，构成第二部分202的沟槽212与背面2连续。在第二部分202和隔离区域103彼此要被间隔开的情况下，半导体区域126的一部分设置在第二部分202与隔离区域103之间。在第二部分202和背面2彼此要被间隔开的情况下，半导体区域126的一部分设置在第二部分202与背面2之间。

以这种方式，半导体区域122和半导体区域123由于第一部分201而不连续。另外，半导体区域121和半导体区域127由于第二部分202而不连续。利用这种构造，减少了像素之间的光的混合，并且光电转换装置的光学特性提高。另外，减少了像素之间的电荷的混合，并且光电转换装置的电特性提高。

同时，在隔离区域101与背面2之间不配设像素隔离部20。因此，在中间平面3内，半导体区域121和半导体区域123在半导体区域124置于其间的情况下彼此连续。换言之，元件区域111、元件区域113和隔离区域101下面的半导体层100彼此连续。以这种方式，由于不配设像素隔离部20，因此半导体层100在隔离区域101下面是连续的。因此，抑制了由像素隔离部20的沟槽21引起的光散射。因此，能够增加入射在光电转换元件30上的光量，并且因此灵敏度提高。另外，如图1a、图1b和图2中所示，光电转换元件41(杂质区域40)与第一部分201之间的距离大于光电转换元件41(杂质区域40)与隔离区域101之间的距离。此外，光电转换元件41(杂质区域40)与第二部分202之间的距离大于光电转换元件41(杂质区域40)与隔离区域103之间的距离。由于可以是噪声源的像素隔离部20被设置得远离用作光电转换元件30的积累区域的杂质区域40，所以以这种方式，能够防止在像素隔离部20附近产生的噪声被带入光电转换元件30。此外，不仅元件区域111和半导体区域121，而且还能够使用半导体区域124用于光电转换元件30。如果像素隔离部20设置在半导体区124中，则光电转换元件30的体积减小与像素隔离部20的体积相对应的量，因此灵敏度降低。

此外，还能够使用与半导体区域124邻近的半导体区域123用于光电转换元件。如果像素隔离部20设置在半导体区域124中，则像素隔离部20防止半导体区域123与半导体区域121之间的电荷的移动。因此，变得难以有效地使用半导体区域123作为光电转换元件。通过避免配设像素隔离部20并且通过使光电转换元件从半导体区域121延伸到半导体区域124并且进一步延伸到半导体区域123，以这种方式，能够提高灵敏度。

在图1a和图1b中所示的示例中，光电转换元件30被设置为延伸到与半导体区域123和124相对应的区域中。这种构造使得更容易使光电转换元件30的中心与微透镜的聚焦位置(通常是微透镜的光轴)一致或更靠近微透镜的聚焦位置。为了使微透镜的聚焦位置更靠近光电二极管的中心，可以使微透镜的光轴与隔离区域101之间的距离小于微透镜的光轴与隔离区域103之间的距离。这种构造使得能够通过在距第一部分201和第二部分202大致上等距的位置处的微透镜来会聚光。

如上所述，通过将像素隔离部20设置得远离半导体区域124，能够在光学和电学方面提高光电转换性能。

图3a至图3d例示了对元件隔离部10与像素隔离部20之间的形状和/或位置关系的变型。如图3a中所示，元件隔离部10可以具有宽度朝背面2减小的锥形形状。另外，如图3a中所示，像素隔离部20可以具有宽度朝正面1减小的锥形形状。比光电转换元件30的p型杂质区域50更浓的、用作沟道截止(channelstop)的p型杂质区域(未例示)能够设置在元件隔离部10周围。期望像素隔离部20被配设为使得其底部(在正面1侧)与用作沟道截止的杂质区域接触。这种构造使得能够以与像素隔离部20的底部类似的方式来抑制暗电流。

在图3b中所示的示例中，像素隔离部20被设置为跨越元件隔离部10中的彼此间隔开的多个隔离区域。多个隔离区域之间的部分是元件区域。以这种方式，像素隔离部20可以包括面对元件区域的部分。

如图3c中所示，像素隔离部20的一部分可以位于比元件隔离部10的最下面(朝背面2侧)更靠近正面1(未标示)。在图3c中，像素隔离部20的侧面位于比元件隔离部10的侧面更靠近内侧，像素隔离部20的在朝正面1侧的端部被元件隔离部10夹持。换言之，可以说像素隔离部20被配设为穿透(penetrate)到元件隔离部10中或者进一步延伸到元件隔离部10的中心区。这种构造使得能够减少在像素隔离部20的底部周围产生的噪声。元件隔离部10可以被设置为使得其侧面与像素隔离部20交叠。

如图3d中所示，像素隔离部20可以具有宽度朝背面2减小的锥形形状。另外，像素隔离部20在正面1中可以暴露。此外，如图3d中所示，元件隔离部10的侧面可以位于比像素隔离部20的侧面更靠近内侧，并且元件隔离部10可以被像素隔离部20的正面1侧的端部夹持。在侧视图中，元件隔离部10可以被像素隔离部20完全覆盖。

图3e至图3g例示了对杂质区域40、50和60的构造的变型。

在图3e中所示的示例中，杂质区域60包括像素晶体管90的阱61。使阱61相对于像素晶体管90的中心不对称。更具体地，使阱61的与元件隔离部10的隔离区域101交叠的区域小于阱61的与元件隔离部10的隔离区域102交叠的区域。利用该构造，能够增大设置在隔离区域101下面的光电转换元件30的体积，因而能够提高灵敏度。

在图3f中所示的示例中，使作为用作势垒的浓p型区域的杂质区域62和63的关于正面1的深度彼此不同。杂质区域62设置在与参照图2描述的像素隔离部20周围的半导体区域124相对应的半导体区域中。杂质区域63被设置在与参照图2描述的半导体区域125相对应的半导体区中。杂质区域63被设置到关于正面1比杂质区域62更大的深度。通过将杂质区域63设置在更大的深度，在像素隔离部20与半导体层100之间的界面处产生的噪声不太可能被带入光电转换元件30。通过将设置在参照图2描述的半导体区域125中的杂质区域63形成在关于正面1更大的深度，能够抑制来自像素隔离部20的噪声的产生。

在图3g中所示的示例中，光电转换元件30的n型杂质区域40被配设为延伸到半导体区域124，并且进一步延伸到参照图2描述的半导体区域123中。通过以这种方式在有效使用半导体区域124和123的情况下增加杂质区域40的体积，能够提高光电转换元件30的灵敏度或饱和度。

在下文中，将参照图4至图7描述像素的布局的示例。在以下示例中，将上述的面内方向p分割成彼此交叉(正交)的x方向和y方向。另外，法线方向n被称为与x方向和y方向交叉(正交)的z方向。

将参照图4描述像素的布局的第一示例。在图4中所示的示例中，像素隔离部20在中间平面3中限定多个半导体区域组。由像素隔离部20围绕的各个半导体区域组包括不被像素隔离部20隔离的多个连续半导体区域。将彼此隔离的多个半导体区域组分类成第一类型的半导体区域组gs和第二类型的半导体区域组gt。

三个元件区域设置在第一类型的各个半导体区组gs中。在下文中，索引m是1或3的数，并且索引n是2或4的数。稍后将说明这些索引的意义。

作为光电转换元件的光电二极管pdm、以及浮置扩散fdm设置在各个半导体区域组gs中的三个元件区域中的第一元件区域中。

复位晶体管rsm设置在各个半导体区域组gs中的三个元件区域中的第二元件区域中。

阱触点wcm设置在各个半导体区域组gs中的三个元件区域中的第三元件区域中。这里，m是针对各个半导体区域组确定的1或3的数，并且在图4中针对各半导体区域组附加pd1、pd3、rs1、rs3等。设置有光电二极管pd3的元件区域对应于参照图2描述的元件区域114。

三个元件区域设置在第二类型的各个半导体区域组gt中。作为光电转换元件的光电二极管pdn、以及浮置扩散fdn设置在各个半导体区域组gt中的三个元件区域中的第一元件区域中。放大晶体管sfn和选择晶体管sln设置在各个半导体区域组gt中的三个元件区域中的第二元件区域中。阱触点wcn设置在各个半导体区域组gt中的三个元件区域中的第三元件区域中。这里，n是针对各个半导体区域组确定的2或4的数，并且在图4中针对各个半导体区域组附加pd2、pd4、sf2、sf4等。设置有光电二极管pd2的元件区域对应于参照图2描述的元件区域112，并且设置有光电二极管pd4的元件区域对应于参照图2描述的元件区域111。另外，设置有放大晶体管sf4的元件区域对应于参照图2描述的元件区域113。以与参照图2描述的元件区域113类似的方式，设置有阱触点wcn和wcm的元件区域下面的半导体区域与设置有光电二极管pd1的元件区域下面的半导体区域连续。

阱触点wcm和wcn连接到用于经由杂质区域60向光电转换元件30的杂质区域40供给电位的导电构件。通过如在本示例中针对各半导体区域组gs和gt设置阱触点wcn和wcm，能够增加在半导体区域组gs和gt中包括的半导体区域中的电位的可控性以及所述半导体区域中的元件区域中的电位的可控性，并且能够获得稳定的图像。

接下来，将参照图5描述像素的布局的第二示例。在图5中所示的示例中，像素隔离部20在中间平面3中限定多个半导体区域组。由像素隔离部20围绕的各个半导体区域组包括不被像素隔离部20隔离的多个连续半导体区域。四个元件区域设置在各个半导体区域组gr中。在下文中，索引p是选自1、3、5和7的数；并且索引q是选自2、4、6和8的数。稍后将说明这些索引的意义。

作为光电转换元件的光电二极管pdap和pdbp、传输栅极txap和txbp以及浮置扩散fdap和fdbp设置在各个半导体区域组gr中的四个元件区域的第一元件区域中。光电二极管pdap的信号电荷经由传输栅极txap被传输到浮置扩散fdap。光电二极管pdbp的信号电荷经由传输栅极txbp被传输到浮置扩散fdbp。针对光电二极管pdap和pdbp配设共同微透镜。换言之，针对单个微透镜配设光电二极管pdap和pdbp。分开地检测由光电二极管pdap和pdbp通过光瞳分割(pupildivision)而获得的光线，并且能够实施通过相位差检测方法的测距或焦点检测。另外，通过将以与光电二极管pdbp的灵敏度不同的光电二极管pdap的灵敏度获得的信号合成，能够拓宽动态范围。在本示例中，通过使得光电二极管pdbp延伸到像素晶体管下面的部分中，能够使光电二极管pdbp的灵敏度高于光电二极管pdap的灵敏度。

作为光电转换元件的光电二极管pdaq和pdbq、传输栅极txaq和txbq以及浮置扩散fdaq和fdbq设置在各个半导体区域组gr中的四个元件区域的第二元件区域中。光电二极管pdaq的信号电荷经由传输栅极txaq被传输到浮置扩散fdaq。光电二极管pdbq的信号电荷经由传输栅极txbq被传输到浮置扩散fdbq。针对光电二极管pdaq和pdbq配设共同微透镜。针对单个微透镜配设光电二极管pdaq和pdbq。分开地检测由光电二极管pdaq和pdbq通过瞳分割而获得的光线，并且能够实施通过相位差检测方法的测距或焦点检测。另外，通过将以与光电二极管pdbq的灵敏度不同的光电二极管pdaq的灵敏度获得的信号合成，能够拓宽动态范围。在本示例中，通过使得光电二极管pdbq延伸到像素晶体管下面的部分中，能够使光电二极管pdbq的灵敏度高于光电二极管pdaq的灵敏度。

这里，p是针对各个半导体区域组gr确定的选自1、3、5和7的数。在图5中，针对各半导体区域gr附加pda1、pdb3、fda1、fdb3等。设置有光电二极管pda3和pdb3的元件区域对应于参照图2描述的元件区域114。

这里，q是针对各个半导体区域组gr确定的选自2、4、6和8的数。在图5中，针对各半导体区域gr附加pda2、pdb4、fda2、fdb4等。设置有光电二极管pda2和pdb2的元件区域对应于参照图2描述的元件区域111。另外，设置有光电二极管pda6和pdb6的元件区域对应于参照图2描述的元件区域112。

复位晶体管rsm、放大晶体管sfm和选择晶体管slm设置在各个半导体区域组gr中的四个元件区域的第三元件区域中。阱触点wcm设置在各个半导体区域组gr中的四个元件区域中的第四元件区域中。

这里，m是针对各半导体区域组gr确定的选自1、2、3和4的数。在图5中，针对各半导体区域gr附加rs1、rs3、wc2、wc4等。这里，关系p＝2×m–1和q＝2×m成立。设置有选择晶体管sl1的元件区域对应于参照图2描述的元件区域113。

如在第一示例中，通过在本示例中针对各半导体区域组gr设置阱触点wcm，能够增加在半导体区域组gr中包括的半导体区域中的电位的可控性以及所述半导体区域中的元件区域中的电位的可控性，并且能够获得稳定的图像。

另外，在本示例中，设置在第一元件区域中的光电二极管pdap和pdbp以及设置在第二元件区域中的光电二极管pdaq和pdbq共享设置在第三元件区域中的晶体管rsm、sfm和slm。设置有以上述方式共享晶体管的光电二极管的、元件区域下面的半导体区域，不被像素隔离部20隔离并且被包括在单个半导体区域组中。这种构造使得能够减小设置在第一元件区域中的光电二极管pdap和pdbp的信号与设置在第二元件区域中的光电二极管pdaq和pdbq的信号之间的差异。

另外，像素隔离部20被设置为围绕彼此邻近的多个光电二极管。像素晶体管被配设在限定像素的区域的交叉部处。在这种交叉部中不配设像素隔离部20。像素隔离部20围绕共享复位晶体管rs、放大晶体管sf、选择晶体管sl或阱触点wc的光电二极管。根据本示例，能够抑制混色，并且能够减少像素隔离部20对晶体管的影响。

接下来，将参照图6描述像素的布局的第三示例。在图6中所示的示例中，在中间平面3内，像素隔离部20的第一部分201和第二部分202在x方向上限定多个半导体区域组。在x方向上由像素隔离部20夹着的各个半导体区域组，包括连续的并且在x方向上不被像素隔离部20隔离的多个半导体区域。该特征类似于第二示例的特征。甚至像素隔离部20的同一部分依据其相对于关注光电转换元件的位置关系能够是参照图2描述的第一部分201和第二部分202中的任一个，因此在图6中，将像素隔离部20的给定部分表示为部分201/202。

同时，在本示例中，在x方向上由像素隔离部20夹着的各个半导体区域组在y方向上被像素隔离部20的第三部分203隔离。这种构造使得能够在y方向上增加像素之间的隔离性能。应当注意，第三部分203、与第一部分201和第二部分202不连续。因此，在x方向上被像素隔离部20夹着的各个半导体区域组包括在y方向上在半导体区域组之间连续的半导体区域。

光电二极管pdap和pdbp设置在一个半导体区域组的第一半导体区域中的元件区域中。光电二极管pdaq和pdbq设置在另一半导体区域组的第一半导体区域中的元件区域中。晶体管rsm、sfm和slm由光电二极管pdap和pdbp以及光电二极管pdaq和pdbq共享。

晶体管rsm、sfm和slm下面的半导体区域不被像素隔离部20隔离，并且该半导体区域在半导体区域组之间是连续的。除上述以外，半导体区域组的交叉部等不被像素隔离部20隔离，并且配设半导体区域在半导体区域组之间连续的部分。这原因是，在像素隔离部20中，设置在邻近光电二极管之间的第三部分203、与第一部分201和第二部分202不连续。

通过在半导体区域组之间提供不配设像素隔离部20的部分，拓宽了由单个阱供给电位的范围。换言之，通过使像素隔离部20不连续从而使得邻近像素的阱能够彼此连通，能够使阱的电位相同。另外，与第一示例或第二示例相比，能够减少阱触点的数量。结果，能够抑制由阱触点引起的噪声的发生。

将参照图7描述像素的布局的第四示例。在图6中所示的示例中，元件隔离部10设置在光电二极管、与配设在光电二极管周围的晶体管之间。另一方面，在邻近的光电二极管之间不配设元件隔离部10。尽管未例示，但是在邻近的光电二极管之间形成pn结隔离的扩散隔离部。因此，像素隔离部20被形成为对应于沿以夹着扩散隔离部的方式阵列的光电二极管延伸的元件隔离部10。

根据该示例，能够抑制像素区域中的列方向或行方向上的混色，并且能够减少像素隔离部20对光电二极管的影响。

接下来，参照图8a至图8h，将描述根据本示例性实施例的固态摄像装置的制造方法。

首先，在图8a中所示的步骤a中，在半导体基板sub的正面f中形成用于元件隔离部10的沟槽11。通过离子注入在沟槽11周围形成沟道截止层(未例示)。

接下来，在图8b中所示的步骤b中，将用于元件隔离部10的绝缘体12埋入沟槽11中。氧化硅适合于绝缘体12。通过化学机械抛光(chemicalmechanicalpolishing，cmp)等去除沟槽11外部的过量绝缘体。因此，形成具有sti(shallowtrenchisolation，浅槽隔离)结构的元件隔离部10。

接下来，在图8c中所示的步骤c中，将栅极绝缘膜(未例示)和栅极电极80层压在半导体基板sub的正面f上，因而形成像素晶体管(未例示)。此外，通过从半导体基板sub的正面f侧实施的离子注入，来形成光电转换元件30和像素晶体管的源极-漏极区域。

接下来，在图8d中所示的步骤d中，层压覆盖栅极电极80的绝缘层，然后在绝缘层中形成接触孔。此外，将布线层和层间绝缘层，层压在形成有接触孔的绝缘层上，因而形成多层布线结构。在本示例中，形成有三个布线层310、320和330。例如，能够使用铜线或铝线用于布线结构。

接下来，在图8e中所示的步骤e中，将支撑基板400从上方贴附到绝缘膜300上。可以适当地通过用粘合剂粘合或通过其他公知的方法来贴附支撑基板400。然而，优选的是，在不大于400℃的温度下处理该贴附，使得布线结构不受影响。

接下来，在图8f中所示的步骤f中，从半导体基板sub的背面b1侧实施薄化处理，直到半导体基板sub具有期望的厚度为止。半导体基板sub的薄化产生新的背面b2替代背面b1。可以使背面b2以光电转换元件30为界。例如，能够使用化学机械抛光(cmp)、干蚀刻、湿蚀刻等。作为选择，能够组合这些技术。例如，薄化的半导体基板sub的膜厚度可以在1μm至10μm的范围中，并且从提高光电二极管的光接收灵敏度或半导体基板的机械强度的角度看，优选的是，膜厚度在2μm至5μm的范围中。

接下来，在图8g中所示的步骤g中，在与在半导体基板sub的正面f中形成元件隔离部10相对的位置处，在半导体基板sub的背面b2中形成用于像素隔离部20的沟槽21。在这一点，用于像素隔离部20的沟槽21相对于背面b2的深度可以是像素隔离部20的底部到达元件隔离部10的深度。例如，如果当经受了薄化处理的半导体基板sub的厚度约为2μm时元件隔离部10的深度约为0.3μm，则要与元件隔离部10相对设置的沟槽21被形成为具有大约1.7μm的深度。通过以下过程来形成这种像素隔离部20。这里，可以使像素隔离部20的底部的宽度小于元件隔离部10的底部的宽度。利用这种构造，即使当发生对准移位时，也变得更容易使像素隔离部20的底部与元件隔离部10的底部接触。

在作为元件隔离部10的一部分的、与光电转换元件30邻近的隔离区域101下面，不配设像素隔离部分20的沟槽21。这种构造使得能够提高上述的光电转换性能。

将进一步详细描述像素隔离部20的形成方法。首先，为了在半导体基板sub中形成像素隔离部20的沟槽21，例如使用各向异性干蚀刻来形成具有期望宽度的沟槽21。当通过干蚀刻来处理像素隔离部20的沟槽21时，可以使用元件隔离部10来检测半导体基板sub的蚀刻时的端子。作为选择，可以利用根据半导体基板sub的膜厚度而规定的蚀刻时间来实施蚀刻。另外，可以蚀刻元件隔离部10的底部的一部分。

接下来，在图8g中所示的步骤g中，在沟槽21中形成固体22。首先，形成用于抑制在半导体层100的背面2中产生的暗电流的固定电荷膜(未例示)。因此，固定电荷膜(未例示)依照着半导体基板sub的背面b2的形状而形成。该固定电荷膜至少被形成在半导体基板sub的背面b2上，并且还可以被形成为覆盖像素隔离部20的沟槽21的侧壁或底面。通过以这种方式用固定电荷膜覆盖像素隔离部20的侧壁和底面，也能够抑制例如能够在沟槽21的正面上产生的暗电流。对于固定电荷膜，例如，能够使用通过原子层沉积(atomiclayerdeposition，ald)形成的氧化铪膜。

接下来，在半导体基板sub的像素隔离部20内部形成由电介质材料、金属材料、具有遮光性的材料或这些材料的组合制成的固体22。例如，在固定电荷膜上形成具有比形成半导体基板sub的硅低的折射率的材料的膜(例如氧化硅膜或氧化钛膜)。随后，通过使用化学气相沉积(chemicalvapordeposition，cvd)或原子层沉积(ald)掩埋导电材料，因而能够形成像素隔离部20。作为选择，通过使用原子层沉积(ald)在固定电荷膜上形成氧化硅膜，然后通过使用高密度等离子体(hdp)cvd在其上沉积另一氧化硅膜。以这种方式，可以通过用双层结构绝缘膜掩埋来形成像素隔离部20。特别地，能够以不大于400℃的低温形成的材料是优选的，并且期望通过化学气相沉积沉积(cvd)或原子层沉积(ald)来沉积掺杂有p型杂质、铜、钨等的非晶硅。这里，上述的固定电荷膜可以用作固体22。

虽然上面已经描述了将固体22埋入像素隔离部20的示例，但是沟槽21的内部的结构不限于此，并且可以采用能够抑制混色的任何公知的结构和制造方法。另外，像素隔离部20的沟槽21的一部分或全部例如可以是中空的。

虽然在本示例中已经描述了从半导体基板的背面b2侧形成像素隔离部20的情况，但是像素隔离部20的形成方法不限于这里描述的方法。例如，可以在如在步骤a和b中描述的形成元件隔离部10之前，从半导体基板sub的正面f侧形成沟槽21。

之后，形成图1a中所示的结构。在半导体基板sub的背面b2上形成电介质膜410，并且在电介质膜410上的像素之间使遮光构件420图案化。在通过溅射或化学气相沉积(cvd)的膜沉积之后，通过将除了需要遮光结构的部分(包括像素之间的部分)以外的部分去除的处理，来形成遮光构件420。作为用于遮光构件420的材料，例如能够使用钛和钨的层压膜、氮化钛和钨的层压膜等。

接下来，形成平坦化膜(未例示)，在平坦化膜上形成与各像素对应的例如红色、绿色和蓝色的滤色器阵列430，并且在滤色器阵列430上形成微透镜阵列440。滤色器和微透镜被形成为对应于像素阵列的各像素。利用上述的方法，完成光电转换装置。半导体基板sub用作上述的半导体层100。

根据上述的示例，通过使得像素隔离部20在深度方向上能够延伸到元件隔离部10，能够有效抑制邻近像素之间的混色。像素隔离部20能够被设置为不仅围绕光电转换元件，而且还围绕配设有晶体管等的元件区域下面的半导体区域。这种构造使得能够拓宽由光电转换元件实施光电转换的范围。

至此描述的光电转换装置1000能够应用到图9所示的照相机2000的摄像装置1001(图像传感器)。

除摄像装置1001以外，照相机2000还能够包括对从摄像装置获得的信号进行处理的信号处理装置1002、存储从摄像装置获得的信号的存储设备1003、以及显示由摄像装置获得的信息的显示设备1004中的至少一个。除了诸如静态照相机、摄像机和监视照相机等的照相机专用装置以外，这里使用的照相机2000还包括配设有摄像功能的信息终端和配设有摄像功能的移动体(车辆、飞行物等)。

即使当在本说明书中没有清楚的声明时，能够从附图和常见的一般技术知识中获知的特征也构成本公开的一部分。在不脱离本公开的技术精神的范围内，能够适当地修改本公开。

虽然参照示例性实施例对本公开进行了描述，但是应当理解，本公开不限于所公开的示例性实施例。应当对所附权利要求的范围给予最宽的解释，以便涵盖所有这些变型例以及等同的结构和功能。